国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      內(nèi)容尋址存儲器單元的制作方法

      文檔序號:6768535閱讀:353來源:國知局
      專利名稱:內(nèi)容尋址存儲器單元的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種內(nèi)容尋址存儲器單元,特別是一種三態(tài)內(nèi)容尋址存儲(CAM)半單元。
      除了隨機(jī)存取存儲器(RAM)起寫入和存儲數(shù)據(jù)的作用以外,CAM也搜索和比較被存儲的數(shù)據(jù),確定數(shù)據(jù)是否與加到存儲器的搜索數(shù)據(jù)匹配。當(dāng)新加的搜索數(shù)據(jù)和已被存儲在存儲器中的數(shù)據(jù)匹配時,匹配結(jié)果被指示,如果搜索數(shù)據(jù)與被存儲數(shù)據(jù)不匹配時,失配結(jié)果被指示。CAM對于全相關(guān)存儲記憶例如查找表格和存儲器管理單元是特別有用的。
      許多流行的應(yīng)用裝置使用三態(tài)CAM,它能存儲三種邏輯狀態(tài)。例如,三種邏輯狀態(tài)是邏輯“0”,邏輯“1”和“隨意”。所以這種CAM單元需要兩個儲存單元以存儲邏輯狀態(tài),和一個比較電路,其用于比較被儲存數(shù)據(jù)與提供給CAM的搜索數(shù)據(jù)。
      在三態(tài)形式中,每個常規(guī)的基于SRAM的CAM存儲單元包含常規(guī)的6個晶體管(6T)SRAM單元。所以,基于SRAM的CAM單元通常使用12個晶體管構(gòu)成兩個6T SRAM單元。也就是說,每個SRAM單元要求2個P溝道晶體管和2個n溝道晶體管形成交叉連接的反相器關(guān)系,和另外的2個n溝道晶體管作為位線存取器件。
      再有,每個三態(tài)CAM存儲單元需要4個另加的晶體管,用于實現(xiàn)“同”邏輯電路功能,對搜索數(shù)據(jù)和被存儲數(shù)據(jù)進(jìn)行比較。對三態(tài)CAM單元而言,在比較電路中一般使用n溝道器件。
      以前的技術(shù)途徑是數(shù)據(jù)被存儲在主存儲單元,而在屏蔽存儲單元中屏蔽數(shù)據(jù)。因此,屏蔽存儲單元的內(nèi)容,能使比較電路啟動或者不啟動。采用這種途徑的實例,被列舉在美國專利No.6,154,384(頒發(fā)給Ntaraj等人)和美國專利No.6,108,227(頒發(fā)給Voelkel)中。這種途徑雖然從電路的觀點來看能起作用,但在試圖為CAM單元的元件布局時,困難就會出現(xiàn)。主要問題是CAM單元不是最佳的布局,所占用的硅區(qū)域比希望的多。
      在技術(shù)上也已提出以基于DRAM的CAM。DRAM一般在實體上小于SRAM單元。由于CAM單元的尺寸小很多,因而就給定的面積來說,基于DRAM的CAM單元有能比基于SRAM的CAM存儲多得多的數(shù)據(jù)的優(yōu)點。但是,由于用來實現(xiàn)基于DRAM的CAM單元的DRAM單元的動態(tài)性質(zhì),這種單元要求正規(guī)的刷新操作,以便保持?jǐn)?shù)據(jù)。
      美國專利No.6,188,594(頒發(fā)給Ong)描述一種僅使用n溝道晶體管的CAM單元。由于P溝道晶體管被消去,僅使用n溝道晶體管在CAM單元中,其尺寸顯著地被減少。在CAM單元中使用動態(tài)存儲而不是靜態(tài)存儲,單元尺寸被進(jìn)一步減小。所描述的動態(tài)CAM單元有至少六個晶體管,并且布局容易緊湊。但如前所述,動態(tài)單元要求有規(guī)則的刷新操作以保持?jǐn)?shù)據(jù),并且這種刷新電路要占用另加的硅區(qū)域。
      因此,對基于SRAM的CAM來說,需要實現(xiàn)比現(xiàn)有技術(shù)更有效的空間布局,同時保持基于SRAM的CAM的靜態(tài)特性。
      根據(jù)本發(fā)明的一個方面,提供一種三態(tài)內(nèi)容尋址存儲器(CAM)半單元。該CAM半單元包括靜態(tài)隨機(jī)存取存儲(SRAM)單元,它具有一對用于存儲數(shù)據(jù)值的交叉連接的反相器,和一對用于存取一對互補(bǔ)位線的存取器件。存取器件被連接在這對交叉連接的反相器和這對互補(bǔ)位線的各自的一個之間。該CAM半單元進(jìn)一步包括一比較電路,其用于比較被存儲在所述SRAM單元中的所述數(shù)據(jù)值和在搜索線上提供的搜索數(shù)據(jù)值。該CAM半單元有相等數(shù)目的n溝道和P溝道器件。
      根據(jù)本發(fā)明的一個方面,提供一種三態(tài)內(nèi)容尋址存儲器(CAM)單元,它包括一對靜態(tài)隨機(jī)存取存儲(SRAM)單元,其中每一個具有一對用于存儲數(shù)據(jù)值的交叉連接的反相器和一對用于存取一對互補(bǔ)位線的存取器件。該CAM單元進(jìn)一步包括一對比較電路,其中每一個用于比較被存儲在所述SRAM單元之一中的所述數(shù)據(jù)值和在相應(yīng)搜索線上提供的搜索數(shù)據(jù)值。該CAM單元有相等數(shù)目的n溝道和P溝道器件。
      根據(jù)本發(fā)明的又一方面,該CAM單元僅有一個P+區(qū)至n+區(qū)的分隔距離。
      該三態(tài)基于SRAM的CAM單元利用P溝道晶體管作為對SRAM單元的存取晶體管,以改善單元陣列的布局效率。這種實現(xiàn)確保每個單元有均衡數(shù)目的P溝道和n溝道器件,同時仍提供優(yōu)良的功能特征。
      圖5中所表示的這種實現(xiàn),其主要問題是晶體管類型之間的不均衡,這導(dǎo)致CAM單元的非最佳布局。特別是,在總計16個晶體管中,只有4個是P溝道器件。另外,單元中所有的n溝道器件需要定位在共用的P擴(kuò)散區(qū)。這個區(qū)包括n溝道存取器件508,n溝道交叉連接的反相器506和n溝道比較電路512。不可避免的結(jié)果是在交叉連接的反相器晶體管504中,在包含用作上拉器件而留下的兩個P溝道的周圍造成浪費,而n溝道高度擁擠,使在區(qū)域上的布局不均衡。
      眾所周知,在工業(yè)上設(shè)計n+至P+空間的布局尺度,一般比典型的CMOS制造工藝中的其他設(shè)計布局尺度要大。n+至P+的間隔不能被包含在晶體管之中。因此,單元的高寬比應(yīng)當(dāng)做得窄。也就是說,典型單元的較小尺寸是在單元陣列中分隔n溝道和P溝道的P阱的線方向上。這樣使在P+至n+的間距中浪費的區(qū)域極小。但是,在常規(guī)方法中,在n型和P型器件之間實現(xiàn)給定的不均衡是困難的。
      通過用P溝道存取器件代替SRAM單元所用的n溝道存取器件,以及提供有效邏輯‘0’激活的字線,而不是有效邏輯‘1’激活的字線,達(dá)到減小三態(tài)CAM單元區(qū)域和CAM單元的最佳化布局的目的。由于n溝道器件的開關(guān)速度優(yōu)于P溝道器件,所以帶P溝道存取器件的SRAM單元通常不被用于常規(guī)的商品或被嵌入SRAM的應(yīng)用中。其結(jié)果,在常規(guī)的SRAM存儲器中,開關(guān)速度和其他特性受到損害。但是,在CAM單元中,讀/寫的性能要求比常規(guī)SRAM單元低,因為CAM存儲器在常規(guī)基礎(chǔ)上完成的主要任務(wù)是搜索和比較功能。
      利用P溝道存取器件替代n溝道存取器件,導(dǎo)致全三態(tài)CAM單元具有更均衡數(shù)量的P溝道晶體管和n溝道晶體管。最好的是在布局上使用8個n溝道器件和8個P溝道器件,而使器件均衡。
      參考1,以標(biāo)號100表示根據(jù)本發(fā)明實施例的CAM半單元。該半單元100包括互補(bǔ)位線對BL和BL,字線WL,搜索線SL,匹配線ML,交叉連接的反相器晶體管P1、N1、P2和N2,以及P溝道存取器件P3和P4。
      P2被連接在正電源電壓102與第一節(jié)點104之間。N2被連接在第一節(jié)點104與地電源電壓106之間。P2和N2兩者由第二節(jié)點108控制。P1被連接在正電源電壓102和第二節(jié)點108之間。N1被連接第二節(jié)點108與地電源電壓106之間。P1和N1兩者由第一節(jié)點104控制。
      第一節(jié)點104通過存取晶體管晶體管P3被連接至位線BL。P3受字線WL控制。第二節(jié)點108通過存取晶管P4連接至位線BL。P4也受字線WL控制。P溝道存取器件P3和P4有選擇地將交叉連接的反相器連接至讀/寫數(shù)據(jù)的互補(bǔ)位線BL和BL。
      匹配線ML通過串行連接的晶體管N3和N4被連接至地。N4由搜索線SL控制,N3由第二節(jié)點108控制。如從

      圖1已看出的,與現(xiàn)在技術(shù)方法討論的兩個P溝道晶體管和六個n溝道晶體管不同,這里是四個P溝道晶體管和四個n溝道晶體管。
      參考圖2,以標(biāo)號200表示根據(jù)本發(fā)明實施例的全三態(tài)CAM單元。全三態(tài)的CAM單元包括8個P溝道晶體管和8個N溝道晶體管。為了方便,全三態(tài)CAM單元的第一SRAM單元部件的晶體管,是以與圖1中相對應(yīng)的晶體管相同的標(biāo)號標(biāo)示的。對于該CAM單元的第二SRAM單元的部件,分別以P12、N12、P11和N11標(biāo)示交叉連接的反相器的晶體管,P13和P14標(biāo)示存取晶體管,N14和N13標(biāo)示串行連接在匹配線ML與地之間的晶體管。要注意,全三態(tài)CAM單元具有兩對互補(bǔ)的位線BL1,BL1和BL2和BL2,以及兩條搜索線SL1和SL2。
      現(xiàn)在描述圖1中所示的全三態(tài)CAM單元200的一般操作。為了執(zhí)行寫操作,將被存儲在CAM單元中的數(shù)據(jù)被加載到位線對BL1、BL1和BL2、BL2。字線WL被確定為有效邏輯‘0’接通P溝道存取晶體管P3、P4、P13和P14。從而在互補(bǔ)位線對上傳輸?shù)臄?shù)據(jù)被寫入兩個SRAM單元,并且字線被去除確定。
      對于讀操作,互補(bǔ)位線對被預(yù)預(yù)充電至VDD/2。字線被確定為有效邏輯‘0’,來自SRAM單元的數(shù)據(jù)在位線對上被讀取。然后,該數(shù)據(jù)傳送至數(shù)據(jù)總線(未示出)。
      關(guān)于搜索和比較操作,匹配線被預(yù)充電到邏輯‘1’,并且數(shù)據(jù)被放置在搜索線SL1和SL2。一般來說,以這樣一種方式來提供搜索數(shù)據(jù)和被存儲的數(shù)據(jù),即在失配情況下,匹配線上的狀態(tài)發(fā)生改變。較可取的是匹配線狀態(tài)的改變用于失配而不是用于匹配,因為失配是很偶爾出現(xiàn)的。所以,匹配線狀態(tài)的改變,將是偶爾出現(xiàn)的,減少了因?qū)ζヅ渚€放電的電源消耗。匹配線ML被預(yù)充電至邏輯‘1’,失配使匹配線放電至地,反之,在匹配的情況下,匹配線的狀態(tài)不發(fā)生改變。另外,在另一種匹配線感知方法中,匹配線被預(yù)充電至邏輯‘0’,并用一個器件(比用兩個串聯(lián)器件弱)上拉,進(jìn)行匹配檢測,保持匹配線在邏輯‘0’。
      如果CAM單元200存儲邏輯‘1’于左側(cè)SRAM單元,而存儲邏輯‘0’于右側(cè)SRAM單元,SL1具有邏輯‘1’,而SL2具有邏輯‘0’,失配將產(chǎn)生如下結(jié)果。左側(cè)SRAM單元的輸出提供邏輯‘1’給晶體管N3,將它接通。搜索線SL1提供邏輯‘1’給晶體管N4,將它接通。因為N3和N4兩者都接通,它們提供一條使匹配線ML向地放電的通路,因此指示失配。
      如果CAM單元在左側(cè)SRAM單元存儲邏輯‘0’,而在右側(cè)SRAM單元存儲邏輯‘1’,匹配條件將產(chǎn)生如下結(jié)果。左側(cè)CRAM單元的輸出向晶體管N3的控制極提供邏輯‘0’,使它保持?jǐn)嚅_,搜索線SL1向晶體管N4的控制極提供邏輯‘1’,使它接通。但是,由于N3和N4是串行連接的,所以使匹配線ML向放電的通路不存在。類似地,右側(cè)SRAM單元向晶體管N13提供邏輯‘1’,使它接通。搜索線SL2向晶體管N14提供邏輯‘0’,使它保留斷開。因此,類似于左側(cè)SRAM單元,晶體管L13和N14不提供匹配線ML向地放電的通路。結(jié)果,匹配線仍保持充電至邏輯‘1’,指示匹配條件。
      如果CAM單元在右側(cè)和左側(cè)的SRAM兩者,都存儲邏輯‘0’,則‘隨意’狀態(tài)存在。每個SRAM單元的輸出產(chǎn)生邏輯‘0’。邏輯‘0’被提供給晶體管N3和N13的控制極,確保匹配條件被檢測,而不管搜索線SL1,SL2是否提供數(shù)據(jù),匹配線保持不變。
      這個基本操作的描述,只復(fù)蓋一種可能的匹配線檢測原理。但是,其他的一些方法,包括那些在該領(lǐng)域技術(shù)上通用的以及特許的方法,在不違背發(fā)明范圍的情況下也可能被實現(xiàn)。
      參考圖3,以標(biāo)號300表示本發(fā)明另一個實施例。在本實施例中,SRAM單元的存取器件N23、N24、N33、N34是n溝道器件,而比較電路的晶體管P23、P24、P33、P34是P溝道器件。這里的操作與圖2所示的實施例的操作類似,利用對于不同極性的器件反相的適當(dāng)電壓,這對于本領(lǐng)域熟練的技術(shù)人員來說是顯而易見的。例如,字線WL被確定為有效邏輯‘1’。再有,匹配線ML是邏輯“0”,失配使匹配線ML充電為邏輯“1”。
      參考圖4,以標(biāo)號400表示根據(jù)本實施例的三態(tài)CAM半單元的布局。布局400與圖1中所表示的電路100相對應(yīng)。為了方便,圖1中的晶體管標(biāo)志即P1、P2、P3、P4、N1、N2、N3和N4被用于指示布局400中的相應(yīng)區(qū)域。在布局400中,虛線包圍的區(qū)域代表半導(dǎo)體區(qū)405(例如擴(kuò)散或離子注入?yún)^(qū))。這些區(qū)域包括P型激活區(qū)405a和n激活區(qū)405b。粗實連續(xù)線包圍多晶硅層410,而細(xì)實連續(xù)線包圍金屬1層420。金屬1層420提供多個金屬接觸點404之間的互連。金屬接觸點404用其中有X符號的方框表示。值得特別注意的是金屬1層420的連接被用于由P2、N2、和P1、N1形成的交叉連接的反相器。其他較高位的金屬層(一般有幾個金屬層)為簡單起見未作圖示。這些包括搜索線SL,互補(bǔ)的位線BL和BL,它們在金屬3 M3層。這些和其他層對熟練的技術(shù)人員來說將是清楚的。
      如在圖4中能看出的,P溝道器件P1、P2、P3和P4在圖的上部組成一組,使用單一的n阱,而n溝道器件N1、N2、N3和N4在圖的下部成組,使用單一的P阱。這種組合導(dǎo)致單元面積上的很好的均衡使用。再有,比較電路N3和N4在空間上是與存取器件P3和P4隔開的,這能就所希望的窄的高寬比,產(chǎn)生很好壓縮的有效布局。對于整個單元,只需要一個P+區(qū)到n+區(qū)的分隔距離,這不同于現(xiàn)有技術(shù)方法,現(xiàn)有技術(shù)要求至少兩個從P+區(qū)到n+區(qū)的分隔距離。上述布局的進(jìn)一步的優(yōu)點包括,在至存取晶體管(P3,P4)的連接的相對端,有至搜索晶體管(N3,N4)的連接。這個分隔距離緩和了金屬上層的擁擠。還有,該單元接近了由晶體管幾何尺寸、局部互連(或金屬層1)和上面的多個金屬層方面同時設(shè)置的最小寬度。
      最小寬度和改進(jìn)的高寬比,意味著較小的面積和縮短的匹配線長度,這對于增加速度和減少功率消耗是重要的。分析報告顯示使用0.13μm純邏輯處理的現(xiàn)有技術(shù)方法所利用的單元尺寸,比利用根據(jù)本發(fā)明的布局實現(xiàn)的單元超過大約40%。
      盡管已參考特定實施例對本發(fā)明作了描述,對熟練的技術(shù)人員來說,在本發(fā)明的精神的范圍內(nèi),能夠做出各種修改是顯而易見。
      權(quán)利要求
      1.一種三態(tài)內(nèi)容尋址存儲(CAM)半單元,其中包括(a)靜態(tài)隨機(jī)存取存儲(SRAM)單元,其具有i一對用于存儲數(shù)據(jù)值的交叉連接的反相器;和ii一對存取器件,每個被連接在所述交叉連接的反相器和一對互補(bǔ)的位線的有關(guān)之一之間,所述存取器件用于存取所述互補(bǔ)的位線對;(b)比較電路,其用于比較被存儲在所述SRAM單元中的所述數(shù)據(jù)值和在搜索線上提供的搜索數(shù)據(jù)值,所述CAM半單元具有相等數(shù)目的n溝道和P溝道器件。
      2.如權(quán)利要求1所述的CAM半單元,其特征在于所述交叉連接的反相器包括一對n溝道器件和一對P溝道器件。
      3.如權(quán)利要求2所述的CAM半單元,其特征在于所述存取器件對包括P溝道器件,所述比較電路包括n溝道器件。
      4.如權(quán)利要求2所述的CAM半單元,其特征在于所述存取器件對包括n溝道器件,所述比較電路包括P溝道器件。
      5.一種三態(tài)內(nèi)容尋址存儲(CAM)半單元,其中包括(a)一對靜態(tài)隨機(jī)存取存儲(SRAM)單元,每個所述SRAM單元具有i一對用于存儲數(shù)據(jù)值的交叉連接的反相器;和ii一對存取器件,每個被連接在所述交叉連接的反相器和一對互補(bǔ)的位線的有關(guān)之一之間,所述存取器件用于存取所述互補(bǔ)的位線對;(b)一對比較電路,每個用于比較被存儲在所述SRAM單元之一中的所述數(shù)據(jù)值和在相關(guān)搜索線上提供的搜索數(shù)據(jù)值,所述CAM半單元具有相等數(shù)目的n溝道和P溝道器件。
      6.如權(quán)利要求5所述的CAM半單元,其特征在于所述交叉連接的反相器包括一對n溝道器件和一對P溝道器件。
      7.如權(quán)利要求6所述的CAM半單元,其特征在于所述存取器件對包括P溝道器件,所述比較電路包括n溝道器件。
      8.如權(quán)利要求6所述的CAM半單元,其特征在于所述存取器件對包括n溝道器件,所述比較電路包括P溝道器件。
      9.如權(quán)利要求1所述的CAM半單元,其特征在于所有P溝道器件形成在一個n阱區(qū)中,所有n溝道器件形成在一個P阱區(qū)中。
      10.一種三態(tài)內(nèi)容尋址存儲(CAM)半單元,其中包括(c)靜態(tài)隨機(jī)存取存儲(SRAM)單元,其具有iii一對用于存儲數(shù)據(jù)值的交叉連接的反相器;和iV一對存取器件,每個被連接在所述交叉連接的反相器和一對互補(bǔ)的位線的有關(guān)之一之間,所述存取器件用于存取所述互補(bǔ)的位線對;(d)比較電路,其用于比較被存儲在所述SRAM單元中的所述數(shù)據(jù)值和在搜索線上提供的搜索數(shù)據(jù)值,所述CAM半單元只具有一個P+區(qū)至n+區(qū)的分隔距離。
      全文摘要
      一種三態(tài)內(nèi)容尋址存儲(CAM)單元,包括一對靜態(tài)隨機(jī)存取存儲(SRAM)單元,它們每個都包括一對用于存儲數(shù)據(jù)值的交叉連接的反相器,和一對用于存取位線互補(bǔ)對的存取器件。CAM單元進(jìn)一步包括一對比較電路,各用于比較被存儲在所述SRAM單元中的所述數(shù)據(jù)值和在相應(yīng)搜索線上提供的搜索數(shù)據(jù)值。CAM單元有相等數(shù)目的n溝道器件和P溝道器件。CAM單元用P溝道晶體管作為至SRAM單元的存取晶體管,以改善單元陣列的布局效率。這種實現(xiàn),確保每個單元有均衡數(shù)目的P溝道和n溝道器件,同時仍提供優(yōu)良的功能特征。
      文檔編號G11C15/04GK1381849SQ0210620
      公開日2002年11月27日 申請日期2002年4月3日 優(yōu)先權(quán)日2001年4月3日
      發(fā)明者理查德·福斯 申請人:睦塞德技術(shù)公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1