專利名稱：用于連接一個或多個存儲器芯片的集線器模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于連接在存儲器模塊中所使用的一個或多個存儲器芯片的集線器模塊。
存儲器芯片經(jīng)常被用在個人計算機(jī)中，以存儲要在個人計算機(jī)中進(jìn)行處理的數(shù)據(jù)。為此目的，將存儲器芯片組合，以形成存儲器模塊，以便滿足高存儲容量的要求。為了利用多個存儲器模塊的存儲容量，通常提供地址和數(shù)據(jù)總線，存儲器模塊被連接到該地址和數(shù)據(jù)總線，也就是說每個存儲器模塊被連接到公共地址和數(shù)據(jù)總線上。由于存儲器模塊上的地址和數(shù)據(jù)總線的對應(yīng)輸入端的線路和輸入容量，并且由于信號在支路上被反射，以其傳輸?shù)刂窋?shù)據(jù)和有效數(shù)據(jù)的最大時鐘頻率受到限制。
特別是，當(dāng)使用雙數(shù)據(jù)率(DDR)工藝時，必須以其通過地址和數(shù)據(jù)總線傳輸數(shù)據(jù)的頻率非常高。因此，對于未來的DDR III或者其它高性能接口工藝，恰當(dāng)?shù)氖遣皇褂霉驳刂泛蛿?shù)據(jù)總線來操作存儲器模塊。
一種可能的可替換的地址和數(shù)據(jù)總線概念包括在個人計算機(jī)中的存儲控制器和存儲器芯片之間提供所謂的集線器模塊，所述模塊被用于驅(qū)動一個或多個存儲器芯片。該集線器模塊被連接到存儲控制器，該存儲控制器控制數(shù)據(jù)的存儲和檢索。集線器模塊具有針對地址和數(shù)據(jù)總線的輸入端，以便接收地址數(shù)據(jù)和有效數(shù)據(jù)并且可能將有效數(shù)據(jù)傳輸給該存儲控制器。該集線器模塊還具有輸出端，通過該輸出端輸出地址和有效數(shù)據(jù)。針對地址和有效數(shù)據(jù)的輸出端可被連接到另一個下游集線器模塊的輸入端，存儲器芯片依次被連接到該另一個下游集線器模塊。
該集線器模塊具有地址解碼器單元，該地址解碼器單元接收所施加的地址，并且，以取決于地址的方式，或者對所連接的存儲器芯片中的一個進(jìn)行尋址，或者將所施加的地址施加到地址輸出端上，以致可將該地址轉(zhuǎn)發(fā)到下一個集線器模塊上。以相應(yīng)的方式，被施加到數(shù)據(jù)總線的有效數(shù)據(jù)或者被轉(zhuǎn)發(fā)或者被寫入到所連接的存儲器芯片中。
由于生產(chǎn)工藝，存儲器芯片不能無缺陷地生產(chǎn)。出現(xiàn)的缺陷可在多個步驟中、既在晶片修復(fù)步驟中又可能在后端修復(fù)步驟中在芯片層進(jìn)行修復(fù)。然而，也可出現(xiàn)，先前未檢測到的其它缺陷出現(xiàn)在已經(jīng)以這種方式被修復(fù)的存儲器芯片中(例如在相對長時間的運行之后存儲器單元老化)。這些缺陷可導(dǎo)致，計算機(jī)系統(tǒng)不再以穩(wěn)定的方式運行或者當(dāng)執(zhí)行軟件時可能出現(xiàn)缺陷。
本發(fā)明的目的是提供一種集線器模塊，該集線器模塊可能使計算機(jī)系統(tǒng)盡管在所使用的存儲器芯片中出現(xiàn)缺陷仍然運行。
該目的通過如權(quán)利要求1所述的集線器模塊來實現(xiàn)。
本發(fā)明的其它有利的改進(jìn)方案在從屬權(quán)利要求中被詳細(xì)說明。
本發(fā)明提供一種集線器模塊，用于連接一個或多個存儲器芯片，其中每個存儲器芯片具有至少一個存儲區(qū)。該集線器模塊具有地址輸入端，用于連接到地址總線，以便接收要被尋址的存儲區(qū)的地址，并且該集線器模塊具有地址輸出端，用于連接到另一地址總線。設(shè)置地址解碼器單元，以便使用被施加到地址輸入端的地址來對所連接的存儲器芯片中的一個存儲器芯片的存儲區(qū)進(jìn)行尋址，或者以便將所施加的地址施加到地址輸出端。地址解碼器單元具有冗余單元，以便在一個或多個所連接的存儲器芯片的存儲區(qū)中檢測到缺陷的情況下尋址冗余存儲區(qū)而不是尋址所尋址的存儲區(qū)。
根據(jù)本發(fā)明，冗余單元因此被設(shè)置在集線器模塊中，以便當(dāng)缺陷出現(xiàn)時尋址以冗余形式設(shè)置的存儲區(qū)而不是尋址常規(guī)存儲區(qū)。在存儲器芯片已經(jīng)被完全生產(chǎn)、已經(jīng)被測試并且已經(jīng)在晶片修復(fù)步驟以及后端修復(fù)步驟中被修復(fù)之后，即使在存儲器芯片中出現(xiàn)缺陷，存儲器芯片也能夠運行。例如，如果由于缺陷使得存儲器模塊中的存儲器芯片中的一個或多個存儲區(qū)故障，則因此接著能以其仍然在計算機(jī)系統(tǒng)中運行的方式來改變存儲器模塊(無須操作有問題的存儲器芯片或者所使用的存儲控制器)。這可通過提供具有冗余單元的集線器模塊來實現(xiàn)，該冗余單元能修復(fù)該缺陷。
可規(guī)定，地址解碼器單元具有缺陷地址輸入端，以便接收缺陷地址。該地址解碼器單元包括比較器單元，以便，將缺陷地址與所施加的地址進(jìn)行比較，并且在缺陷地址和所施加的地址之間確定一致的情況下，尋址另一冗余存儲區(qū)而不是尋址所尋址的存儲區(qū)。為此，優(yōu)選地設(shè)置缺陷地址存儲器，以便存儲缺陷地址并且為該地址解碼器單元提供所述缺陷地址。
冗余存儲區(qū)可被設(shè)置在所連接的存儲器芯片中，或者可提供附加的存儲器芯片，該附加的存儲器芯片包括冗余存儲區(qū)。可替換地，集線器模塊可包括冗余存儲區(qū)。這可以簡單的方式為存儲器模塊提供修復(fù)可能性，該存儲器模塊僅具有一個帶有冗余存儲區(qū)的集線器模塊。存儲器芯片或者存儲控制器不必為此改變。本發(fā)明的另一方面提供一種存儲器模塊，該存儲器模塊具有集線器模塊和所連接的存儲器芯片。
下面參考附圖更詳細(xì)地解釋本發(fā)明的優(yōu)選實施例，其中

圖1示出根據(jù)本發(fā)明的第一實施例的存儲器系統(tǒng)的框圖，該存儲器系統(tǒng)具有帶有根據(jù)本發(fā)明的集線器模塊的存儲器模塊；并且圖2示出根據(jù)第二實施例的存儲器系統(tǒng)，該存儲器系統(tǒng)具有根據(jù)本發(fā)明的集線器模塊的存儲器模塊。
圖1示出例如針對計算機(jī)系統(tǒng)的存儲器系統(tǒng)。該存儲器系統(tǒng)具有存儲控制器1，其上連接有數(shù)量為n的地址線的地址總線2。例如，該存儲控制器1能借助DDR存儲器協(xié)議來驅(qū)動存儲器芯片。地址線被連接到存儲器模塊3的輸入端。存儲器模塊3具有集線器模塊4，一個或多個存儲器芯片5被連接到該集線器模塊4。存儲器芯片優(yōu)選的是DDR存儲器芯片、特別是DDR DRAM存儲器芯片。存儲器模塊3的地址輸入端被連接到集線器模塊4的地址輸入端。集線器模塊4具有地址輸出端，該地址輸出端經(jīng)由存儲器模塊3的地址輸出端與另一地址總線6連接。該另一地址總線6被連接到另一存儲器模塊的地址輸入端。
集線器模塊具有地址解碼器單元7，該地址解碼器單元7校驗被施加到地址總線2上的地址，并且依據(jù)所施加的地址，通過各個存儲器芯片接口8尋址對應(yīng)連接的存儲器芯片5或者將所施加的地址轉(zhuǎn)發(fā)到另一地址總線6。從該另一地址總線6，地址然后由下一個存儲器模塊的集線器模塊的地址解碼器單元來接收，并且，以相同的方式，或者在那被用于對所連接的存儲器芯片5中的一個進(jìn)行尋址或者通過地址輸出端轉(zhuǎn)發(fā)到另一地址總線。
取代為每個所連接的存儲器芯片5提供單獨的存儲器芯片接口8，也能夠提供公共存儲器芯片接口8，該公共存儲器芯片接口8通過模塊內(nèi)部的地址和數(shù)據(jù)總線被連接到所有所連接的存儲器芯片5。彼此分離的存儲器芯片接口8具有的好處是，基本可以并行方式或者以相對高的速度尋址存儲器芯片5，同時，在被設(shè)計成公共的芯片接口的情況下，寫入的費用減少。
集線器模塊4的地址解碼器單元7還具有冗余單元9，該冗余單元9被用于執(zhí)行地址映射，也就是說在內(nèi)部用另一地址來替換所施加的、尋址有缺陷的存儲區(qū)的地址，以致有缺陷的存儲區(qū)由冗余的存儲區(qū)來替代。為此，有缺陷的存儲區(qū)的地址被存儲在冗余單元中，并且給所述有缺陷的存儲區(qū)分別指定另一冗余的存儲區(qū)，該另一冗余的存儲區(qū)旨在替換該有缺陷的存儲區(qū)。缺陷地址通過在存儲器模塊層測試存儲器芯片來確定，并且或者通過被集成在集線器模塊中的測試功能或者通過外部測試功能進(jìn)行確定。該缺陷地址可借助集線器芯片上的激光引信或電子保險絲(electrical fuse)或者借助集線器芯片上的外部源、例如EPROM被設(shè)置在缺陷地址存儲器10中。存儲器芯片5的存儲區(qū)被劃分為第一常規(guī)存儲區(qū)部分和第二冗余存儲區(qū)部分。其中劃分存儲區(qū)的方式是任意的并且基本由集線器模塊4的地址解碼器單元7來確定。冗余的存儲區(qū)因此可被設(shè)置在每個冗余存儲區(qū)5中。可替換地，也可規(guī)定，用于替換所有所連接的存儲器芯片5的有缺陷的存儲區(qū)的冗余存儲區(qū)僅被設(shè)置在所連接的存儲器芯片5中的一個存儲器芯片中。
本發(fā)明意義上的常規(guī)的和冗余的存儲區(qū)不對應(yīng)于如在晶片修復(fù)方法以及后端修復(fù)方法期間出現(xiàn)的、存儲器芯片中的常規(guī)存儲區(qū)和冗余存儲區(qū)。存儲器芯片5中的一個存儲器芯片中的常規(guī)的和冗余的存儲區(qū)僅表示存儲器芯片5中的存儲區(qū)(其已經(jīng)被測試并且被發(fā)現(xiàn)將要運行)的邏輯組織。本發(fā)明意義上的常規(guī)的和冗余的存儲區(qū)對應(yīng)于各個存儲器芯片5中的存儲區(qū)(其已經(jīng)被測試并且被發(fā)現(xiàn)沒有缺陷)。
冗余單元9可包括缺陷地址存儲器10或者可被連接到缺陷地址存儲器10上，該缺陷地址存儲器10同樣被設(shè)置在集線器模塊4中或者被設(shè)置在外部。缺陷地址存儲器10被用于存儲缺陷地址，由于所施加的地址處的常規(guī)存儲區(qū)是有缺陷的，所以該缺陷地址說明哪個所施加的地址必須被分配給冗余存儲區(qū)。為此，冗余單元9優(yōu)選地具有比較器單元(未示出)，該比較器單元將所施加的地址與被存儲在缺陷地址存儲器10中的缺陷地址進(jìn)行比較并且尋址對應(yīng)的常規(guī)存儲區(qū)，該常規(guī)存儲區(qū)依據(jù)是否已經(jīng)檢測到缺陷來根據(jù)所連接的存儲器芯片5中的一個存儲器芯片中的地址或者冗余存儲區(qū)進(jìn)行尋址。
圖2示出根據(jù)本發(fā)明的集線器模塊的另一實施例。除了冗余單元9之外，集線器模塊20具有被集成在集線器模塊20中的冗余存儲區(qū)21。這能夠避免提供具有冗余存儲區(qū)的、必須被連接到集線器模塊20上的附加的存儲器芯片5。由于在存儲器芯片5已經(jīng)被測試之后存儲區(qū)的故障率通常非常低，所以能夠在集線器模塊20中提供冗余存儲區(qū)21，以致能快速存取冗余存儲區(qū)21。附加的冗余存儲區(qū)21可被設(shè)置在地址解碼器單元7中或者被設(shè)置在集線器模塊20中的另一位置處。
附加的冗余存儲區(qū)21可通過多路復(fù)用器(未示出)被連接到數(shù)據(jù)總線(該數(shù)據(jù)總線未示出并且被連接到存儲器模塊3)上，以便，如果要用冗余存儲區(qū)替代的地址被施加到地址總線2上，則可傳輸有效數(shù)據(jù)。
權(quán)利要求
1.一種用于連接一個或多個存儲器芯片(5)的集線器模塊(4)，所述模塊具有地址輸入端，用于連接到地址總線，以便接收要被尋址的存儲區(qū)的地址，并且所述模塊具有地址輸出端，用于連接到另一地址總線，并且具有地址解碼器單元(7)，以便使用被施加到地址輸入端的地址來對所連接的存儲器芯片(5)中的一個存儲器芯片進(jìn)行尋址，或者以便將所施加的地址施加到地址輸出端，其特征在于地址解碼器單元(7)具有冗余單元(9)，以便，在一個或多個所連接的存儲器芯片(5)的存儲區(qū)中檢測到缺陷的情況下，代替所尋址的存儲區(qū)而對冗余存儲區(qū)進(jìn)行尋址。
2.如權(quán)利要求1所述的集線器模塊(4)，其特征在于，地址解碼器單元(7)具有缺陷地址輸入端，以便接收缺陷地址，該地址解碼器單元(7)包括比較器單元，以便，將缺陷地址與所施加的地址進(jìn)行比較，并且在該缺陷地址和所施加的地址之間確定一致的情況下代替所尋址的存儲區(qū)而尋址另一冗余存儲區(qū)。
3.如權(quán)利要求2所述的集線器模塊(4)，其特征在于，設(shè)置缺陷地址存儲器(10)，以便存儲缺陷地址并且給地址解碼器單元(7)提供所述缺陷地址。
4.如權(quán)利要求2或3所述的集線器模塊(4)，其特征在于，冗余存儲區(qū)被設(shè)置在所連接的存儲器芯片(5)中。
5.如權(quán)利要求2或3所述的集線器模塊(4)，其特征在于，集線器模塊(4)包括冗余存儲區(qū)。
全文摘要
本發(fā)明涉及一種用于連接一個或多個存儲器芯片的集線器模塊，所述模塊具有地址輸入端，用于連接到地址總線，以便接收要被尋址的存儲區(qū)的地址，并且所述模塊具有地址輸出端，用于連接到另一地址總線，并且所述模塊具有地址解碼器單元，以便使用被施加到地址輸入端的地址來對所連接的存儲器芯片中的一個存儲器芯片進(jìn)行尋址，或者以便將所施加的地址施加到地址輸出端，其特征在于，地址解碼器單元具有冗余單元，以便，在一個或多個所連接的存儲器芯片的存儲區(qū)中檢測到缺陷的情況下，代替所尋址的存儲區(qū)而對冗余存儲區(qū)進(jìn)行尋址。
文檔編號G11C29/00GK1830038SQ200480022193
公開日2006年9月6日 申請日期2004年8月4日 優(yōu)先權(quán)日2003年8月5日
發(fā)明者P·佩赫米勒 申請人:因芬尼昂技術(shù)股份公司