專利名稱：使用柵控二極管的存儲器單元及其使用方法
技術(shù)領域：
本發(fā)明涉及半導體，更具體地，涉及半導體存儲器。
背景技術(shù)：
在過去幾十年里，動態(tài)隨機存取存儲器(DRAMs)具有較高的密度但較低的速度，而靜態(tài)存取存儲器(SRAMs)具有較高的速度但較低的密度。這兩種存儲器被分別開發(fā)出來，隨著它們自身的技術(shù)發(fā)展以迂回滿足密度和速度的要求。近來，內(nèi)嵌式DRAM和SRAM存儲器開始出現(xiàn)。內(nèi)腔式存儲器是和處理器在同一“芯片”上的存儲器。目前，DRAM和SRAM每個都在它們特定的大規(guī)?；牡缆飞厦媾R其自身技術(shù)挑戰(zhàn)，即由于高靜態(tài)電流和有功漏電流(active leakagecurrent)(閾下和隧穿)，閾值電壓變化和失配。內(nèi)嵌式存儲器開啟了可能性并要求新存儲器單元以更好地優(yōu)化速度，面積，功率，保持時間，軟錯誤率，和如閾值電壓和漏電流的技術(shù)參數(shù)之間的平衡(。根據(jù)芯片和應用要求，芯片上的內(nèi)嵌式存儲器將被專用處理器或?qū)Ｓ眉呻娐?ASICs)所采用。
具體地，如果DRAM能夠制造得更小且顯著地更快，DRAM將有用于內(nèi)嵌式存儲器和其上的存儲器單元，且適合于更小的電壓，因為電壓正逐步降低。
因此，有必要提供改進的存儲器單元和使用該單元的存儲器。

發(fā)明內(nèi)容
本發(fā)明示例性的方面提供改進的存儲器單元，存儲器陣列，及其使用方法。
在本發(fā)明示例性的方面中，揭示了一種存儲器單元。該存儲器單元經(jīng)配置以耦合到第一控制線，至少一個第二控制線和至少一個位線用于選擇性存取該存儲器單元。存儲器單元包括具有控制端和第一及第二端的寫入開關，寫入開關的第一端耦合到至少一個位線，且寫入開關的控制端耦合到第一控制線。存儲器單元也具有兩端半導體裝置，該半導體裝置具有第一和第二輸入端，兩端半導體裝置的第一輸入端耦合到寫入開關的第二端，且兩端半導體裝置的第二輸入端耦合到至少一個第二控制線。兩端半導體裝置被用作存儲器單元中的電荷存儲裝置。當相對于第二輸入端的第一輸入端上的電壓高于閾值電壓時，兩端半導體裝置適配有電容，當相對于第二輸入端的第一輸入端上的電壓低于閾值電壓時，兩端半導體裝置適配有較低的電容，通常更顯著地低。
存儲器單元額外地包括讀取選擇開關，其具有控制端和第一及第二端，讀取選擇開關的控制端耦合到至少一個第二控制線，且讀取選擇開關的第一端耦合到至少一個位線。存儲器單元也具有讀取開關，其具有控制端和第一及第二端，讀取開關的控制端耦合到兩端半導體裝置的第一輸入端和寫入開關的第二端，讀取開關的第一端耦合到讀取選擇柵極的第二端，而讀取開關的第二端耦合到地。
兩端半導體裝置可以是柵控二極管，其是由源極和柵極組成的半導體裝置，當柵極-源極的電壓(Vgs)在閾值電壓之上時，其中電荷被存儲在反轉(zhuǎn)層(inversion layer)中，否則存儲顯著少的電荷或沒有電荷。特別地，當柵極-源極電壓(Vgs)在閾值電壓之下時，電容顯著地較小或較小的量級。開關通常用作場效應晶體管(FETs)，而柵控二極管通常用作“部分FET”，存儲器單元中的FETs可以時n型或p型FETs。此外，兩端半導體裝置可用作n型或p型半導體裝置。
在本發(fā)明的另一個示例性方面，揭示了一種使用存儲器單元的陣列。這樣的陣列可以具有超過一個位線和多個控制線。例如，可使用單端口或雙端口存儲器單元。如果需要，甚至可以使用更多數(shù)目的端口?？刂凭€可以多種方式執(zhí)行。作為說明，至少一個第二控制線可以是耦合到讀取選擇開關和第二端半導體裝置的第二端的惟一控制線。具有惟一第二控制線允許例如讀取，寫入，和讀取升壓(如，通過改變兩端半導體裝置的第二端上的電壓而在存儲器單元中產(chǎn)生更高的電壓)。作為另一個例子，第二控制線可被分成兩個控制線，耦合到兩端半導體裝置的第二端的寫入控制線，和耦合到讀取選擇開關的控制端的讀取選擇控制線。該構(gòu)型允許讀取，讀取升壓，寫入，和寫入升壓(如，其允許升高的電壓存儲在存儲器單元中)。此外，該構(gòu)型允許電壓被加在讀取選擇開關上以便讀取選擇開關(如，作為FET)的漏電流被最小化。
在本發(fā)明的另一個示例性方面，揭示一種用于存取存儲器單元的方法。存儲器單元通過修改兩端半導體裝置的第二端上的電壓而讀取。通常，兩端半導體的第二端電壓從小電壓(如，地電勢)升至大電壓(如，“VB”)，然而，可根據(jù)所使用的是n型或p型裝置而修改。如果存儲器單元存儲高電壓(如，數(shù)據(jù)1值)，兩端半導體裝置將具有大電容和大量存儲的電荷，第一端的電壓將約以兩端半導體裝置的第二端上的電壓升高(如，在存儲數(shù)據(jù)1的單元電壓之上)。如果單元存儲低電壓(如，數(shù)據(jù)0值)，兩端半導體裝置將具有小電容或不存在電容，且存儲有非常小的電荷或沒有電荷，第一端的電壓將被以非常小的量升高(如，在存儲數(shù)據(jù)0的單元電壓之上)。在讀取存儲器單元的同時修改兩端柵控裝置的第二端電壓被稱作讀取升壓。
寫入升壓也可以通過在將數(shù)值寫入到存儲器單元的同時升高兩端半導體裝置的第二端的電壓而執(zhí)行。寫入升壓允許數(shù)據(jù)1比給定的寫入電壓有高的多的電壓，因此導致當數(shù)據(jù)1值存儲到單元中時存儲時間更長。
在本發(fā)明的另一個示例性方面中，一種半導體具有半導體存儲器裝置，該半導體存儲器裝置經(jīng)配置以耦合到第一控制線，至少一個第二控制線和至少一個用于選擇性存取該半導體存儲器裝置的位線。該半導體存儲器裝置包括寫入晶體管，其包括形成于柵極和阱之間的絕緣體，柵極，和形成于柵極側(cè)的第一及第二源極/漏極擴散區(qū)域，耦合到至少一個位線的寫入晶體管的第一源極/漏極擴散區(qū)域，耦合到第一控制線的寫入晶體管的柵極。該半導體存儲器裝置進一步包括兩端半導體裝置，該半導體裝置包括至少一個形成于柵極和阱之間的絕緣體，柵極，毗鄰至少一部分絕緣體的源極擴散區(qū)域，耦合到寫入開關的第二源極/漏極擴散區(qū)域的兩端半導體裝置的柵極，和耦合到至少一個第二控制線的兩端半導體裝置的源極擴散區(qū)域。該半導體存儲器裝置也包括讀取選擇晶體管，該讀取選擇晶體管包括形成于柵極和阱之間的絕緣體，柵極，形成于柵極側(cè)的第一和第二源極/漏極擴散區(qū)域，耦合到至少一個第二控制線的讀取選擇開關的柵極，耦合到至少一個位線的讀取選擇晶體管的第一源極/漏極擴散區(qū)域。半導體存儲器裝置還包括讀取晶體管，該讀取晶體管包括形成于柵極和阱之間的絕緣體，形成于柵極側(cè)的第一和第二源極/漏極擴散區(qū)域，耦合到兩端半導體裝置的第一端并耦合到寫入晶體管的第二源極/漏極區(qū)域的讀取晶體管的柵極，耦合到讀取選擇柵極的第二源極/漏極擴散區(qū)域的讀取晶體管的第一源極/漏極擴散區(qū)域，和耦合到地的讀取晶體管的第二源極/漏極擴散區(qū)域。
本發(fā)明更完整的理解和本發(fā)明進一步的特征將通過參考下面詳細說明和附圖而獲得。


圖1A示出用于第一種n型柵控二極管的示例性符號；圖1B示出形成于半導體中的第一種n型柵控二極管的側(cè)視圖的例子；圖2A示出用于第二種n型柵控二極管的示例性符號；圖2B示出形成于半導體中的第二種n型柵控二極管的側(cè)視圖的例子；圖3A是曲線圖，其說明摻雜劑濃度如何影響柵控二極管的閾值電壓；圖3B是曲線圖，其說明柵控二極管的電容如何隨其柵極-源極電壓(Vgs)變化，跨越不同尺寸的柵控二極管兩端；圖4A示出用于第一種p型柵控二極管的示例性符號；圖4B示出形成于半導體中的第一種p型柵控二極管的側(cè)視圖的例子；圖5A示出用于第二種p型柵控二極管的示例性符號；圖5B示出形成于半導體中的第二種p型柵控二極管的側(cè)視圖的例子；圖6示出形成于絕緣體上硅(SOI)的第一種n型柵控二極管的側(cè)視圖的例子；圖7示出形成于絕緣體上硅的第二種n型柵控二極管的側(cè)視圖的例子；圖8示出形成于絕緣體上硅(SOI)的第一種p型柵控二極管的側(cè)視圖的例子；圖9示出形成于絕緣體上硅的第二種p型柵控二極管的側(cè)視圖的例子；圖10說明當電容器用作電荷存儲和轉(zhuǎn)移裝置時電路的增益的曲線；圖11A示出柵控二極管電路的例子；圖11B示出當柵控二極管關斷時圖11A中的柵控二極管電路的表示電路；圖11C示出當柵控二極管導通時圖11A中的柵控二極管電路的表示電路；圖12A示出當柵控二極管用作電荷存儲和轉(zhuǎn)移裝置時放大器的增益曲線；圖12B示出用于圖12C和12D的柵控二極管存儲器單元的例子；圖12C是說明圖12B中柵控二極管存儲器單元完全電荷轉(zhuǎn)移和受限電荷轉(zhuǎn)移的表；圖12D是示出柵控二極管存儲器單元的增益如何隨其電容負載(CL)變化的曲線，特別地，電容比Rc＝Cg_gd(ON)/CL，其中Cg_gd(ON)是柵控二極管ON電容；圖13是柵控二極管雙端口存儲器單元的圖解；圖14是柵控二極管單端口存儲器單元的圖解；圖15是用作例子的圖13的柵控二極管雙端口存儲器單元的圖解；圖16是具有柵控二極管雙端口存儲器單元和感測放大器的存儲器端口的圖解；圖17示出圖16中存儲器端口讀取升壓的多個波形；圖18示出圖16中存儲器端口寫入升壓的多個波形；圖19示出在塊狀硅中用場效應晶體管(FET)技術(shù)實現(xiàn)的三晶體管一二極管(3T1D)柵控二極管平面存儲器單元的側(cè)視圖；圖20示出另一個用絕緣體上硅(SOI)實現(xiàn)的3T1D柵控二極管平面存儲器單元的側(cè)視圖；圖21示出用FET技術(shù)實現(xiàn)的3T1D柵控二極管溝槽存儲器單元的側(cè)視圖；圖22示出用在圖21中共用公共連接的雙溝槽柵控二極管結(jié)構(gòu)的橫截面視圖；圖23-25是電路圖和整體結(jié)構(gòu)，其說明使用3T1D柵控二極管存儲器單元的幾個存儲器陣列；以及圖26是用于說明3T1D柵控二極管存儲器單元的某些波形的曲線圖。
具體實施例方式
本發(fā)明揭示基于柵控二極管，有關的陣列和硅結(jié)構(gòu)的高速，非破壞性讀取存儲器單元，這些柵控二極管，有關的陣列和硅結(jié)構(gòu)易于在常規(guī)的基于邏輯電路的硅和絕緣體上硅(SOI)中執(zhí)行。存儲器單元的目標性能可與靜態(tài)隨機存取存儲器(SRAM)速度相比較，甚至更好，但對于同一代技術(shù)只占SRAM的50％到70％的面積。由于存儲器單元自身的高增益特征，存儲器可在低的多的電源電壓下操作，比傳統(tǒng)的動態(tài)隨機存取存儲器(DRAM)和SRAM要求的低的多。此處記住一個重要的強調(diào)點，就是存儲器單元的高速方面和架構(gòu)，足夠的保持時間和低軟錯率。
為了參考方便，下面的揭示被分成幾個部分引子和柵控二極管結(jié)構(gòu)；柵控二極管電路；3T1D存儲器單元；電壓升高和電壓增益；保持時間，泄漏和電容比；保持時間和對寫入柵極的閾下(sub-threshold)泄漏控制；讀取操作和電壓升高方法；寫入操作和電壓升壓方法；3T1D存儲器單元結(jié)構(gòu)；和3T1D柵控二極管存儲器陣列。
引子和柵控二極管結(jié)構(gòu)如此處所用的術(shù)語“柵控二極管”指一種半導體裝置，其通常包括源極和柵極，其中當柵極-源極電壓(Vgs)在閾值電壓之上時，電荷存儲在反轉(zhuǎn)層，否則顯著地少或沒有電荷被存儲。柵控二極管是兩端半導體裝置的例子?？刹捎萌魏尉哂羞@樣特性的兩端半導體裝置，該特性為當?shù)谝欢讼鄬Φ诙说碾妷罕阮A定電壓大時，兩端半導體裝置具有(通常較大)電容，當?shù)谝欢说碾妷合鄬Φ诙说碾妷盒∮陬A定電壓時，具有較小的電容(通常為小的多的電容)。此處預定電壓就是所謂的閾值電壓，且其通常比閾值電壓稍大以便電容增加。因此，兩端半導體裝置的電容是非線性的。例如，對于用n型場效應晶體管(FET)技術(shù)形成的柵控二極管，在閾值電壓之上的電壓引起大量電荷存儲在反轉(zhuǎn)層，且在閾值電壓之下的電壓引起顯著小量的電荷，較小的量級，或沒有電荷被存儲。對于未來的技術(shù)，除了塊狀硅和絕緣體上硅(SOI)，當基于柵控二極管執(zhí)行存儲器電壓時，可使用這種柵極-源極特性，如下所述。
如下面的圖中所示，在傳統(tǒng)場效應變換器(FET)設置中，柵控二極管可由三端FET裝置(n型或p型)的源極和柵極形成，漏極浮置(如斷開或不存在)，(例如)如圖1B，4B，6和8所示。在這個示例形式中，柵控二極管是以“部分dFET(partialdFET)”或“半eFET(halfeFET)”形式實現(xiàn)的。有時，這樣的FET的源極和漏極可在同一電勢連接到一起，且可視為兩個并聯(lián)的柵控二極管，(例如)如圖2B，5B，7和9所示。在本公開中，這兩種不同的柵控二極管可交換使用。沒有明確規(guī)定時，柵控二極管只指第一種基本形式，只是半導體裝置的源極和柵極。
圖1A示出用于第一種n型柵控二極管的示例性符號。符號190是示于圖1A-1C中的第一種n型柵控二極管的示例性符號。圖1B示出形成于半導體中第一種n型柵控二極管100的側(cè)視圖的例子。第一種n型柵控二極管100包括形成于柵極115(如N型重攙雜的多晶硅)柵極絕緣體120和p阱130之間的柵極絕緣體120，源極擴散區(qū)域110，兩個淺溝槽絕緣(STI)區(qū)域105和125，可選n型絕緣帶140，和p型襯底135。如上所述，在p阱130中的摻雜劑濃度基本控制柵控二極管100的閾值電壓。
圖2A示出用于第二種n型柵控二極管的示例性符號。符號190是使用圖2A-2C的第二種n型柵控二極管的示例性符號。同一符號190既用于圖1A也用于圖2A。圖2B示出形成于半導體中的第二種n型柵控二極管100的側(cè)視圖的例子。第二種n型柵控二極管200包括形成于柵極215(如N型重攙雜的多晶硅)和p阱230之間的柵極絕緣體220，源極擴散區(qū)域210，兩個STI區(qū)域205和225，可選n型絕緣帶240，p型襯底235，“漏極”擴散區(qū)域245(如，第二源極/漏極擴散區(qū)域)，和電耦合源極擴散區(qū)域210和漏極擴散區(qū)域245的互連250。如下所述，p阱230中的摻雜劑濃度基本控制柵控二極管100的閾值電壓。
圖3A和3B示出柵控二極管100/200存儲的電荷如何隨柵極-源極電壓(Vgs)變化。當相應于高壓(如數(shù)據(jù)1)的電壓出現(xiàn)在柵極115/215，且柵極-源極電壓(Vgs)比柵控二極管100/200的閾值電壓(Vt)高時，電荷被存儲在柵極115/215(如通過形成于柵極115/215下面的反轉(zhuǎn)層126/226)中。當相應于低壓(如，數(shù)據(jù)0)的電壓出現(xiàn)在柵極115/215，且柵極-源極電壓(Vgs)比柵控二極管100/200的閾值電壓低時，沒有或非常少的電荷被存儲在柵極115/215(如，沒有或非常少的電荷被存儲在柵極115/215的下面，因為反轉(zhuǎn)層126/226將不存在)。因此，柵控二極管的電容特性對柵極-源極電壓(Vgs)示于圖3A中。當Vgs在閾值電壓之下時，電容(如，由所存儲的電荷除以電壓而確定)是可忽略的，當Vgs在閾值電壓之上時，電容隨Vgs直接增加，且在高于某個Vgs值的最大值處穩(wěn)定下來。當Vgs在閾值電壓之上時，一定量的電荷被存儲在柵控二極管中，且柵控二極管用作電容器。當Vgs在閾值之下時，柵控二極管100/200幾乎沒有電容。曲線下面的面積是所存儲的電荷的量。是隨Vgs變化的電容在存儲器和邏輯電路中產(chǎn)生許多新的和有用的電路。
在制造的過程中，柵控二極管100/200閾值電壓在0Vt，低Vt，常規(guī)Vt，和高Vt的更廣泛范圍上可由注入的量(如，擴散到p阱130，230或下面的圖中所示的阱中的摻雜劑)更精確地控制。因為Vt隨摻雜劑濃度增加而增加，且0Vt或非常低的Vt的柵控二極管要求極少量摻雜劑注入或無摻雜劑注入，更精確的閾值電壓結(jié)果對此處所用的存儲器單元的工藝變化不敏感。
圖3B也示出柵控二極管的電容如何隨柵控二極管的柵極尺寸變化。對于給定的柵極氧化物厚度和介電常數(shù)，當Vgs基本在閾值電壓之上時，所獲得的柵控二極管的電容的最大值和柵控二極管的柵極的面積基本成正比。
因為當柵極-源極電壓(Vgs)在閾值之上時，柵控二極管存儲大量電荷于反轉(zhuǎn)層中，表示數(shù)據(jù)1，而非常少或沒有電荷表示數(shù)據(jù)0，柵控二極管存儲器單元(下面將更詳細地說明)具有本征高增益(如，大于1)的特性。而且，當使用升壓技術(shù)時，柵控二極管除去單元可用更低，比DRAM和SRAM(如相同技術(shù)通常的50％)低的多位線電壓寫入。柵控二極管，如柵控二極管100/200，形成存儲單元，通常在讀取和寫入過程中，只有當寫入和讀取數(shù)據(jù)1時，其電壓可被升高。升壓對相對的數(shù)據(jù)，即0沒有影響。作為結(jié)果，柵控二極管存儲器單元實現(xiàn)電壓增益。該增益特征是獨一無二的，且是將柵控二極管存儲器單元從其它SRAM，DRAM和增益單元區(qū)分開的一個特征。
此處假定相應于數(shù)據(jù)1的電壓對于所使用的技術(shù)是高電壓，而相應于數(shù)據(jù)0的電壓對該技術(shù)是低電壓。然而，這只是假定，邏輯電平可以相反。
在該揭示中，如果沒有明確提到，柵控二極管被認為是n型的。對于p型柵控二極管，電壓和操作和n型的柵控二極管是互補的，且易于為本領域的技術(shù)人員做相應的設計。
圖4A示出用于第一種p型柵控二極管的示例性符號。符號490是用于示于圖4B中的第一種p型柵控二極管的示例性符號。同一符號490既用于圖4A也用于圖5A。圖4B示出形成于半導體中的第一種p型柵控二極管400的側(cè)視圖的例子。第一種p型柵控二極管400包括形成于柵極415(如，p型重攙雜的多晶硅)和n阱430之間的柵極絕緣體420，源極擴散區(qū)域410，兩個STI區(qū)域405和425，和p型襯底435。n阱430中的摻雜劑濃度基本控制柵控二極管400的閾值電壓。
圖5A示出用于第二種p型柵控二極管的示例性符號。符號490是用于示于圖5B中第二種p型柵控二極管的示例性符號。圖5B示出形成于半導體中的第二種p型柵控二極管500的側(cè)視圖的例子。第二種p型柵控二極管500包括形成于柵極515(如，p型重攙雜的多晶硅)和n阱530之間的柵極絕緣體520，源極擴散區(qū)域510，兩個STI區(qū)域505和525，p型襯底535，漏極擴散區(qū)域545，和電耦合源極擴散區(qū)域510與漏極擴散區(qū)域545的互連550。n阱530中的雜質(zhì)濃度基本控制柵控二極管500的閾值電壓。
圖6示出形成于SOI中的第一種n型柵控二極管600的側(cè)視圖的例子。第一種n型柵控二極管600包括形成于柵極615(如，n型重攙雜的多晶硅)和p阱630之間的柵極絕緣體620，源極擴散區(qū)域610，兩個STI區(qū)域605和625，和絕緣體635。p阱630形成于阱邊緣636的上方。p阱630中的雜質(zhì)濃度基本控制柵控二極管600的閾值電壓。
圖7示出形成于SOI中的第二種n型柵控二極管700的側(cè)視圖的例子。第二種n型柵控二極管700包括形成于柵極715(如，n型重攙雜多晶硅)和p阱730之間的柵極絕緣體720，源極擴散區(qū)域710，兩個STI區(qū)域705和725，絕緣體735，漏極擴散區(qū)域745，和電耦合源極擴散區(qū)域710和漏極擴散區(qū)域745的互連750。p阱730形成于阱邊緣736的上方。p阱730中的雜質(zhì)濃度基本控制柵控二極管500的閾值電壓。
圖8示出形成于SOI中的第一種p型柵控二極管800的側(cè)視圖的例子。第一種p型柵控二極管800包括形成于柵極815(如，p型重攙雜多晶硅)和n阱830之間的柵極絕緣體820，源極擴散區(qū)域810，兩個STI區(qū)域805和825，和絕緣體835。n阱830形成于阱邊緣836的上方。n阱830中的雜質(zhì)濃度基本控制柵控二極管800的閾值電壓。
圖9示出形成于SOI中的第二種p型柵控二極管900的側(cè)視圖的例子。第二種p型柵控二極管900包括形成于柵極915(如，p型重攙雜多晶硅)和n阱930之間的柵極絕緣體920，源極擴散區(qū)域910，兩個STI區(qū)域905和925，絕緣體935，漏極擴散區(qū)域945，和電耦合源極擴散區(qū)域910和漏極擴散區(qū)域945的互連950。p阱930形成于阱邊緣936的上方。p阱930中的雜質(zhì)濃度基本控制柵控二極管900的閾值電壓。
柵控二極管電路本公開描述使用柵控二極管的存儲器單元。為了理解存儲器單元中的柵控二極管的操作，在這一部分中，示出并分析柵控二極管電路。
使用柵控二極管的存儲器單元具有信號放大作用，其利用存儲在柵極溝道的反轉(zhuǎn)層(如，反轉(zhuǎn)層126/226)中的電荷。如上所述，當相應于高電壓(如，數(shù)據(jù)1)的小電壓信號出現(xiàn)在柵控二極管的柵極，且柵極的電壓高于柵控二極管的閾值電壓時，電荷被存儲在柵極(例如，通過柵極下面的反轉(zhuǎn)層)中。當相應于于低電壓(如，數(shù)據(jù)0)的小電壓信號出現(xiàn)在柵極，且電壓低于柵控二極管的閾值電壓時，非常少或沒有電荷被存儲在柵極中。
現(xiàn)簡單參考圖11A，其示出了柵控二極管電路1100。柵控二極管電路1100被耦合到信號線1110，且具有這樣的柵控二極管1130，其柵極輸入(且因此柵極)被耦合到信號線1110，其源極輸入(且因此源極擴散區(qū)域)被耦合到控制線1120。信號線1110具有CL的電容1140，這是來自信號線1110，柵極處的耦合電容，和連接至信號線的電路(如果這里有電容)的總電容的集中電容。電容性負載(CL)沒有被認為是柵控二極管電路1110的一部分。如圖11A所示，信號線1110被連接至柵控二極管1130的柵極。柵控二極管1130的源極被連接至控制線1120，對n型柵控二極管通常在接地點(GND)點，對于p型柵控二極管為電源電壓(VDD)。
在柵控二極管放大信號的過程中，控制線上的電壓(Vs)通常被升壓。柵控二極管的源極電壓(如，在源極擴散區(qū)域)隨著控制線電壓被升高，對n型的要高出一定的量而對p型的要低一定的量(以VB表示)，通常為電源電壓(VDD)的50％。
現(xiàn)參考圖10，其示出當電容器被用作放大器1110中的電荷存儲裝置時，放大器增益的曲線圖。換句話說，圖11A中的柵控二極管1130被傳統(tǒng)的線性的電容器(即，其電容隨電壓維持穩(wěn)定的電容器)取代。第一個曲線，Vs示出控制線1120上的電壓如何變化。第二個曲線示出點1101如何變化。如圖10所示，當電容器被用來取代柵控二極管1130時，對電路1100，增益約為1。如果信號線1110具有高電壓，輸出將為VB加高電壓(數(shù)據(jù)1)。如果信號線1110具有低電壓，輸出將為VB加低電壓(數(shù)據(jù)0)。差dVin是存在于數(shù)據(jù)1和數(shù)據(jù)0之間任何電壓差。因此，增益為dVout除以dVin(數(shù)據(jù)1的電壓減去數(shù)據(jù)0的電壓)，約等于1。這是一種沒有電壓增益的增益。
參考圖11A，在信號放大的過程中，柵極電壓被提升近似為源極電壓提升的量，對n型向上，或?qū)型向下，并根據(jù)總電容CL減去一定量，該總電容CL是耦合到鄰近裝置的柵極的總的寄生電容，線電容和連接電路(如果有)的總電容的和。最終的升壓輸出(如，信號線1110上的輸出)的實際量可被計算。
如果柵極的信號是數(shù)據(jù)0，因為沒有或非常少的電荷被存儲在柵極(如，在位置1101)，且柵控二極管1130的柵極關斷(柵極-源極電壓(Vgs)在閾值電壓之下)，當感測到數(shù)據(jù)0時，柵控二極管的柵極處電壓稍微增加，且輸出電壓VL保持為0或顯著小的電壓。這示于圖11B中，其中柵控二極管1130具有非常小的電容，由參考1150示出。即使Vs可以被提高，信號線1110上的最終的輸出電壓為低。換句話說，在控制線1120和柵極(如，點1101)之間的電壓轉(zhuǎn)移很小。
另一方面，如果柵極處的信號(對n型從GND測量的電壓或?qū)型從VDD測量的電壓)是數(shù)據(jù)1，其在柵控二極管的閾值電壓之上。柵控二極管導通，且初始有相當量的電荷被存儲在柵控二極管反轉(zhuǎn)層中。隨著Vs被提升，柵控二極管1130被較低程度偏置或關斷，反轉(zhuǎn)層中的電荷被轉(zhuǎn)移到所有連接到柵極的電容器(CL)中，包括寄生電容，線電容，和鄰近裝置的電容，如反相器或緩沖器或開關。而且，源極和柵極可用作電容器。當總電容(CL)在柵控二極管(示于圖11C)的導通電容(Cg_gd(ON))相比較的一定范圍內(nèi)時，在柵控二極管1130的柵極導致較大的電壓增加。因此，如圖11C所示，當VL大于Vt時，柵控二極管可被視作大電容器，如參考1160所示。換句話說，控制線1120和柵極(如點1101)之間的電壓轉(zhuǎn)移將較大。
這導致在柵控二極管的柵極處的數(shù)據(jù)1和數(shù)據(jù)0的信號之間較大的電壓差，通常為VDD的50％到150％。如圖12A所示，其中dVout是較大的值。根據(jù)信號幅值和提升電壓(VB)，負載電容(CL)對柵控二極管導通電容的比率，對于給定的柵控二極管，所達到的增益變化，且可計算并成為整個負載(CL)范圍的特征。通常，柵控二極管放大器1100在信號放大的過程中實現(xiàn)2-10倍的增益。柵控二極管1130的輸出實際上是滿CMOS電壓擺幅，其可以驅(qū)動典型小反相器緩沖器或鎖存器。
下面的分析說明如圖11A所示的柵控二極管放大器的典型值。假定Cg_gd(ON)和Cg_gd(OFF)分別是柵控二極管導通和關斷時的柵極電容。那么Rc＝Cg_gd(ON)/CL，和rc＝Cg_gd(OFF)/CL。
對于典型的操作，負載電容(CL)的值比柵控二極管的導通電容(Cg_gd(ON))小或與其同一數(shù)量級，但CL比柵控二極管的關斷電容(Cg_gd(OFF))大的多Cg_gd(ON)＞CL＞＞Cg_gd(OFF)。
例如，Cg_gd(OFF)∶CL∶Cg_gd(ON)＝1∶10∶20，和Rc＝2，rc＝0.1。
首先考慮在閾值電壓之上的邏輯1信號，其中柵控二極管是導通的。
假定VL_HIGH是邏輯1的電壓，而VL_LOW是邏輯0的電壓，通常對n型柵控二極管是0(或地)。
當控制線Vs電壓被升高VB的大小，柵極輸出的電壓如下Vout(1)＝VL_HIGH+VB Rc/(1+Rc)～VL_HIGH+VB，其中(Rc＞＞1)；Vout(0)＝VL_LOW+VB rc/(1+rc)～VL_LOW，其中(rc＜＜1)。
假定dVin是Vs被提升之前0和1之間的柵極電壓差，dV0ut是Vs被提升之后0和1之間的柵極電壓差。輸出差dVout如下dVout＝VL_HIGH+VB Rc/(1+Rc)-(VB rc/(1+rc)+VL_LOW)。
輸入差dVin如下dVin＝VL_HIGH-VL_LOW。
當VL_LOW＝0時，增益如下增益＝dVout/dVin～1+(VB/VL_HIGH)Rc/(1+Rc)＞1。
考慮下面的例子，
例子1，其中VB＝0.8V，VL_HIGH＝0.2V，VL_LOW＝0。
那么增益＝5使用柵控二極管，和增益＝1使用線性電容器。
考慮另一個例子，例子2，其中VB＝0.8V，VL_HIGH＝0.1V，VL_LOW＝0。
那么增益＝9使用柵控二極管，和增益＝1使用線性電容器。
對于這樣的情形，其中Rc小(＜1)，可以看出柵控二極管的信號放大增益由下式給出增益＝1+Rc-(Vt_gd/VL_HIGH)Rc～1+Rc，其中Vt_gd是柵控二極管的閾值電壓。
圖12B示出示例性的柵控二極管存儲器單元和圖12C和圖12D中所用的電壓，Vg_f是柵控二極管的柵極上的最終電壓。應該指出Vg_I是柵控二極管柵極的初始電壓。
圖12C示出一個表，其說明對于圖12B中的柵控二極管存儲器單元中完全或受限電荷轉(zhuǎn)移區(qū)域。完全電荷轉(zhuǎn)移意味著柵控二極管給出所有或幾乎所有的電荷至負載，CL。受限電荷轉(zhuǎn)移意味著柵控二極管只給出部分電荷至負載，CL。圖12D示出不同負載率Rc時，柵控二極管的電壓增益，其中Rc＝Cg_gd(ON)/CL，如前面的定義。
當信號線有比柵控二極管導通電容大的較大電容性負載(CL)時，基本的柵控二極管放大器的增益開始降低，甚至增益變?yōu)?(即，無增益)。而且，高電容性負載將使放大器減慢。
例如，下表示出在柵控二極管導通電容(Cg_gd(ON))對負載電容(CL)的不同比率時的增益。假定如下VB＝0.8V，VL_HIGH＝0.2V，VL_LOW＝0，且
rc＝0.1。
那么表如下

其中Rc＝Cg_gd(ON)/CL，dVout＝VL_HIGH+VB Rc/(1+Rc)，dVin＝VL_HIGH，且增益＝dVout/dVin。
圖11A中柵控二極管電路的額外細節(jié)可從Luk等的標題為AMPLIFIERS USING GATED DIODES的美國專利XX/XXX，XXX中找到，該專利和本申請同一天申請，其公開的內(nèi)容以參考的方式并入此處。
3T1D存儲器單元三晶體管(T)，一二極管(D)柵控二極管存儲器單元(3TID)包括一個柵控二極管和三個FETs。一個FET用于寫入數(shù)據(jù)值至存儲器單元，其它FETs用作寫入柵極和讀取柵極，其中的每一個都連接至寫入位線或讀取位線以便兩端口操作。兩個位線可組合成讀取和寫入共享的單個位線。柵控二極管存儲器單元和硅結(jié)構(gòu)可應用至下一代硅技術(shù)，操作于塊狀硅，SOI，和雙柵控鰭式FET中的低位線電壓(如0.3-1.0伏特)。
圖13示出3T1D存儲器單元1300，在這種情形中是雙端口存儲器單元。3T1D存儲器單元1300包括柵控二極管(gd)1330，三個FETs，也就是寫入柵極(wg)FET1325，讀取柵極(rg)FER1345和讀取選擇(rs)FET1340。3T1D存儲器單元1300被耦合到寫入位線(BLw)1305，讀取位線(BLr)1310，讀取字線(WLr)1335，和寫入字線1320，而讀取位線1301具有電容Cbl1315。在這個例子中，柵控二極管1330的柵極是存儲節(jié)點，且在施加相應于數(shù)據(jù)1的高電壓之后，電荷存儲在反轉(zhuǎn)層中。說明性地，如果施加相應于數(shù)據(jù)0的電壓，則沒有電荷被存儲。柵控二極管1330的源極連接到讀取字線(WLr)1335，以便在寫入和讀取操作時電壓升高。關于在讀取和寫入操作過程中，柵控二極管的電壓升高以放大單元電壓的方法的細節(jié)將于下面詳細說明，且升壓對3T1D柵控二極管存儲器單元1300的信號增強和操作是重要的。應該指出，F(xiàn)ET1325，1340和1345用作開關。對于寫入FET(wg)1325，柵極連接到寫入字線(WLw)1320，漏極連接到位線(BLw)1305，而源極連接到柵控二極管1330的柵極。當寫入字線(WLw)1320為高電平時，單元被選擇且存儲節(jié)點(如，柵控二極管1330的柵極)被寫入位線電壓。對于讀取柵極FET(rg)1345，柵極連接到存儲節(jié)點以便讀取所存儲的數(shù)據(jù)0或數(shù)據(jù)1。讀取選擇FET(rs)1340由讀取字線(WLr)1350在讀取操作過程中使能，將讀取柵極(rg)1345的漏極連接至讀取位線(BLr)1310，以感測存儲節(jié)點的電壓(如，Vcell)。
在某些情形中，WLr1335和WLrs1350可以是同一控制信號。在下面詳細說明的操作的讀取升壓模式中，柵控二極管源極電壓的提升可用于使能讀取選擇FET1340。但一般地，想將負電壓施加于讀取選擇FETs1340的柵極上，該讀取選擇FETs1340沒有被選擇用來降低閾下漏電流，這要求WLrs1350和WLr1335不同。運行一個以上的字線，如WLw1320，WLrs1350和WLr1335是可行的，因為布線方向不與位線方向一樣受限制。使用獨立的字線也通過散開負載而降低重負載。
在圖13，3T1D柵控二極管存儲器單元1300具有兩個端口，一個用于讀取一個用于寫入。讀取字線(WLr)1335連接至柵控二極管1330的源極。另一個字線(WLrs)1350連接至讀取選擇FET(rs)1340的柵極，以使能讀取操作和讀取操作過程中存儲單元的電壓提升。存儲單元電壓可提升的比存儲的電壓高得多。
在圖13中，WLr可以是額外的寫入字線(WLw2)(即，WLr是所謂的WLw2而WLw2沒有連接至WLrs1350)，其連接到柵控二極管1330的源極。該布置支持寫入升壓操作，其中寫入字線(WLw2)在寫入操作過程中被使用以便提升存儲節(jié)點處的電壓至比位線高電壓(VBLH)高得多的電壓。位線高電壓(VBLH)相應于用于將數(shù)據(jù)1寫入存儲器單元的電壓。此外，在該構(gòu)型中(如下面參考圖24更詳細的說明)，WLrs1350通常用作至讀取選通FET1340的獨立控制線。
圖14示出一個具有單個信號端口的3T1D柵控二極管存儲器單元1400，其中讀取和寫入位線是通過單個位線1410共享的。
對于一個示例性的制造技術(shù)，存儲器單元的示例性的電壓，3T1D柵控二極管存儲器單元1300的字線和位線被示于圖15中。位線電壓低于本技術(shù)的電源電壓(VDD)，但由于由電壓提升方法使能的柵控二極管存儲器單元的本征增益以便讀取和寫入操作，存儲器單元在讀取和寫入操作過程中以比位線電壓高的信號電壓操作，以提供更好的信噪容限。通常位線電壓是電源電壓(VDD)的50％，導致相比較于傳統(tǒng)DRAM和SRAM的相當?shù)挠泄β使?jié)省。
電壓提升和電壓增益其次，分析顯示出柵控二極管1330可用經(jīng)寫入柵極(wg)1325來自位線的小電壓寫入，且然后通過升高電壓(所謂的“提升”電壓)通常被放大至2-3倍。信號放大可在寫入操作過程中進行或在讀取操作過程中進行，如下所述。
寫入升壓如果原始數(shù)據(jù)1電壓在寫入周期中被電壓提升放大，在柵控二極管1330的柵極處更高的提升電壓在寫入操作之后被存儲在柵控二極管1330中，以便隨后讀取柵極(rg)1345的讀取。更高的放大的柵極電壓導致更高的信號容限和讀取柵極1345在讀取操作中更過度的激活。對于數(shù)據(jù)0，有小量的信號放大或電壓提升，且柵極電壓保持幾乎為0。
讀取升壓如果初始數(shù)據(jù)1較低的電壓在寫入操作過程中存儲在柵控二極管1330，那么在讀取操作過程中其被提升為較高的電壓。這導致初始數(shù)據(jù)1信號的放大和電壓增益，因此在讀取操作過程中，對于讀取柵極1345有較高的信號容限和更大的柵極過度激活。對于數(shù)據(jù)0，有較小的信號放大源自電壓提升，且柵極電壓保持幾乎為0。
柵控二極管存儲器單元1300電壓的提升，要么通過寫入要么通過讀取，極大地增強了存儲器單元1300的信噪容限，和對于讀取柵極1345的在閾值之下或之上的數(shù)據(jù)0與數(shù)據(jù)1之間的分離容限(separation margin)。對于下一代技術(shù)這是非常重要的，因為如果使用小信號，由于閾值電壓變化和失配造成容限越來越小?？墒┘痈叩耐獠啃盘栯妷?如，通過位線電壓)，但這要求更多的有功功率。3T1D存儲器單元1300不需要高位線電壓以產(chǎn)生高單元信號電壓，以獲得更好的信噪容限；而是，更高的信號電壓在寫入或讀取操作過程中通過柵控二極管電壓提升產(chǎn)生的。
在柵控二極管存儲器單元1300中，假定當其處于導通或關斷時，Cg_gd(ON)和Cg_gd(OFF)分別是柵控二極管的柵極電容。
CL是連接到柵控二極管(gd)柵極上的總負載電容，其中CL通常由讀取柵極(rg)1345的柵極電容，和連到附近電路的柵控二極管1330的柵極的寄生電容組成。
那么Rc＝Cg_gd(ON)/CL，rc＝Cg_gd(OFF)/CL。
(1)典型的設定是負載電容(CL)比柵控二極管的導通電容(Cg_gd(ON))小。然而，CL比柵控二極管的關斷電容(Cg_gd(OFF))大的多Cg_gd(ON)＞CL＞＞Cg_gd(OFF)。
例如，Cg_gd(OFF)∶CL∶Cg_gd(ON)＝1∶10∶20，或Rc＝2，rc＝0.1。
假定Cg_gd(ON)＞CL，Vt_gd＝0，
Vt_rd＝0.2V，Vcell_i＝0.4V(初始單元電壓)，VB＝0.8V(提升電壓幅度，Vs＝0-＞0.8V)，且存儲在柵控二極管中的電荷由下式給出Q_stored＝(Vcell_i-Vt_gd)Cg_gd。
當柵控二極管源極處的電壓被升起，來自柵控二極管反轉(zhuǎn)層的某些電荷被轉(zhuǎn)移至負載CL。最終柵極電壓Vcell_f為Vcell_f＞VB+Vt_gd，將CL充電至VB+Vt_gd的電荷由下式給出Q_tranfer1＝(VB+Vt_gd-Vt_rg)CL。
將Cg_gd+CL充電至VB+Vt_gd以上的電荷由下式給出Q_transfer2＝Q_stored-Q_transfer1＝(Vcell_i-Vt_gd)Cg_gd-(VB+Vt_gd-Vt_rg)CL，＝Vcell_i Cg_gd-VB CL+Vt_rg CL-Vt_gd(Cg_gd+CL)，del_V1＝VB+Vt_gd-Vt_rg，del_V2＝Q_transfer2/(Cg_gd+CL)，＝[(Vcell_i-Vt_gd)Cg_gd-(VB+Vt_gd-Vt_rg)CL]/(Cg_gd+CL)，＝Vcell_iRc/(1+Rc)-VB/(1+RC)+Vt_rg/(1+Rc)-Vt_gd，Vcell_f＝Vt_rg+del_V1+del_V2，Vcell_f＝(VB+Vcell_i)Rc/(1+Rc)+Vt_rg(1+Rc)，(2)增益(Gain)＝Vcell_f/Vcell_i～(1+VB/Vcell_i)Rc/(1+Rc)，(3)對于(Vcell_i＞Vt_gd，Rc＞1，對于大Rc)。
可以看出增益＝1+Rc，對于小Rc＜1。
代入典型值，Vcell_i＝0.4V(位線電壓VBLH)，VB＝1V(VDD)，
Vt_gd＝0，Vt_rg＝0.2V(讀取柵極的Vt)，Rc＝10。
Vcell_f(1+0.4)(10)/(1+10)+0.2/(1+10)＝1.29V，增益＝1.29/0.4＝3.23。
下表示出作為Rc，Vs和Vg_i的函數(shù)的增益

代入典型值，Vcell_i＝0.4(位線電壓VBLH)，VB＝0.8V(VDD)，Vt_gd＝0，Vt_rg＝0.2V(RVt讀取柵極)，Rc＝10，Vcell_f＝(0.8+0.4)(10)/(1+10)+0.2/(1+10)＝1.11V，增益＝1.11/0.4＝2.78，這在下面關于作為Rc，Vs和Vg_i的函數(shù)的增益的表中示出

當源極電壓被提升，柵控二極管1330從存儲單元部分轉(zhuǎn)移某些電荷至鄰近電路(這種情形為讀取柵極1345)，實現(xiàn)相比較于傳統(tǒng)DRAM和使用電容性單元的增益單元更大的信號。電壓增益總是大于1，通常在實用中，增益可達到2到10之間。實際上3T1D存儲器單元1300從位線實現(xiàn)多倍于初始存儲的電壓的電壓增益，然而，在傳統(tǒng)DRAM和增益單元的情形中沒有電壓增益。對于增益單元，電壓增益為1，然而在DRAM中，由于電荷共享，單元中的電荷和電壓在讀取操作之后丟失并恢復。在本發(fā)明中，單元電壓的增益可在寫入操作或讀取操作過程中施加。相比較于傳統(tǒng)柵極單元中的單個增益(來自讀取柵極)，在存儲單元(電壓增益)和感測讀取柵極(電流增益)都實現(xiàn)“雙重增益”。
保持時間，泄漏和電容比率為了促進柵控二極管存儲器單元1300的保持時間，兩個主要泄漏電流應被解決通過連接至柵控二極管1330的柵極的寫入柵極1320的閾下電壓電流；和在柵控二極管柵極1330隧穿引起的泄漏電流。
閾下電流通過施加負電壓于寫入字線(WLw)1320上而最小化，以便非選擇的單元的所有寫入柵極具有負柵極電壓，且因此有負的柵極-源極電壓(Vgs)。更高的閾值電壓FET1325也降低閾下泄漏，每十閾值電壓(per decade 0f threshold voltage)約100mV。
通過柵極的隧穿漏電流可通過使用柵極絕緣厚度增加的高K柵極介電體而降低。通常厚度為25埃的柵極氧化物足夠限制柵極隧穿電流。作為例子，對于90納米(nm)和以上的技術(shù)，需要高K柵極介電體以在維持足夠的氧化物厚度以便保持低隧穿電流的同時提供足夠的導通電容于柵控二極管1330中。
屬于當前技術(shù)并考慮了未來技術(shù)的尺度的柵控二極管1330和讀取柵極1340的總電容，通常在1到2飛法(fF)。下一代技術(shù)具有較小的特征尺寸，但柵極氧化物厚度將被定得更小，且最終結(jié)果是柵極電容大約保持恒定。直到柵極氧化物厚度不能再按尺度成比例降低時，高K介電體將成為保持電容值約為同一值的替換物。因此柵控二極管1330的電容設計值可對時間大體保持恒定。只要柵控二極管1330對讀取柵極1345的電容比率符合前面所述的等式(1)，(2)，(3)和(4)，低的多的電容值也可以。應該指出，由于泄漏和軟錯誤，更高的柵控二極管電容值具有穩(wěn)定單元電壓的優(yōu)勢，但更高的電容值要求更大的單元面積。因此2fF到8fF對于柵控二極管和讀取柵極的總電容是良好的值。
如果需要使用更高的總電容以便單元電壓穩(wěn)定性促進維持且降低軟錯誤，最好使用低電容比率Rc，其中Rc＝Cg_gd/CL。因為柵控二極管導通電容越高，柵控二極管就約要求更大的字線(WL)驅(qū)動器驅(qū)動。在這樣的情形中，使用較低的電容比率是高的總電容和驅(qū)動字線容易性之間的良好的平衡。通常，柵控二極管的導通電容應在4pF之下。對于寫入和讀取數(shù)據(jù)0，因為柵控二極管1330不能存儲任何電荷，不需要有功電流供應至柵控二極管1330的源極和柵極，這是柵控二極管1330用于節(jié)省有功功率和最小化位線和字線電壓波動的重要優(yōu)勢，因為平均50％的讀取和寫入的數(shù)據(jù)是0。
保持時間和用于寫入柵極的閾下泄漏控制柵控二極管存儲器單元1300的保持時間由從柵控二極管1330的柵極到硅主體，通過柵極隧穿到漏極，和經(jīng)寫入柵極1325源極-漏極及漏極-主體的閾下泄漏電流的總泄漏電流確定。單元(T_retention)的保持時間是通過當單元存儲數(shù)據(jù)1的高電壓時，其丟失一定量的電荷的時間確定的，該丟失的一定量的電荷是按照被總泄漏電流(I_leakage)所放電荷所造成的電壓下降確定的。如果保持時間被定義為高電壓丟失一定量V_drop，就是說，10％的存儲電荷，那么T_retentioin＝V_drop Cg_gd(ON)/I_leakage。
通常，如果T_retention被設定為10μs(微秒)，V_drop＝0.1V，Cg_gd(ON)＝2fF，和I_leakage＜V_dropCg_gd(ON)/T_retention＝0.1(2e-15)/10e-6＝2e-11＝20pA。
為了實現(xiàn)這樣的低泄漏電流，關于當前硅技術(shù)的狀態(tài)，所需的寫入柵極的閾值電壓約比常規(guī)閾值電壓裝置高30到40倍。閾值電壓斜率約為100mV每十個(/decade)，其等價于將負的約-0.4到-0.3V加在非選擇的存儲器單元的寫入柵極的柵極。而且，為了滿足柵極隧穿電流在泄漏要求之下，柵極氧化物厚度必須在25埃之上。
讀取操作和電壓提升方法當相應于數(shù)據(jù)1的電壓出現(xiàn)在柵控二極管1330的柵極，且該電壓高于柵控二極管1330的閾值電壓，電荷被存儲在柵極溝道的反轉(zhuǎn)層中。當相應于數(shù)據(jù)0的電壓出現(xiàn)在柵極，且該電壓低于柵控二極管1300的閾值電壓，沒有或很少電荷被存儲在柵極。柵控二極管的電容特征對柵極-源極電壓(Vgs)示于圖3A和3B中。如上所述，當Vgs低于閾值電壓時，電容可忽略，且當Vgs在閾值電壓之上，直接隨Vgs增加，并穩(wěn)定在最大值，該最大值在Vgs的某個值之上。當Vgs在閾值電壓之上時，一定量的電荷被存儲在柵控二極管中，且柵控二極管用作電容器。當Vgs在閾值電壓之下，柵控二極管1330的電容可忽略。
回頭參看圖11A，11B和11C，對于讀取操作，讀取字線(WLr)1335的電壓被提升以VB。當相應于數(shù)據(jù)0的電壓被施加至柵控二極管1330的柵極，因為電壓在閾值電壓之下，零電荷或可忽略的電荷被存儲在柵控二極管中，且柵控二極管1330兩邊的電容是柵極-源極邊緣和交疊的電容(C_gd(ON))。該電容相比較于導通電容(Cg_gd(ON))很小，且在柵極處包圍寄生電容(C_stray)。當WLr被提升，柵控二極管柵極處的電壓只有很小的增加，因為Cg_gd(OFF)非常小，并且耦合作用很小。數(shù)據(jù)0耦合作用來自由柵控二極管電容(如，幾乎為零)和負載電容(CL)形成的電壓分壓器，電容CL較大，例如10∶1。電容CL由柵控二極管1330柵極處的寄生電容組成，且連接導線和裝置的電容，在這種情形中是讀取柵極1345的柵極電容。因此，在柵極處用于讀取數(shù)據(jù)0的電壓增加非常小，為VB/10的量級。當數(shù)據(jù)1被存儲在存儲器單元1300中，有大量的電荷(Q_stored)被存儲在柵控二極管1330中，且柵控二極管兩邊的電容(C_gd(ON))較大。當WLr1335上的電壓電壓被提升，其與柵控二極管的源極電壓是同一個電壓，柵極處的電壓(Vg_gd)被提升至Vcell_f＝VB cc+Vcell_i，cc＝Cg_gd/(Cg_gd+CL)，其中cc是由柵控二極管電容和連接至柵控二極管1330的柵極的節(jié)點的負載電容形成的電壓反應器的耦合系數(shù)，Vcell_i是柵控二極管柵極處的初始單元電壓(Vcell)，Vcell_f是WLr1335的電壓被升高(所謂的“提升”)之后的單元電壓(Vcell)。
例如，Cg_gd(OFF)∶CL∶Cg_gd(ON)＝1∶10∶100，VB＝0.8V，VBLH＝0.4V，下表示出對于讀取數(shù)據(jù)0和數(shù)據(jù)1時的柵控二極管電壓增益，其中增益＝(1.13-0.08)/(0.4-0)＝2.63

這導致讀取數(shù)據(jù)0和讀取數(shù)據(jù)1之間的大的電壓差。實際上，在上面的例子中，約為2.6的電壓增益發(fā)生在存儲器電壓1300中。如果柵控二極管由電容器取代，讀取0和讀取1的電壓將分別為0.8V和1.2V，且沒有電壓增益(即，增益＝1)。
圖16示出存儲器部分1700，其包括3T1C存儲器電壓1300和感測放大器單元1710。感測放大器單元1710感測并于讀取操作過程中放大讀取位線(Blr)1310上的信號，并輸出至全局位線(global bitline)1711。在寫入操作過程中，感測放大器單元在全局位線1711上傳輸信號至寫入位線(Blw)1305，以便隨后寫入到柵控二極管存儲單元1330。圖17示出多個使用存儲器部分1700的示例性波形。這些特征將用在下面的說明中。
圖17示出具有3T1D存儲器單元1300的讀取操作的方法，其中電壓被提升以在讀取操作過程中放大單元電壓。圖16示出具有n型柵控二極管1330的存儲器電壓1300。示出了具有讀取位線(BLr)1310和寫入位線(BLw)1305的兩端口構(gòu)型，雖然示于圖17的方法應用至具有單個端口或具有兩個以上端口的存儲器單元1300。一個寫入字線(WLw)1320和一個連接到存儲器單元1300的讀取字線(WLr)1335。存儲器單元1300是3T1D存儲器單元，其包括柵控二極管(gd)1330，讀取柵極(rg)1345，寫入柵極(wg)1325和讀取選擇FET(rs)1340，如前面詳細說明。位線連接到感測放大器1710以便輸入/輸出，其通常在存儲器單元外部。讀取字線1310和寫入字線1305由字線驅(qū)動器(未示出)驅(qū)動，字線驅(qū)動器通常在存儲器單元外部。
寫入字線(WLw)1320的電壓是激活單元1330以便寫入的控制信號。字線1320的電壓通常在0伏特(V)(如，地)和電源電壓(如，VDD)之間，或優(yōu)選地，負電壓用來取代0伏特以降低沒有選擇的單元中的閾下泄漏電流。當WLw1320為高電平時，連接至其上的單元1330被激活用于寫入。讀取字線(WLr)1335的電壓是連接至柵控二極管(gd)1330的源極以便讀取操作的控制信號。讀取字線WLr1335被用于提升柵控二極管1330上的電壓，如前面所述。讀取字線上的電壓通常在0伏特和VB之間，即提升幅度。WLr1335的低電壓也可稍微為負以增強寫入到單元中的信號，從而補償柵控二極管的閾值電壓。寫入位線(BLw)1305的電壓是攜帶數(shù)據(jù)0(通常為低電壓，如0V或地電勢)或數(shù)據(jù)1(通常為高電壓，如VBLH)以寫入到單元的信號線。讀取位線(BLr)1310的電壓是攜帶由讀取單元中所存儲的數(shù)據(jù)而發(fā)生的信號的信號線。讀取位線1310通常對位線高電壓(VBLH)預充電且連接至用于信號感測和輸出的感測放大器。
WLr1335可用于控制讀取選擇FET(rs)1340的柵極，以在讀取操作過程中使能連接至位線1310的FET1340。有必要增加另一個可選控制線(WLrs)1350以控制讀取選擇FET(rs)1340的柵極，而非使用WLr，其控制柵控二極管1330的源極。當WLr1335為高電平時，存儲器單元1300被耦合到位線用于讀取，讀取是WLr1335所做的。當沒有選擇行時，WLrs1350將負的低電壓施加至FETs1340的柵極，而當陣列處在使用中，若非沒有選擇特定的行，這就降低了有功閾下泄漏電流。
圖17中的這些示例性的方法和操作涉及n型柵控二極管存儲器單元1300，且讀取位線被預充電至高電平HIGH(VBLH)。該方法根據(jù)p型柵控二極管和被預充電至低電平(地)的讀取位線，以互補的方式應用操作。P型操作的細節(jié)可為本領域的技術(shù)人員確定。
用于操作3T1D存儲器單元1300的讀取升壓方法說明于圖17。圖17的右邊部分，示出6個電壓對時間的曲線圖以說明操作。第一個曲線是寫入字線(WLw)1320的電壓。第二個曲線是讀取字線(WLr1335或WLrs1350)的電壓。第三個曲線存儲單元(Vcell)的電壓。第四個曲線是寫入位線(WLw)1305的電壓。第五個曲線是讀取位線(WLr)1310的電壓。第六個曲線是感測放大器輸出1711的電壓。數(shù)據(jù)0和數(shù)據(jù)1都被示出，且數(shù)據(jù)0和數(shù)據(jù)1的寫入和讀取也作了圖示。
首先，示出了(非提升的)“寫入”操作。寫入字線被激活至高電平，且寫入位線上的數(shù)據(jù)(要么數(shù)據(jù)1要么數(shù)據(jù)0)經(jīng)寫入柵極被寫入到柵控二極管1330。對于沒有選擇的單元，柵極通過其它WLw1320連接到負電壓以降低閾值泄漏電流。
對于讀取字線WLr1335，作為選擇，可在寫入操作時施加小的負電壓至讀取字線。小的負電壓具有降低柵控二極管的閾值電壓的作用，其源極連接到讀取字線1335，以增強信號，或?qū)懭氲絾卧械碾姾伞?br> 其次，示出“讀取”操作。連接至柵控二極管1330的源極的讀取字線(WLr)1335被激活。電壓被升高以VB至更高以提升柵控二極管1330上的電壓，如前面所述。如果單元1300存儲數(shù)據(jù)0，柵控二極管1330的柵極處的單元電壓為GND。單元電壓保持為GND，因為有少量電荷在柵控二極管1330中。為GND的單元電壓出現(xiàn)在讀取柵極(rg)1345的柵極。單元電壓在讀取柵極1345的閾值電壓之下，因此讀取柵極保持斷開，且只有可忽略的電流通過讀取柵極1345。位線電壓保持不變，且停留在高電平，即預充的電壓(VBLH)。如果單元存儲數(shù)據(jù)1，單元電壓在提升之前為VBLH。在提升電壓之后，柵控二極管1330的柵極處電壓被升高以“sVB”，其中s是如前面在柵控二極管操作中所述的耦合系數(shù)。讀取幅度為(VBLH+sVB)的1信號，實現(xiàn)顯著的電壓增益并強烈地導通讀取柵極(rg)1345，因為FET(rs)1340是導通的，形成足夠大的電流以放電位線1310。位線1310電壓向地電勢(GND)下降，時間常數(shù)由位線1310的RC和讀取柵極電流確定。對于讀取數(shù)據(jù)0，讀取柵極保持關斷，且位線波長為高電平。在相應于數(shù)據(jù)0(如，位線電壓保持為高電平)或數(shù)據(jù)1(如，位線電壓降低)的位線信號形成于位線1310中后，感測放大器被激活，并輸出相應的信號于全局位線1711?？墒褂脝味烁袦y放大器，如單端柵控二極管感測放大器。
寫入操作和電壓提升的方法圖18示出一種方法和3T1D存儲器單元1300的寫入方法，在寫入操作過程中用電壓提升放大單元電壓。圖16示出具有n型柵控二極管1330的存儲器單元。關于存儲器單元的信號和控制的細節(jié)前面作了說明。
寫入字線(WLw)1320的電壓是控制信號以激活單元用于寫入。其電壓在0伏特(GND)和電源電壓(VDD)之間，或優(yōu)選地，負電壓被用來取代0伏特以降低沒有被選擇的這些單元1300中的閾下電流泄漏。當WLw1320為高電平時，連接至其的單元1300被激活以便寫入。寫入位線(BLw)1305的電壓是攜帶數(shù)據(jù)0或1以寫入到單元中的信號線。讀取位線(BLr)1310被預充電至位線高電壓(VBLH)，且連接至感測放大器以便信號感測和輸出。WLr1335可用于控制讀取選擇FET(rs)1340的柵極，以于讀取操作過程中耦合FET1340至位線1310。如前面所述，有必要增加另一個可選控制線(WLrs)1350以控制讀取選擇FET(rs)1340的柵極，而非使用WLr1335，其控制柵控二極管1330的源極。當WLrs1350為高電平時，存儲器單元1300被耦合到位線1310以便讀取，如WLr1335那樣。WLrs1350具有負的低電壓，其通常于行沒有被選擇時施加至FETs1340的柵極，因為若非沒有選擇特定的行，陣列被使用中時，這樣就降低有功閾下電流泄漏。
和讀取操作(圖17)相比較，具有提升電壓的寫入操作方法(圖18)中控制信號的使用有輕微差別。連接第二個額外的寫入字線(WLw2)以驅(qū)動柵控二極管的源極，而非使用Wlr(如，WLw2和WLr1335是同一個線，但WLw2和WLr的使用不同)。寫入字線WLw2用于提升并放大存儲在柵控二極管存儲器單元1300中的電壓，以便更強的信號存儲在單元中。所存儲的更高的電壓增強用于更長的數(shù)據(jù)保持質(zhì)量和對由于輻射導致的軟錯誤的免疫性的電壓穩(wěn)定性。
圖18中的示例性方法和操作涉及n型柵控二極管存儲器單元，且讀取位線1310被預充至高電平(VBLH)。該方法根據(jù)p型柵控二極管和預充至低電平LOW(GND)的讀取位線施加，并以互補的方式操作，且這樣的操作能夠由本領域的技術(shù)人員確定。
操作3T1D存儲器單元1300的寫入提升方法被說明。在寫入操作過程中，寫入字線WLw2 1335在周期開始時被降低以VB的幅度。寫入位線(WLw)1320上的相應于數(shù)據(jù)0或數(shù)據(jù)1的電壓被寫入到柵控二極管1330的柵極。寫入到單元的電壓要么對于數(shù)據(jù)0為0伏特，要么對于數(shù)據(jù)1為VBLH。然后寫入字線WLw2被提升以VB至更高，因此其電壓回到前一個寫入周期。作為WLw2中電壓升高的結(jié)果，在柵控二極管1330的柵極處存儲在單元中的電壓被提升以“sVB”至更高。單元最終的電壓約為(VBLH+sVB)。當與寫入柵極的源極電壓相同的柵控二極管的柵極電壓被升高時，寫入柵極1320自我關斷，因為源極電壓在其柵極電壓加閾值之上。這樣的電壓升高不導致有功電流進入位線1305或干擾位線1305，因為寫入柵極是關斷的。如果數(shù)據(jù)是0，在柵控二極管存儲器單元1300中有少量電荷，單元中的電壓保持在地電勢，且寫入柵極1320保持為導通。而且，沒有有功電流流過寫入柵極，這對低功率操作是附加的。
在寫入操作之后，存儲在柵控二極管存儲器單元1300中的電壓比周期開始時寫入單元的初始電壓(VBLH)高的多。電壓增益機理和增益的量前面作了詳細說明。當這樣的電壓用于寫入到存儲器單元1300時。在寫入操作過程中電壓提升的優(yōu)點是位線有功電流和功率比施加高電壓至位線小的多(通常約為50％)。在寫入操作過程中，電壓增益是用該方法和單元結(jié)構(gòu)實現(xiàn)的，其將該存儲器單元1300及其使用方法與其它DRAM，SRAM和增益單元區(qū)別開。通常約超過位線電壓(VBLH)兩倍的，施加到單元上的更高的寫入電壓， 增強單元電壓的穩(wěn)定性，數(shù)據(jù)保持和對由于輻射導致的軟錯誤的免疫力。
在讀取操作過程中，當讀取字線WLr1340被激活。用于數(shù)據(jù)1的強單元電壓強烈導通讀取柵極1345。由于讀取選擇FET(rs)1340是導通的，形成足夠大的電流以將位線1310放電。位線電壓向地電勢降低，時間常數(shù)由位線1310的RC和讀取柵極電流確定。為了讀取數(shù)據(jù)0，讀取柵極保持關斷，且位線停留在高電平。在相應于數(shù)據(jù)0(如，位線電壓停留在高電平)或數(shù)據(jù)1(如，位線電壓降低)的位線信號形成于位線1310上后，感測放大器被激活，且輸出相應的信號于全局位線1711上。
3T1D存儲器單元結(jié)構(gòu)1.柵控二極管的平面實現(xiàn)柵控二極管存儲器單元可以其最簡單的“半”FET形式實現(xiàn)，其中只連接至柵極和源極，如本公開前面詳細說明。對于平面柵控二極管，非常小或零Vt裝置是有益的(Vt_gd～0)以當數(shù)據(jù)1寫入單元時獲得單元中數(shù)據(jù)1的電壓一樣高的電壓?？蛇x擇低度的摻雜劑或耗盡的n型FET用于柵控二極管。圖19示出使用n型柵控二極管的塊狀硅中實現(xiàn)的示例性3T1D存儲器單元1900。
3T1D存儲器單元1900包括一個或多個位線1905，地1910，接地金屬連接1911和1912，并具有將每2個單元到每16個單元和位線并聯(lián)的全局接地線(圖中，接地線示于位線后面)，讀取位線(BLr)1915及其金屬連接1916和1917，寫入字線(WLw)1920及其金屬連接1921，寫入位線(BLw)1925及其金屬連接1926和1927，漏極擴散區(qū)域1975，柵極1978，柵極絕緣體1983，源極擴散區(qū)域1970，MCBar金屬連接1991，淺溝槽絕緣(STI)區(qū)域1965，多晶硅柵極1994，具有金屬連接1933和1940的讀取字線(WLr)1945，STI區(qū)域1950和1953，p阱1992，可選n型絕緣帶1955，p型襯底1960和絕緣層1930。柵控二極管1904是由柵極1904和柵極絕緣體1990及源極(未示出)形成的。柵控二極管1904的源極通過金屬連接1933耦合到WLr1945。p阱1992將柵極絕緣體1990和柵極絕緣體1993分開。通常，p阱1992從柵極1994填有多晶硅。
寫入FET1901是通過柵極1978，柵極絕緣體1983，和源極/漏極擴散區(qū)域1970，1975形成的，并通過金屬連接而連接到WLw線1920。讀取選擇FET1902在柵極1994前面形成，而讀取FET1903形成于柵極1994的后面。讀取選擇FET1902的源極(未示出)連接到讀取FET1903(示于柵極1994的后面)的漏極(未示出)。讀取選擇FET1902的漏極(未示出)在柵極1904的前面，且用于讀取選擇FET1902的FET溝道(未示出)在頁面內(nèi)。讀取FET1903的源極(未示出)連接到地線1910(柵極1994的后面)并通過金屬連接1912。讀取FET1903的柵極(未示出)在柵極1994的后面且FET溝道(未示出)在頁面內(nèi)。MCBar1991連接源極擴散區(qū)域1970至讀取FET1903的柵極。柵極1983，柵極1994，和用于讀取FET1903和讀取選擇FET的柵極(未示出)通常由多晶硅制成，其被重攙雜(如，N+)。在這個例子中，寫入字線WLr1933和控制線WLrs1940被組合到一起。
如圖19所示，源極擴散區(qū)域1975是作為柵控二極管存儲器單元的寫入柵極的一部分形成的，且可在兩個柵控二極管存儲器單元(如，由柵極1978，柵極絕緣體1983，源極擴散區(qū)域1975，等形成的柵控二極管存儲器單元的一個寫入柵極；由柵極2521，柵極絕緣體2583，源極擴散區(qū)域1975，寫入字線2520，金屬連接2527，和漏極擴散區(qū)域2570形成的另一個柵控二極管存儲器單元的另一個寫入柵極)的寫入柵極之間共享。該結(jié)構(gòu)使能兩個鄰近的柵控二極管存儲器單元，該兩個鄰近的柵控二極管存儲器單元彼此鄰近安排以便共享源極擴散區(qū)域1975，該源極擴散區(qū)域1975可耦合到同一個位線(BLw)以便進一步降低硅面積。
圖20示出在SOI中用n型柵控二極管實現(xiàn)的3T1D存儲器單元。3T1D存儲器單元2000包括上面示于圖20中的結(jié)構(gòu)，但形成于絕緣體2060上。
2.柵控二極管的溝槽的實現(xiàn)圖21示出示例性3T1D柵控二極管存儲器單元2100，其包括上面示于圖19中的結(jié)構(gòu)。此外，柵控二極管存儲器單元2100具有以淺溝槽形式實現(xiàn)的柵控二極管1904，其中柵極由圓柱形多晶硅溝槽2110形成，該多晶硅溝槽由薄氧化物2190包圍，而該薄氧化物與其下的硅1950分開。應該理解，多晶硅溝槽可具有任何橫截面形狀，且不局限于示例性的圓柱形實施例。硅表面上鄰近多晶硅溝槽的一個區(qū)域被正性攙雜以形成柵控二極管的源極擴散區(qū)域，且多晶硅溝槽是柵極。該實施具有用于柵控二極管的表面面積小的優(yōu)勢，且可產(chǎn)生較大的電容(Cg_gd)以操作深束縛的電荷轉(zhuǎn)移區(qū)域(Rc＞10-100)，以便促進數(shù)據(jù)保持和防止軟錯率(SER)。這要求頂尖的平面技術(shù)的技術(shù)發(fā)展，和常規(guī)平面硅技術(shù)之外的用于內(nèi)嵌式存儲器的額外的加工步驟。
圖22示出用在圖21中的溝槽柵控二極管結(jié)構(gòu)的橫截面視圖。有另一個由圓柱形多晶硅溝槽2210形成的柵極，該圓柱形多晶硅溝槽由薄氧化物2290包圍，而該薄氧化物和其下的硅1950分開。源極擴散區(qū)域2220是作為柵控二極管的一部分形成的，且在兩個柵控二極管(一個由柵極1994，柵極絕緣體2190和1990，多晶硅溝槽2110，和源極擴散區(qū)域2220；另一個由柵極2294，柵極絕緣體2290和2291，多晶硅溝槽2210，和源極擴散區(qū)域2220)之間共享。STI區(qū)域2230和2240將柵控二極管和半導體上的其它裝置分開。在這個例子中，“柵極”包括覆帽部分1994和溝槽部分2110。圖22中的結(jié)構(gòu)使得兩個鄰近的柵控二極管存儲器單元通過共享源極擴散區(qū)域而彼此鄰近實施成為可能，該源極擴散區(qū)域可耦合到同一個字線(WLr)以便進一步降低硅面積。
圖19-22中，使用典型技術(shù)的第二金屬(M2)，位線和地線平行布線。使用典型技術(shù)的第一金屬(M1)，字線和位線正交布線。要么單個端口，其中一個位線被用于讀取和寫入，要么雙端口存儲器單元可以所示的結(jié)構(gòu)實現(xiàn)。金屬線M1和M2，和所示的金屬連接是示例性的布置，且所示的三晶體管和柵控二極管的較低級的硅結(jié)構(gòu)是示例性的布置，以說明用于平面塊狀硅和SOI上3T1D存儲器單元的操作的基本原理，溝槽硅技術(shù)，3T1D的其它結(jié)構(gòu)，如本領域技術(shù)人員可以設計的p型裝置或拓撲上等價的結(jié)構(gòu)。
3T1D柵控二極管存儲器陣列圖23示出多個柵控二極管存儲器單元2310-11通過2310-NM將單元兩維地安置而形成，寫入字線(耦合至驅(qū)動器2320-1A到2320-NA)和讀取字線(耦合至驅(qū)動器2320-1B到2320-NB)在一個方向上平行布線，如水平方向，寫入位線2330-1到2330-M，讀取位線2340-1到2340-M和接地線2350-M/2正交地布線，如垂直地。位線和字線的交叉點定義存儲器單元的位置，或數(shù)據(jù)存儲位。此外，使用寫入位線驅(qū)動器2350-1到2350-M和讀取位線感測放大器2360-1和2360-M。應該注意圖中“BLPC”意味著位線預充電，如讀取位線2340通常在讀取操作過程中預充電，且“SA”代表用于在讀取操作過程中探測讀取位線(BLr)上信號的感測放大器。
圖24示出當寫入升壓使用時的同一陣列結(jié)構(gòu)。一個額外的字線(WLw2)2420-1C到2420-NC被加到各行，并連接到柵控二極管的源極，以在寫入操作過程中提供電壓提升。在該操作方法下，字線控制信號WLw2 2420-XC，X＝1，…，N取代其它的控制信號連接到柵控二極管的源極。此外，WLrs線/驅(qū)動器2420-1B到2420—NB被耦合到讀取選擇FETs的柵極，而WLw線/驅(qū)動器2320-1A到2320-NA被耦合到寫入FETs。
圖25示出圖23中的陣列，其中只有接地線2350-1到2350-M/8被每如此多個位(該例子中為8位)共享。接地線局部地連接到8個存儲器單元組的各個組(水平地示出)，然后連接到全局接地線，該全局地線與位線平行。
圖23-25中，讀取和寫入位線可分開作為不同的位線，一個用于單元每列的讀取一個用于單元每列的寫入，其允許雙端口讀取/寫入操作。在雙端口操作中，讀取和寫入操作可交疊至一定程度，以實現(xiàn)更高的讀取/寫入數(shù)據(jù)吞吐率，或較短的讀取/寫入周期時間。讀取/寫入位線也可為單元的每列組合成單個位線，這是單端口讀取/寫入操作。在單端口操作中，讀取和寫入操作不能交疊。對于雙端口存儲器單元，有兩個位線和兩個字線通過存儲器單元的單個位，而對于單端口的情形，則有一個位線和一個位線。
每個水平讀取和寫入字線驅(qū)動許多存儲器單元(通常對于較小高速陣列為64到256個，且在某些情形對于非常高密度的陣列為1204個)，且通常每個位線(讀取/寫入)垂直布線并連接到128-256個單元。水平字線和垂直位線形成存儲器陣列。因為字線和位線是長線路，所以必須設計適當?shù)淖志€驅(qū)動器以處理字線加載和R，C延遲，而且適當?shù)脑O計應能夠提供足夠電流以在讀取，寫入操作過程中驅(qū)動位線，從而實現(xiàn)時序目標。
每個位線連接到單端感測放大器?？墒褂檬纠缘幕跂趴囟O管的高速感測放大器，如Luk等的標題為AMPLIFIERS USINGGATED DIODES的美國專利，專利號為XX/XXX,XXX，其與本申請于同一日申請，其公開的內(nèi)容以參考的方式并入此處。寫入操作，感測放大器分別為數(shù)據(jù)0和數(shù)據(jù)1寫入電壓0伏特和VBLH至存儲器單元1300。在讀取操作之前，每個位線被預充至BVLH。在互補操作模式的情形中，其中使用p型柵控二極管1330，位線被預充至地電勢。對于n型柵控二極管，在讀取操作的過程中，對于數(shù)據(jù)0，位線停留在高電平(VBLH)，因此感測放大器不切換。當讀取數(shù)據(jù)1時，位線電壓預充至地電勢，在信號形成于位線上的一定時間間隔后，信號放大器被激活，其探測位線信號，要么是相應于數(shù)據(jù)0的值，要么是相應于數(shù)據(jù)1的值被輸出。
對于連接到這些沒有被選擇的存儲器單元的寫入字線，負電壓(VWLL)可施加到字線，以便這些沒有被選擇來讀取或?qū)懭氩僮鞯膶懭霒艠O1325具有負的柵極電壓，且因此負的柵極-源極電壓(Vgs)，(比閾值電壓低幾十倍(a few decades lower))從而降低寫入柵極1345的閾下電流，因此增加單元的保持。
對于讀取字線WLr1335，可在寫入操作過程中施加小的負電壓至讀取字線。這具有降低柵控二極管1330的閾值電壓的作用，該柵控二極管的源極連接至讀取字線1310，以便增強寫入到單元中的信號或電荷。
關于當前技術(shù)狀態(tài)，電源電壓VDD約為0.8到1.2，且在傳統(tǒng)DRAM和SRAM中，增益單元，位線電壓和擺幅和VDD密切相關。由于用于柵控二極管存儲器單元1300的讀取和寫入電壓提升方法，需要約半VDD電壓施加到單元上，因此降低了功率和耦合噪聲。因此通常，VBLH是0.4到0.5V。存儲器單元1300的電壓提升和電壓增益特性能夠在寫入或讀取過程中增強單元信號以實現(xiàn)更大的信噪容限，比傳統(tǒng)存儲器單元更快的單元速度。降低位線電壓至約一半將降低有功功率約50％。
而且，由于位線電壓比傳統(tǒng)存儲器位線電壓低，字線電壓可以低的多，因為將較高的電壓寫入到單元中時字線升壓是不必要的。所用的字線電壓(VWLH)通常和VDD是相同的，和傳統(tǒng)DRAM中所需的高的多(約高50-75％)的字線電壓相比。這簡化了字線電壓方案，極大地降低位線驅(qū)動器的復雜性和用于字線驅(qū)動器的有功功率。在用于柵控二極管存儲器單元的字線驅(qū)動器中有顯著的面積節(jié)省，因此實現(xiàn)更好的陣列效率。
對于n型柵控二極管存儲器單元，位線被預充至VBLH，且位線上電壓擺幅通常在0V(GND)和VBLH之間，因此其約為傳統(tǒng)DRAM，SRAM和增益單元的一半。這導致較低的有功功率，刷新功率(refreshpower)，較低的位線開關噪聲。
而且，在電壓提升過程中，當數(shù)據(jù)0寫入和讀取時，沒有有功電流，因為沒有電荷存儲在柵控二極管存儲器單元中。這些優(yōu)勢和使用傳統(tǒng)電容器的其它電壓提升方法區(qū)分開來。在讀取操作過程中，具有數(shù)據(jù)0的位線保持在VBLH處的高電平，提供屏蔽作用以降低位線中的開關耦合噪聲。
接地線(GND)和讀取及寫入位線平行布線。其提供屏蔽作用以在讀取和寫入操作過程中降低位線中開關噪聲耦合。而且，接地線是這樣構(gòu)造的，以便讀取操作過程中，位線到地線的電流是跨陣列的位分布的。
圖26示出兩個曲線圖，其示出3T1D柵控二極管存儲器單元的不同波形。頂部的曲線示出寫入字線，WLw，的波形和讀取字線，WLr，的波形。此外，用于讀取位線的相應的單元電壓和波形，BLr，和寫入位線，BLw，也被示出。從單元電壓的波形(示于圖26中的頂部曲線)，單元電壓凸顯3T1D存儲器單元的關鍵特征，也就是在讀取操作過程中存儲器單元的電壓增益。單元電壓波形示出所存儲的數(shù)據(jù)1和數(shù)據(jù)0之間的約0.5V的電壓差，當被讀取時，數(shù)據(jù)1和數(shù)據(jù)0之間的電壓差上升至約1.3V，因此實現(xiàn)電壓增益約為2.6。底部曲線示出感測放大器(SA)的輸出。如可從圖26上看到的那樣，當讀取數(shù)據(jù)1時，單元電壓被提升，且當讀取數(shù)據(jù)1時，位線起始于高電壓，但終止于較低的電壓。當讀取數(shù)據(jù)1時，SA輸出變成高電壓。在數(shù)據(jù)0的讀取過程中，單元電壓只經(jīng)歷小量的增加。SA輸出保持低電壓。
可以理解，此處所示和所說明的實施例和變化只是本發(fā)明的說明性，且本領域的技術(shù)人員在不偏離本方面的范圍和精神下可實施多種變化。
權(quán)利要求
1.一種存儲器單元，其經(jīng)配置以耦合至第一控制線，至少一個第二控制線和至少一個位線以便選擇性地存取存儲器單元，所述存儲器單元包括寫入開關，其具有控制端和第一及第二端，所述寫入開關的第一端耦合到至少一個位線，所述寫入開關的所述控制端耦合到所述第一控制線；兩端半導體裝置，其具有第一和第二輸入端，所述兩端半導體裝置的第一輸入端耦合至所述寫入開關的所述第二端，且所述兩端半導體裝置的第二輸入端耦合至至少一個第二控制線，其中所述兩端半導體裝置適于當所述第一輸入端相對所述第二輸入端的電壓在一個閾值電壓之上時具有電容，且適于當所述第一輸入端相對第二輸入端的電壓低于該閾值電壓時具有較低的電容；讀取選擇開關，其具有控制端和第一及第二端，讀取選擇開關的控制端耦合至至少一個第二控制線，所述讀取選擇開關的第一端耦合至至少一個位線；以及讀取開關，其具有控制端和第一及第二端，所述讀取開關的所述控制端耦合至兩端半導體裝置的所述第一輸入端且耦合至所述寫入開關的所述第二端，所述讀取開關的所述第一端耦合至讀取選擇柵極的第二端，且所述讀取開關的第二端耦合至地。
2.如權(quán)利要求1所述的存儲器單元，其中所述兩端半導體裝置包括柵控二極管，其具有柵極輸入和源極輸入，所述柵極輸入是所述兩端半導體裝置的所述第一輸入端，且所述源極輸入是所述兩端半導體裝置的所述第二輸入端。
3.如權(quán)利要求2所述的存儲器單元，其中所述柵控二極管包括形成于柵極和阱之間的絕緣體，源極擴散區(qū)域，和淺溝槽絕緣區(qū)域，源極擴散區(qū)域毗鄰所述絕緣體和柵極的一側(cè)并與之交疊，淺溝槽絕緣區(qū)域毗鄰所述絕緣體和柵極的另一側(cè)，其中柵控二極管的所述源極輸入被耦合至源極擴散區(qū)域且所述柵控二極管的柵極輸入被耦合至所述柵極。
4.權(quán)利要求2所述的存儲器單元，其中所述柵控二極管包括形成于柵極和阱之間的絕緣體，第一源極/漏極擴散區(qū)域，其和所述絕緣體和柵極的一側(cè)毗鄰和交疊，第二源極/漏極擴散區(qū)域，其和所述絕緣體和柵極的另一側(cè)毗鄰和交疊，和電耦合所述第一和第二源極/漏極擴散區(qū)域的互連，其中所述柵控二極管的源極輸入被耦合到所述第一源極/漏極擴散區(qū)域且所述柵控二極管的柵極輸入被耦合到柵極。
5.如權(quán)利要求2所述的存儲器單元，其中所述柵控二極管包括形成于阱和柵極之間的絕緣體，該柵極包括溝槽，且所述柵控二極管包括源極擴散區(qū)域，其毗鄰至少一部分絕緣體，其中所述柵控二極管的源極輸入被耦合到源極擴散區(qū)域，且所述柵控二極管的柵極輸入被耦合到所述柵極。
6.如權(quán)利要求2所述的存儲器單元，其中所述柵控二極管是n型柵控二極管。
7.如權(quán)利要求2所述的存儲器單元，其中所述柵控二極管是p型柵控二極管。
8.如權(quán)利要求1所述的存儲器單元，其中所述兩端半導體裝置包括柵控二極管，該柵控二極管具有阱，其中所述閾值電壓可通過修改所述柵控二極管的阱中摻雜劑濃度而修改。
9.如權(quán)利要求1所述的存儲器單元，其中所述寫入開關，讀取選擇開關和讀取開關是場效應晶體管(FETs)，每個FET具有柵極和兩個源極/漏極擴散區(qū)域，耦合到各個控制端的各個柵極，各個源極/漏極擴散區(qū)域中的每一個耦合到各個第一或第二端中的一個。
10.如權(quán)利要求9所述的存儲器單元，其中所述寫入開關，讀取選擇開關，讀取開關和柵控二極管是n型FETs。
11.如權(quán)利要求9所述的存儲器單元，其中述寫入開關，讀取選擇開關，讀取開關和柵控二極管是p型FETs。
12.一種存儲器陣列，其包括多個第一控制線；多個第二控制線；多個位線；多個接地線；和一組存儲器單元，每個所述存儲器單元包括具有控制端和第一及第二端的寫入開關，所述寫入開關的第一端耦合到至少一個位線，所述寫入開關的控制端耦合到一個第一控制線；兩端半導體裝置，其具有第一和第二輸入端，所述兩端半導體裝置的所述第一輸入端耦合到所述寫入開關的第二端，和所述兩端半導體裝置的第二輸入端耦合到至少一個第二控制線，其中所述兩端半導體裝置適于當?shù)谝惠斎攵讼鄬Φ诙斎攵说碾妷涸陂撝惦妷褐蠒r具有電容，且當?shù)谝惠斎攵讼鄬Φ诙斎攵说碾妷涸陂撝惦妷褐聲r具有較低的電容；讀取選擇開關，其具有控制端和第一及第二端，所述讀取選擇開關的該控制端耦合到至少一個第二控制線，所述讀取選擇開關的該第一端耦合到至少一個位線；以及讀取開關，其具有控制端和第一及第二端，所述讀取開關的該控制端耦合到兩端半導體裝置的第一輸入端并耦合到所述寫入開關的第二端，所述讀取開關的第一端耦合到所述讀取選擇柵極的第二端，且所述讀取開關的第二端耦合到接地線。
13.如權(quán)利要求12所述的存儲器單元，其中多個位線包括多個讀取位線和多個寫入位線，其中一個給定的讀取位線為一個存儲器單元子集耦合到所述讀取選擇開關的第一端，和一個給定的寫入位線為該存儲器單元子集耦合到所述寫入開關的第一端。
14.如權(quán)利要求12所述的存儲器單元，其中所述多個位線包括多個單個位線，每個所述單個位線為存儲器單元子集耦合到所述讀取選擇開關的第一端，并為該存儲器單元子集耦合到寫入開關的第一端。
15.如權(quán)利要求12所述的存儲器單元，其中所述多個第二控制線是多個單個第二控制線，每個所述單個第二控制線耦合到所述存儲器單元的子集。
16.如權(quán)利要求12所述的存儲器單元，其中所述多個第二控制線包括多個讀取選擇控制線和多個第二寫入控制線，其中給定的讀取選擇控制線為存儲器單元子集耦合到所述讀取選擇開關的所述控制端，給定的第二寫入控制線為該存儲器單元子集耦合到所述柵控二極管的第二端。
17.如權(quán)利要求12所述的存儲器單元，其中所述陣列包括行和列，其中給定列中每兩個存儲器單元的子集共享一個給定的接地線，且其中每兩列有至少一個接地線。
18.如權(quán)利要求12所述的存儲器單元，其中所述陣列包括行和列，其中給定多個列中每個存儲器單元的子集共享一個給定的接地線，且其中多個列共享一個接地線。
19.如權(quán)利要求12所述的存儲器單元，其中所述兩端半導體裝置包括具有柵極輸入和源極輸入的柵控二極管，所述柵極輸入是兩端半導體裝置的第一輸入端，而源極輸入是所述兩端半導體裝置的第二輸入端。
20.如權(quán)利要求19所述的存儲器單元，其中所述柵控二極管包括形成于柵極和阱之間的絕緣體，與所述絕緣體和柵極的以側(cè)毗鄰并交疊的源極擴散區(qū)域，與所述絕緣體及柵極的另一側(cè)毗鄰并交疊的淺溝槽絕緣區(qū)域，其中所述柵控二極管源極輸入被耦合到源極擴散區(qū)域，且所述柵控二極管的柵極輸入被耦合到所述柵極。
21.如權(quán)利要求19所述的存儲器單元，其中所述柵控二極管包括形成于柵極和阱之間的絕緣體，和所述絕緣體及柵極一側(cè)毗鄰并交疊的第一源極/漏極擴散區(qū)域，和所述絕緣體及柵極另一側(cè)毗鄰并交疊的第二源極/漏極擴散區(qū)域，以及電耦合第一和第二源極/漏極擴散區(qū)域的互連，其中所述柵控二極管的所述源極輸入被耦合到所述第一源極/漏極擴散區(qū)域，且所述柵控二極管的柵極輸入被耦合到所述柵極。
22.如權(quán)利要求19所述的存儲器單元，其中所述柵控二極管包括形成于阱和柵極之間的絕緣體，該柵極包括溝槽，且該柵控二極管包括源極擴散區(qū)域，其至少毗鄰絕緣體的一部分，其中所述柵控二極管的所述源極輸入被耦合到源極擴散區(qū)域，且所述柵控二極管的柵極輸入被耦合到所述柵極。
23.如權(quán)利要求19所述的存儲器單元，其中所述柵控二極管是n型柵控二極管。
24.如權(quán)利要求19所述的存儲器單元，其中所述柵控二極管是p型柵控二極管。
25.一種用于存取給定存儲器單元的方法，該存儲器單元經(jīng)配置以耦合到第一控制線，至少一個第二控制線和至少一個位線，該方法包括以下步驟將至少一個第二控制線上的電壓從第一電壓修改為第二電壓，該至少一個第二控制線被耦合到多個存儲器單元的給定存儲器單元，所述給定存儲器單元包括寫入開關，其具有控制端和第一及第二端，所述寫入開關的所述第一端被耦合到至少一個位線，所述寫入開關的所述控制端被耦合到所述第一控制線；兩端半導體裝置，其具有第一和第二輸入端，所述兩端半導體裝置的所述第一輸入端被耦合到所述寫入開關的所述第二端，且所述兩端半導體裝置的所述第二輸入端被耦合到至少一個第二控制線，其中所述兩端半導體裝置適于當所述第一輸入端相對所述第二輸入端的電壓在閾值電壓之上時具有電容，且當所述第一輸入端相對所述第二輸入端的電壓低于閾值電壓時具有較低的電容；讀取選擇開關，其具有控制端和第一及第二端，所述讀取選擇開關的所述控制端被耦合到至少一個第二控制線，所述讀取選擇開關的所述第一端被耦合到至少一個位線；以及讀取開關，其具有控制端和第一及第二端，所述讀取開關的該控制端耦合到兩端半導體裝置的第一輸入端并耦合到所述寫入開關的第二端，所述讀取開關的第一端耦合到所述讀取選擇柵極的第二端，且所述讀取開關的第二端耦合到接地線。返回至少一個第二控制線上的電壓至所述第一電壓。
26.如權(quán)利要求25所述的方法，其中所述方法是用于讀取所述給定存儲器單元的方法，該方法進一步包括以下步驟確定相應于至少一個位線狀態(tài)的數(shù)據(jù)值。
27.如權(quán)利要求26所述的方法，其中所述方法進一步包括將所述至少一個位線充電至預定電壓的步驟；確定相應于所述至少一個位線狀態(tài)的數(shù)據(jù)值的步驟進一步包括確定所述至少一個位線狀態(tài)的改變，由此，沒有狀態(tài)改變被賦予第一數(shù)據(jù)值，而狀態(tài)改變被賦予第二數(shù)據(jù)值。
28.如權(quán)利要求26所述的方法，其中所述至少一個控制線是單個控制線。
29.如權(quán)利要求29所述的方法，其中所述第一電壓是預定的低電壓，而所述第二電壓是預定的高電壓。
30.如權(quán)利要求25所述的方法，其中所述至少一個控制線包括寫入控制線和讀取選擇控制線。
31.如權(quán)利要求30所述的方法，其中所述修改步驟進一步包括以下步驟通過從預定低電壓升高電壓至預定高電壓而修改寫入控制線；和通過從預定低電壓升高電壓至預定高電壓而修改讀取選擇控制線。
32.如權(quán)利要求30所述的方法，其中所述方法進一步包括將信號加載到所述至少一個信號線上的步驟；所述修改步驟進一步包括以下步驟將所述寫入控制線上的電壓從預定高電壓降低至預定低電壓；和將所述寫入控制線上的電壓從預定低電壓升高至預定高電壓；該方法進一步包括從所述至少一個信號線上移去信號的步驟，所述移去信號的步驟執(zhí)行于所述降低電壓的步驟之后。
33.一種半導體，其包括至少一個半導體存儲器裝置，所述至少一個半導體存儲器裝置經(jīng)配置被耦合到第一控制線，至少一個第二控制線和至少一個位線用于選擇性存取所述至少一個半導體存儲器裝置，所述至少一個半導體存儲器裝置包括寫入晶體管，其包括形成于柵極和阱之間的絕緣體，和形成于所述柵極側(cè)的第一及第二源極/漏極擴散區(qū)域，所述寫入晶體管的所述第一源極/漏極擴散區(qū)域耦合到至少一個位線，所述寫入晶體管的柵極被耦合到所述第一控制線；兩端半導體裝置，其包括至少一個形成于柵極和阱之間的柵控二極管絕緣體，所述柵極和毗鄰至少柵控二極管絕緣體一部分的源極擴散區(qū)域，所述兩端半導體裝置的柵極被耦合到所述寫入開關的所述第二源極/漏極擴散區(qū)域，且所述兩端半導體裝置的所述源極擴散區(qū)域被耦合到至少一個第二控制線；讀取選擇晶體管，其包括形成于柵極和阱之間的絕緣體，所述柵極，和形成于所述柵極側(cè)的第一和第二源極/漏極擴散區(qū)域，所述讀取選擇開關的所述柵極被耦合到至少一個第二控制線，所述讀取選擇晶體管的所述第一源極/漏極擴散區(qū)域被耦合到所述至少一個位線；以及讀取晶體管，其包括形成于柵極和阱之間的絕緣體，所述柵極，和形成于所述柵極側(cè)的第一和第二源極/漏極擴散區(qū)域的，所述讀取晶體管的柵極被耦合到所述柵控二極管的所述第一端，并耦合到所述寫入晶體管的所述第二源極/漏極擴散區(qū)域，所述讀取晶體管的所述第一源極/漏極擴散區(qū)域耦合到所述讀取選擇柵極的所述第二源極/漏極擴散區(qū)域，且所述讀取晶體管的所述第二源極/漏極擴散區(qū)域被耦合到地。
34.如權(quán)利要求33所述的半導體，其中所述兩端半導體裝置是柵控二極管；毗鄰至少一部分柵控二極管的所述柵控二極管絕緣體的所述源極擴散區(qū)域毗鄰所述柵控二極管的所述柵控二極管絕緣體的第一側(cè)，所述柵控二極管絕緣體的所述第一側(cè)在所述柵控二極管的所述柵極的兩側(cè)中的第一側(cè)上；以及所述柵控二極管進一步包括淺溝槽絕緣區(qū)域，其毗鄰所述柵控二極管絕緣體的第二側(cè)，所述柵控二極管絕緣體的第二側(cè)在所述柵控二極管柵極的兩側(cè)中的第二側(cè)上。
35.如權(quán)利要求33所述的半導體，其中所述兩端半導體裝置是柵控二極管；所述柵控二極管的所述源極擴散區(qū)域是第一源極/漏極擴散區(qū)域；毗鄰至少一部分柵控二極管絕緣體的所述柵控二極管的第一源極/漏極擴散區(qū)域毗鄰柵控二極管絕緣體的第一側(cè)，所述柵控二極管絕緣體的第一側(cè)在所述柵控二極管的所述柵極的兩個側(cè)中的第一個上；以及所述柵控二極管進一步包括第二源極/漏極擴散區(qū)域，該第二源極/漏極擴散區(qū)域毗鄰所述絕緣體的第二側(cè)，所述柵控二極管絕緣體的所述第二側(cè)在所述柵控二極管的所述柵極的兩個側(cè)中的第二個上，且所述柵控二極管進一步包括互連，其電耦合所述第一和第二源極/漏極擴散區(qū)域。
36.如權(quán)利要求33所述的半導體，其中所述兩端半導體裝置是柵控二極管，且其中所述柵控二極管的所述柵極至少部分地形成于溝槽中，且所述絕緣體將溝槽與所述阱及所述源極擴散區(qū)域分隔開。
37.如權(quán)利要求36所述半導體，其中所述溝槽是圓柱形的。
38.如權(quán)利要求36所述半導體，其中所述柵控二極管的所述柵極進一步包括耦合到所述溝槽上的覆帽，其中所述溝槽在所述覆帽下面，且其中所述絕緣體形成于不覆蓋溝槽和阱的覆帽部分之間。
39.如權(quán)利要求36所述半導體，其中所述至少一個半導體裝置包括第一半導體存儲器裝置，且柵控二極管是具有第一源極擴散區(qū)域的第一柵控二極管；所述半導體裝置進一步包括第二半導體存儲器裝置，其包括第二柵控二極管，該第二柵控二極管具有至少部分地形成于第二溝槽中的第二柵極，形成于所述第二溝槽和所述阱之間的第二絕緣體，和毗鄰所述第二絕緣體的第二源極擴散區(qū)域；以及所述第一柵控二極管的所述第一源極擴散區(qū)域也是所述第二柵控二極管的第二源極擴散區(qū)域，由此源極擴散區(qū)是所述第一和所述第二半導體存儲器裝置之間共享的。
40.如權(quán)利要求39所述的半導體，其中所述第一柵控二極管具有第一溝槽，第一柵極，和第一絕緣體；所述第一溝槽在所述第一柵極的第一覆帽部分下面；所述第一絕緣體形成于不覆蓋所述第一溝槽和所述阱的第一覆帽部分之間；所述第二溝槽在所述第二柵極的第二覆帽部分下面；以及所述第二絕緣體形成于不覆蓋所述第二溝槽和所述阱的所述第二覆帽部分之間。
41.如權(quán)利要求33所述的半導體，其中所述至少一個半導體存儲器裝置包括第一半導體存儲器裝置，該半導體進一步包括第二半導體存儲器裝置，且所述寫入晶體管的所述第一源極/漏極擴散區(qū)域是所述第一和所述第二半導體存儲器裝置之間共享的。
42.如權(quán)利要求33所述的半導體，其中所述讀取選擇晶體管的所述柵極和所述兩端半導體裝置的所述柵極是毗鄰的，且其中所述寫入晶體管和所述兩端半導體裝置至少由溝槽絕緣分隔開。
全文摘要
一種存儲器單元，其包括(1)寫入開關，該寫入開關的第一端被耦合到至少一個位線，該寫入開關的控制端被耦合到第一控制線；(2)兩端半導體，該兩端半導體裝置的第一端被耦合到寫入開關的第二端，且該兩端半導體裝置的第二端被耦合到至少一個第二控制線，其中當?shù)谝欢讼鄬Φ诙说碾妷涸陂撝惦妷褐蠒r該兩端半導體裝置具有電容，當?shù)谝欢讼鄬Φ诙说碾妷盒∮陂撝惦妷簳r該兩端半導體裝置具有較低的電容；(3)讀取選擇開關，該讀取選擇開關的控制端被耦合到至少一個第二控制線，該讀取選擇開關的第一端被耦合到至少一個位線；和(4)讀取開關，該讀取開關的控制端被耦合到柵控二極管的第一端并耦合到寫入開關的第二端，該讀取開關的第一端被耦合到讀取選擇柵極的第二端，且該讀取開關的第二端被耦合到地。
文檔編號G11C11/403GK1691204SQ200510004270
公開日2005年11月2日 申請日期2005年1月4日 優(yōu)先權(quán)日2004年1月5日
發(fā)明者溫·K.·盧克, 羅伯特·H.·丹納德 申請人:國際商業(yè)機器公司