專利名稱：在存儲(chǔ)設(shè)備中防止功率噪聲的級(jí)聯(lián)喚醒電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)設(shè)備，更特別地，涉及用于在存儲(chǔ)設(shè)備中將休眠模式轉(zhuǎn)換為活動(dòng)模式的喚醒方法和喚醒電路。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)設(shè)備中，防止由電源中的噪聲產(chǎn)生的故障是很重要的。當(dāng)半導(dǎo)體存儲(chǔ)設(shè)備工作時(shí)，有幾種噪聲源。當(dāng)對(duì)電路的已放電部分同時(shí)預(yù)充電時(shí)，如果有噪聲，所產(chǎn)生的峰值電流是通常的來(lái)源。
特別是在存儲(chǔ)單元陣列中，當(dāng)讀位單元的數(shù)據(jù)時(shí)，有很大的可能在位線對(duì)中將產(chǎn)生大的峰值電流。
關(guān)于普遍用于便攜電話系統(tǒng)中的存儲(chǔ)器類型的主要考慮之一是漏電流導(dǎo)致的損耗量。為此，提出了幾種架構(gòu)，廣泛使用的一種架構(gòu)是通過(guò)將存儲(chǔ)設(shè)備置于使電源電壓對(duì)存儲(chǔ)設(shè)備的施加失效的休眠模式來(lái)減少漏電流。然而，在存儲(chǔ)設(shè)備從休眠模式轉(zhuǎn)變到活動(dòng)模式的喚醒操作期間，產(chǎn)生大量峰值電流。峰值電流由于電源線的阻抗導(dǎo)致IR壓降(IR drop)，從而供應(yīng)到存儲(chǔ)單元電源電壓也下降。在最壞的情況下，電源電壓可能降到存儲(chǔ)單元的保持電壓以下，從而可能導(dǎo)致存儲(chǔ)單元的數(shù)據(jù)丟失。
圖1和圖2是現(xiàn)有SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)存儲(chǔ)設(shè)備的喚醒電路的電路圖。
在用于實(shí)現(xiàn)低漏電流SRAM的電源電壓斷開(kāi)(power-off)結(jié)構(gòu)中，在喚醒操作期間，當(dāng)將SRAM從休眠模式切換到準(zhǔn)備模式時(shí)，使用喚醒操作將所有位線從地電壓預(yù)充電到電源電壓。在該操作期間，產(chǎn)生峰值電流，反過(guò)來(lái)導(dǎo)致電壓下降。
在如圖1所示的喚醒電路中，在喚醒操作期間，包含在一列中的所有預(yù)充電電路10同時(shí)工作。然而，當(dāng)如圖1所示施加控制信號(hào)SC時(shí)，如果連接到控制信號(hào)線12的所有預(yù)充電電路10同時(shí)開(kāi)始工作，則所有分別連接到預(yù)充電電路10的位線對(duì)同時(shí)被預(yù)充電到電源電壓，從而供應(yīng)到存儲(chǔ)器的電源電壓下降。即，由于電源電壓降低發(fā)生的IR壓降威脅到SRAM位單元的數(shù)據(jù)。
圖2所示的喚醒電路分布峰值電流來(lái)解決圖1所示的喚醒電路中可能發(fā)生的問(wèn)題。參照?qǐng)D2，將連接到存儲(chǔ)單元的多個(gè)位線對(duì)劃分為多個(gè)塊2_1、2_m、...、2_n。此外，多個(gè)所劃分的塊中的每個(gè)包括多個(gè)用于分布峰值電流的倒相器鏈(inverter chain)26、28...。
控制信號(hào)SC通過(guò)喚醒控制線24輸入，并且對(duì)包含在第一塊2_1中的位線對(duì)預(yù)充電。特別地，控制信號(hào)SC輸入到包含在第一塊2_1中的預(yù)充電電路20來(lái)將連接到預(yù)充電電路20的位線預(yù)充電到電源電壓VDD。施加到第一塊2_1的控制信號(hào)SC由倒相器鏈26延遲，經(jīng)延遲的控制信號(hào)SC1由倒相器鏈26輸出，并輸入到包含在第二塊2_2中的預(yù)充電電路22來(lái)將連接到預(yù)充電電路22的位線預(yù)充電到電源電壓VDD。然后由倒相器鏈28對(duì)經(jīng)延遲的控制信號(hào)SC1延遲，由倒相器鏈28輸出的第二經(jīng)延遲的控制信號(hào)SC2對(duì)后續(xù)塊的位線對(duì)預(yù)充電。
倒相器鏈26、28允許喚醒操作在后續(xù)塊中開(kāi)始，而不必確定在前面塊中喚醒操作是否已經(jīng)完成。因此，可能沒(méi)有適當(dāng)?shù)胤植挤逯惦娏?。此外，?dāng)增加倒相器鏈26、28的延時(shí)來(lái)保護(hù)存儲(chǔ)單元的數(shù)據(jù)時(shí)，可能由于增加的喚醒定時(shí)容限導(dǎo)致定時(shí)損失。
圖3是圖2所示的喚醒電路的控制信號(hào)SC、SC1和SC2的時(shí)序圖?？刂菩盘?hào)SC從控制信號(hào)輸出單元(未示出)輸出，而在輸出控制信號(hào)SC1后，從倒相器鏈26輸出的控制信號(hào)SC1延遲了延時(shí)d。
如圖3所示，不管相關(guān)的位線是否喚醒，每個(gè)倒相器鏈都將輸入控制信號(hào)延遲延時(shí)d。
圖4是圖解當(dāng)圖2所示的喚醒電路處于喚醒模式時(shí)所生成的電源電壓的圖。參照?qǐng)D4，當(dāng)使用具有圖2所示的固定的延時(shí)d的倒相器鏈26、28時(shí)，由于后續(xù)塊的位線在前面塊的位線充分喚醒前就開(kāi)始喚醒，因此出現(xiàn)IR壓降，并且如圖4所示，電源電壓(VDD)下降到低電壓?；蛘撸?dāng)通過(guò)增加倒相器的數(shù)量來(lái)增加倒相器鏈中的延時(shí)的時(shí)候，增加了喚醒操作所需的總時(shí)間。

發(fā)明內(nèi)容
本發(fā)明提供了一種可以順序喚醒多個(gè)塊的級(jí)聯(lián)喚醒電路。
本發(fā)明還提供了一種具有比現(xiàn)有倒相器鏈更小的電路尺寸的喚醒電路。
本發(fā)明又提供了一種影響存儲(chǔ)設(shè)備的喚醒操作但不影響其他操作的速度的喚醒電路。
在一個(gè)方面中，本發(fā)明指導(dǎo)一種存儲(chǔ)設(shè)備的喚醒電路，在該存儲(chǔ)設(shè)備中通過(guò)延遲鏈結(jié)構(gòu)來(lái)預(yù)充電連接到多個(gè)存儲(chǔ)單元的位線對(duì)。喚醒電路包括對(duì)應(yīng)于多個(gè)存儲(chǔ)塊的多個(gè)位線對(duì)；喚醒控制信號(hào)輸出單元，用于輸出控制信號(hào)來(lái)預(yù)充電位線對(duì)，以便將存儲(chǔ)設(shè)備從休眠模式喚醒到活動(dòng)模式；和多個(gè)預(yù)充電延遲單元，用于當(dāng)之前存儲(chǔ)塊中的控制信號(hào)和位線對(duì)經(jīng)歷喚醒操作時(shí)，將控制信號(hào)發(fā)送到與之后存儲(chǔ)塊相關(guān)的位線對(duì)。
在一個(gè)實(shí)施例中，從喚醒控制信號(hào)輸出單元輸出的控制信號(hào)隨后通過(guò)預(yù)充電延遲單元輸出到多個(gè)存儲(chǔ)塊的位線對(duì)。
在另一個(gè)實(shí)施例中，喚醒電路還包括連接單元，用于將控制信號(hào)發(fā)送到位線；和預(yù)充電電路，用于分別預(yù)充電位線對(duì)。每個(gè)連接單元包括NAND(與非)門(mén)，用于對(duì)控制信號(hào)和預(yù)充電信號(hào)執(zhí)行NAND操作；和連接延遲單元，用于延遲NAND門(mén)的輸出以及將經(jīng)延遲的輸出輸出到位線對(duì)。
在再一個(gè)實(shí)施例中，連接延遲單元包括多個(gè)倒相器。
在再一個(gè)實(shí)施例中，從連接延遲單元輸出的控制信號(hào)被輸入到預(yù)充電開(kāi)關(guān)單元來(lái)提供電源電壓到位線對(duì)。
在再一個(gè)實(shí)施例中，預(yù)充電延遲單元包括第一開(kāi)關(guān)，用于響應(yīng)于預(yù)充電延遲單元的輸出信號(hào)，將信號(hào)從位線對(duì)傳送到第一節(jié)點(diǎn)；NAND門(mén)，用于對(duì)從前面塊接收的控制信號(hào)和從第一節(jié)點(diǎn)接收的信號(hào)執(zhí)行NAND操作，并且將結(jié)果輸出到第二節(jié)點(diǎn)；第二開(kāi)關(guān)，用于響應(yīng)于從第二節(jié)點(diǎn)接收的信號(hào)，將電源電壓傳送到第一節(jié)點(diǎn)；和倒相器，用于反轉(zhuǎn)從第二節(jié)點(diǎn)接收的信號(hào)，并且將控制信號(hào)作為預(yù)充電延遲單元的輸出信號(hào)發(fā)送到后續(xù)塊。
在再一個(gè)實(shí)施例中，第一和第二開(kāi)關(guān)是PMOS晶體管。
在再一個(gè)實(shí)施例中，存儲(chǔ)設(shè)備是SRAM設(shè)備。
在另一個(gè)方面中，本發(fā)明指導(dǎo)一種存儲(chǔ)設(shè)備，包括包括多個(gè)存儲(chǔ)單元；多個(gè)連接到多個(gè)存儲(chǔ)單元并且被劃分成多個(gè)存儲(chǔ)塊的位線對(duì)；喚醒控制信號(hào)輸出單元，用于輸出控制信號(hào)來(lái)預(yù)充電位線對(duì)以便將存儲(chǔ)設(shè)備從休眠模式喚醒到活動(dòng)模式；和多個(gè)預(yù)充電延遲單元，用于當(dāng)確定之前存儲(chǔ)塊中的輸出控制信號(hào)和位線對(duì)已經(jīng)執(zhí)行喚醒操作時(shí)，將控制信號(hào)發(fā)送到與之后存儲(chǔ)塊相關(guān)聯(lián)的位線對(duì)。
在一個(gè)實(shí)施例中，該存儲(chǔ)設(shè)備還包括連接單元，用于將控制信號(hào)發(fā)送到位線；和預(yù)充電電路，用于分別預(yù)充電位線對(duì)。每個(gè)連接單元包括NAND門(mén)，用于對(duì)控制信號(hào)和預(yù)充電信號(hào)執(zhí)行與非操作；和連接延遲單元，用于延遲NAND門(mén)的輸出以及將經(jīng)延遲的輸出輸出到位線對(duì)。
在另一個(gè)實(shí)施例中，連接延遲單元包括多個(gè)倒相器。
在再一個(gè)實(shí)施例中，從連接延遲單元輸出的控制信號(hào)被輸入到預(yù)充電開(kāi)關(guān)單元來(lái)傳送電源電壓到位線對(duì)。
在再一個(gè)實(shí)施例中，預(yù)充電延遲單元包括第一開(kāi)關(guān)，用于響應(yīng)于預(yù)充電延遲單元的輸出信號(hào)，將信號(hào)從位線對(duì)提供到第一節(jié)點(diǎn)；NAND門(mén)，用于對(duì)從前面塊接收的控制信號(hào)和從第一節(jié)點(diǎn)接收的信號(hào)執(zhí)行與非操作，并且將結(jié)果輸出到第二節(jié)點(diǎn)；第二開(kāi)關(guān)，用于響應(yīng)于從第二節(jié)點(diǎn)接收的信號(hào)，將電源電壓提供到第一節(jié)點(diǎn)；和倒相器，用于反轉(zhuǎn)從第二節(jié)點(diǎn)接收的信號(hào)，并且將控制信號(hào)作為預(yù)充電延遲單元的輸出信號(hào)發(fā)送到后續(xù)塊。
在再一個(gè)實(shí)施例中，第一和第二開(kāi)關(guān)是PMOS晶體管。
在再一個(gè)實(shí)施例中，存儲(chǔ)設(shè)備是SRAM設(shè)備。
在另一個(gè)方面中，本發(fā)明指導(dǎo)一種存儲(chǔ)設(shè)備的喚醒方法，在該存儲(chǔ)設(shè)備中連接到單字線的、劃分成多個(gè)存儲(chǔ)塊的、多個(gè)存儲(chǔ)單元的位線對(duì)從休眠模式轉(zhuǎn)變到活動(dòng)模式。該方法包括輸入喚醒控制信號(hào)；預(yù)充電對(duì)應(yīng)于一個(gè)存儲(chǔ)塊的位線對(duì)；確定在該塊中的位線是否已經(jīng)經(jīng)歷了喚醒操作；和如果該塊的位線對(duì)已經(jīng)經(jīng)歷了喚醒操作，則將喚醒控制信號(hào)發(fā)送到對(duì)應(yīng)于后續(xù)塊的位線對(duì)。
在一個(gè)實(shí)施例中，所述確定包括響應(yīng)于喚醒控制信號(hào)，將該塊中的位線對(duì)的預(yù)充電電壓反饋到控制信號(hào)延遲單元；和對(duì)對(duì)應(yīng)于該塊的位線的預(yù)充電電壓和喚醒控制信號(hào)執(zhí)行邏輯操作，并且輸出在控制信號(hào)延遲單元中的邏輯操作的結(jié)果。
在另一實(shí)施例中，存儲(chǔ)設(shè)備是SRAM設(shè)備。


通過(guò)參照附圖對(duì)其示范性實(shí)施例進(jìn)行詳細(xì)描述，本發(fā)明的上述和其他特點(diǎn)及優(yōu)點(diǎn)將變得更加清楚。
圖1和2是現(xiàn)有SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)存儲(chǔ)設(shè)備的喚醒電路的電路圖；圖3是圖2所示的喚醒電路的控制信號(hào)的時(shí)序圖；圖4是圖解當(dāng)圖2所示的喚醒電路處于喚醒模式時(shí)所生成的電源電壓的圖；圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、SRAM的喚醒電路的電路圖；圖6是圖5所示的喚醒電路的控制信號(hào)的時(shí)序圖；圖7是圖解當(dāng)圖5所示的喚醒電路處于喚醒模式時(shí)所生成的電源電壓的圖；和圖8是圖解根據(jù)本發(fā)明的另一實(shí)施例的、SRAM的喚醒方法的流程圖。
具體實(shí)施例方式
現(xiàn)在將更全面地參考其中顯示了本發(fā)明實(shí)施例的附圖來(lái)描述本發(fā)明。
在本發(fā)明中，提供一種級(jí)聯(lián)型喚醒電路，其中在已經(jīng)將前面塊置于喚醒模式中后將后續(xù)塊置于喚醒模式中。此外，本發(fā)明的喚醒電路在尺寸上比包括倒相器鏈的現(xiàn)有喚醒電路要小。此外，本發(fā)明的喚醒電路可以檢測(cè)由特定處理引起的喚醒延遲的改變，從而可以通過(guò)使用前面塊的位線作為NAND反饋架構(gòu)的輸入來(lái)控制峰值電流。此外，喚醒電路只影響存儲(chǔ)設(shè)備的喚醒操作，而不影響其他系統(tǒng)操作的性能。
圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的、SRAM設(shè)備的喚醒電路的電路圖。
參照?qǐng)D5，SRAM喚醒電路包括多個(gè)存儲(chǔ)單元的位線對(duì)，其連接到單一字線并且通過(guò)延遲鏈結(jié)構(gòu)來(lái)預(yù)充電。為此，喚醒電路包括多個(gè)位線對(duì)BL和/BL，被劃分成多個(gè)塊3_1，...，3_n-1和3_n；喚醒控制信號(hào)輸出單元(未示出)；連接單元36；預(yù)充電電路30；和預(yù)充電延遲單元32。
喚醒控制信號(hào)輸出單元輸出控制信號(hào)SC來(lái)預(yù)充電位線對(duì)以便將存儲(chǔ)設(shè)備從休眠模式喚醒。連接單元36將控制信號(hào)SC發(fā)送到用于預(yù)充電位線對(duì)BL和/BL的預(yù)充電電路30。預(yù)充電延遲單元32確定由喚醒控制信號(hào)輸出單元所輸出的控制信號(hào)SC是否導(dǎo)致對(duì)應(yīng)的多個(gè)塊和與前面塊相關(guān)聯(lián)的位線對(duì)喚醒，如果是，則將控制信號(hào)SC施加到與前面塊相關(guān)的位線對(duì)。
由于預(yù)充電電路30和連接單元36的電路結(jié)構(gòu)和功能與現(xiàn)有技術(shù)相同，省略對(duì)其詳細(xì)的描述。
預(yù)充電延遲單元32包括第一開(kāi)關(guān)41，用于響應(yīng)于預(yù)充電延遲單元32的輸出信號(hào)，將信號(hào)“sbit”40從位線對(duì)BL和/BL發(fā)送到第一節(jié)點(diǎn)37；NAND門(mén)43，用于對(duì)輸入到前面塊3_1的控制信號(hào)SC和從第一節(jié)點(diǎn)37接收的信號(hào)執(zhí)行NAND操作，并且將NAND門(mén)的輸出信號(hào)提供到第二節(jié)點(diǎn)38；第二開(kāi)關(guān)42，用于響應(yīng)于從第二節(jié)點(diǎn)38接收的信號(hào)，將電源電壓VDD提供到第一節(jié)點(diǎn)37；和倒相器44，用于反轉(zhuǎn)從第二節(jié)點(diǎn)38接收的信號(hào)，并且將控制信號(hào)SC1發(fā)送到后續(xù)塊。
在該示范性實(shí)施例中，第一開(kāi)關(guān)41和第二開(kāi)關(guān)42是PMOS晶體管，當(dāng)輸入到門(mén)的信號(hào)為低電平時(shí)，這些開(kāi)關(guān)打開(kāi)。
參照?qǐng)D5，當(dāng)SRAM存儲(chǔ)設(shè)備處于休眠模式中時(shí)，模式控制信號(hào)SC、SC1、...、SCn開(kāi)始變到低電平。因此，第二節(jié)點(diǎn)38處于高電平，而第二開(kāi)關(guān)42維持在不活動(dòng)狀態(tài)。由于控制信號(hào)SC1仍處于低電平，第一開(kāi)關(guān)41維持在活動(dòng)狀態(tài)。或者，當(dāng)SRAM存儲(chǔ)設(shè)備從活動(dòng)模式改變到休眠模式時(shí)，導(dǎo)致控制信號(hào)SC、SC1、...、SCn以固定時(shí)延t1的間隙順序地過(guò)渡為低電平。
當(dāng)SRAM設(shè)備處于SRAM設(shè)備從休眠模式變到活動(dòng)模式的喚醒模式時(shí)，控制信號(hào)SC變到高電平。然后，將高電平的控制信號(hào)SC發(fā)送到預(yù)充電電路30來(lái)預(yù)充電包含在第一塊3_1中的位線對(duì)BL和/BL。因此，從位線(/BL)輸出到預(yù)充電延遲單元32的信號(hào)“sbit”變到高電平。
由于倒相器44的輸出信號(hào)SC1仍然處于低電平，第一開(kāi)關(guān)MP1保持在導(dǎo)通狀態(tài)。因此，將信號(hào)“sbit”從位線(/BL)發(fā)送到第一節(jié)點(diǎn)，并且NAND門(mén)43的輸出以低電平發(fā)送。因此，由于作為NAND門(mén)43的輸出節(jié)點(diǎn)的第二節(jié)點(diǎn)38的電勢(shì)低，所以第二開(kāi)關(guān)42導(dǎo)通，并且電源電壓VDD供應(yīng)到第一節(jié)點(diǎn)37。然后，從倒相器44輸出的控制信號(hào)SC1發(fā)送高電平，該高電平反過(guò)來(lái)導(dǎo)致后續(xù)塊的位線對(duì)BL和/BL的預(yù)充電操作開(kāi)始。
如果沒(méi)有充分預(yù)充電包含在前面塊中的位線對(duì)BL和/BL，則NAND門(mén)43的輸出為高電平，并且從預(yù)充電延遲單元32輸出的控制信號(hào)SC1停留在低電平，這是因?yàn)閺奈痪€(/BL)反饋到預(yù)充電延遲單元32的信號(hào)“sbit”為低電平。因此，如果沒(méi)有充分預(yù)充電包含在前面塊中的位線對(duì)BL和/BL，則用于控制包含在后續(xù)塊中的位線對(duì)BL和/BL的控制信號(hào)保持在低電平，從而喚醒操作不繼續(xù)到后續(xù)塊。
即，只有當(dāng)充分預(yù)充電包含在前面塊中的位線對(duì)BL和/BL時(shí)，根據(jù)從位線對(duì)BL和/BL反饋的信號(hào)“sbit”，預(yù)充電延遲單元32的控制信號(hào)才能傳送到后續(xù)塊。
表1圖解了處于休眠模式和喚醒模式的每個(gè)信號(hào)和每個(gè)開(kāi)關(guān)的狀態(tài)。
表1

即，在圖5中，通過(guò)輸入控制信號(hào)SC和用于指示多個(gè)塊的第一塊中的所有列從放電電壓電平ΔV上升到電源電壓VDD的信號(hào)來(lái)執(zhí)行喚醒操作，其中劃分多個(gè)塊用于減少峰值電流。從位線/BL反饋的信號(hào)“sbit”隨著列和由NAND門(mén)所產(chǎn)生的后續(xù)塊的控制信號(hào)SC1的電壓而上升到電源電壓VDD。通過(guò)重復(fù)該操作，順序地喚醒多個(gè)塊，并且通過(guò)分布喚醒電流減少了功率噪聲。
當(dāng)執(zhí)行喚醒操作時(shí)，第一開(kāi)關(guān)41發(fā)送位線電壓“sbit”，并且在動(dòng)態(tài)(讀/寫(xiě))操作期間阻止(block)位線電壓“sbit”。當(dāng)?shù)谝婚_(kāi)關(guān)41為斷開(kāi)時(shí)，第二開(kāi)關(guān)42維持NAND門(mén)的輸入電平。喚醒電路可以配置成使得在通過(guò)選擇適當(dāng)尺寸的晶體管適當(dāng)設(shè)置NAND門(mén)的邏輯閾電壓來(lái)對(duì)前面塊充分執(zhí)行喚醒操作后，操作后續(xù)塊。
圖6是圖5所示的喚醒電路的控制信號(hào)的時(shí)序圖?？刂菩盘?hào)SC、SC1、...、SCn分別從串聯(lián)的預(yù)充電延遲單元發(fā)出?？刂菩盘?hào)SC、SC1、...、SCn分別控制第一塊的位線、第二塊的位線、第三塊的位線和第n塊的位線。
當(dāng)SRAM從活動(dòng)模式變到休眠模式時(shí)，將每個(gè)控制信號(hào)SC、SC1、...、SCn的變換延遲設(shè)置的延時(shí)t1并將其輸出。此外，在其中SRAM從休眠模式變回到活動(dòng)模式的喚醒模式中，每個(gè)控制信號(hào)都延遲可變的延時(shí)(圖6中的t2和t3)，直到充分喚醒給定的塊的位線為止，并將其輸出。延時(shí)t2和t3表示當(dāng)塊中的位線充分喚醒時(shí)的時(shí)間，并且可以隨著塊而改變。
圖7是圖解當(dāng)圖5所示的喚醒電路處于喚醒模式時(shí)所生成的電源電壓的圖。
參照?qǐng)D7，由于每個(gè)控制信號(hào)是根據(jù)從在前面塊中已經(jīng)充分喚醒的位線BL和/BL所反饋的信號(hào)“sbit”的電壓的，因此喚醒電流的分布式取出(draw)最小化了系統(tǒng)IR壓降。因此，如圖7所示，相比圖4中所示，大大減少了由喚醒操作產(chǎn)生的電源電壓VDD的下降。
圖8是圖解根據(jù)本發(fā)明一個(gè)實(shí)施例的、SRAM的喚醒方法的流程圖。
參照?qǐng)D8，主機(jī)或其他外部控制系統(tǒng)指示處于休眠模式的SRAM喚醒到活動(dòng)模式(操作800)。然后，發(fā)送喚醒控制信號(hào)(操作802)，并且預(yù)充電在第一塊中的所有位線(操作804)。預(yù)充電延遲單元32確定該塊中的反饋位線電壓是否大于預(yù)定電壓(操作806)。如果位線電壓不夠高，預(yù)充電延遲單元不發(fā)送控制信號(hào)到后續(xù)塊，并且等待該塊中的位線充分喚醒。
當(dāng)位線電壓高于預(yù)定電壓時(shí)，預(yù)充電延遲單元的NAND門(mén)發(fā)送喚醒控制信號(hào)(操作808)。如果該塊是最后的塊(操作810)，則喚醒操作結(jié)束，如果該塊不是最后的塊，則預(yù)充電延時(shí)單元發(fā)送喚醒控制信號(hào)到后續(xù)塊(操作812)。然后，預(yù)充電后續(xù)塊中的所有位線(操作804)。
使用根據(jù)本發(fā)明的SRAM的喚醒電路，開(kāi)銷比使用圖2所示的現(xiàn)有倒相器時(shí)少。此外，喚醒延遲可以根據(jù)從位線反饋的信號(hào)而不同地設(shè)置，從而可以控制峰值電流。同時(shí)，使用根據(jù)本發(fā)明的喚醒電路只影響存儲(chǔ)設(shè)備的喚醒操作，而不影響該設(shè)備的其他操作的速度。
根據(jù)本發(fā)明，可以通過(guò)使用從前面塊中的位線反饋的信號(hào)來(lái)確定何時(shí)發(fā)送喚醒控制信號(hào)，從而喚醒電路中的峰值電流。此外，因?yàn)榭刂屏朔逯惦娏?，減少了電源電壓的變化，從而減少了功率噪聲并且可以保護(hù)存儲(chǔ)單元的數(shù)據(jù)。
雖然參照其示范性實(shí)施例特別顯示和描述了本發(fā)明，但本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在不背離由權(quán)利要求書(shū)所定義的本發(fā)明的宗旨和范圍的前提下可以對(duì)形式和細(xì)節(jié)進(jìn)行各種改變。
權(quán)利要求
1.一種存儲(chǔ)設(shè)備的喚醒電路，在該存儲(chǔ)設(shè)備中通過(guò)延遲鏈結(jié)構(gòu)來(lái)預(yù)充電連接到多個(gè)存儲(chǔ)單元的位線對(duì)，該喚醒電路包括對(duì)應(yīng)于多個(gè)存儲(chǔ)塊的多個(gè)位線對(duì)；喚醒控制信號(hào)輸出單元，用于輸出控制信號(hào)來(lái)預(yù)充電位線對(duì)，以便將存儲(chǔ)設(shè)備從休眠模式喚醒到活動(dòng)模式；和多個(gè)預(yù)充電延遲單元，用于當(dāng)之前存儲(chǔ)塊中的控制信號(hào)和位線對(duì)經(jīng)歷喚醒操作時(shí)，將控制信號(hào)發(fā)送到與之后存儲(chǔ)塊相關(guān)的位線對(duì)。
2.如權(quán)利要求1所述的喚醒電路，其中，從喚醒控制信號(hào)輸出單元輸出的控制信號(hào)隨后通過(guò)預(yù)充電延遲單元輸出到多個(gè)存儲(chǔ)塊的位線對(duì)。
3.如權(quán)利要求1所述的喚醒電路，還包括連接單元，用于將控制信號(hào)發(fā)送到位線；和預(yù)充電電路，用于分別預(yù)充電位線對(duì)，其中每個(gè)連接單元包括NAND門(mén)，用于對(duì)控制信號(hào)和預(yù)充電信號(hào)執(zhí)行與非操作；和連接延遲單元，用于延遲NAND門(mén)的輸出以及將經(jīng)延遲的輸出輸出到位線對(duì)。
4.如權(quán)利要求3所述的喚醒電路，其中連接延遲單元包括多個(gè)倒相器。
5.如權(quán)利要求4所述的喚醒電路，其中，從連接延遲單元輸出的控制信號(hào)被輸入到預(yù)充電開(kāi)關(guān)單元來(lái)提供電源電壓到位線對(duì)。
6.如權(quán)利要求1所述的喚醒電路，其中預(yù)充電延遲單元包括第一開(kāi)關(guān)，用于響應(yīng)于預(yù)充電延遲單元的輸出信號(hào)，將信號(hào)從位線對(duì)傳送到第一節(jié)點(diǎn)；NAND門(mén)，用于對(duì)從前面塊接收的控制信號(hào)和從第一節(jié)點(diǎn)接收的信號(hào)執(zhí)行與非操作，并且將結(jié)果輸出到第二節(jié)點(diǎn)；第二開(kāi)關(guān)，用于響應(yīng)于從第二節(jié)點(diǎn)接收的信號(hào)，將電源電壓傳送到第一節(jié)點(diǎn)；和倒相器，用于反轉(zhuǎn)從第二節(jié)點(diǎn)接收的信號(hào)，并且將控制信號(hào)作為預(yù)充電延遲單元的輸出信號(hào)發(fā)送到后續(xù)塊。
7.如權(quán)利要求6所述的喚醒電路，其中第一和第二開(kāi)關(guān)是PMOS晶體管。
8.如權(quán)利要求1所述的喚醒電路，其中存儲(chǔ)設(shè)備是SRAM設(shè)備。
9.一種存儲(chǔ)設(shè)備，包括多個(gè)存儲(chǔ)單元；多個(gè)連接到多個(gè)存儲(chǔ)單元并且被劃分成多個(gè)存儲(chǔ)塊的位線對(duì)；喚醒控制信號(hào)輸出單元，用于輸出控制信號(hào)來(lái)預(yù)充電位線對(duì)以便將存儲(chǔ)設(shè)備從休眠模式喚醒到活動(dòng)模式；和多個(gè)預(yù)充電延遲單元，用于當(dāng)確定之前存儲(chǔ)塊中的輸出控制信號(hào)和位線對(duì)已經(jīng)執(zhí)行喚醒操作時(shí)，將控制信號(hào)發(fā)送到與之后存儲(chǔ)塊相關(guān)聯(lián)的位線對(duì)。
10.如權(quán)利要求9所述的存儲(chǔ)設(shè)備，還包括連接單元，用于將控制信號(hào)發(fā)送到位線；和預(yù)充電電路，用于分別預(yù)充電位線對(duì)，其中每個(gè)連接單元包括NAND門(mén)，用于對(duì)控制信號(hào)和預(yù)充電信號(hào)執(zhí)行與非操作；和連接延遲單元，用于延遲NAND門(mén)的輸出以及將經(jīng)延遲的輸出輸出到位線對(duì)。
11.如權(quán)利要求10所述的存儲(chǔ)設(shè)備，其中連接延遲單元包括多個(gè)倒相器。
12.如權(quán)利要求11所述的存儲(chǔ)設(shè)備，其中，從連接延遲單元輸出的控制信號(hào)被輸入到預(yù)充電開(kāi)關(guān)單元來(lái)傳送電源電壓到位線對(duì)。
13.如權(quán)利要求9所述的存儲(chǔ)設(shè)備，其中預(yù)充電延遲單元包括第一開(kāi)關(guān)，用于響應(yīng)于預(yù)充電延遲單元的輸出信號(hào)，將信號(hào)從位線對(duì)提供到第一節(jié)點(diǎn)；NAND門(mén)，用于對(duì)從前面塊接收的控制信號(hào)和從第一節(jié)點(diǎn)接收的信號(hào)執(zhí)行與非操作，并且將結(jié)果輸出到第二節(jié)點(diǎn)；第二開(kāi)關(guān)，用于響應(yīng)于從第二節(jié)點(diǎn)接收的信號(hào)，將電源電壓提供到第一節(jié)點(diǎn)；和倒相器，用于反轉(zhuǎn)從第二節(jié)點(diǎn)接收的信號(hào)，并且將控制信號(hào)作為預(yù)充電延遲單元的輸出信號(hào)發(fā)送到后續(xù)塊。
14.如權(quán)利要求13所述的存儲(chǔ)設(shè)備，其中第一和第二開(kāi)關(guān)是PMOS晶體管。
15.如權(quán)利要求9所述的存儲(chǔ)設(shè)備，其中存儲(chǔ)設(shè)備是SRAM設(shè)備。
16.一種存儲(chǔ)設(shè)備的喚醒方法，在該存儲(chǔ)設(shè)備中連接到單一字線的、劃分成多個(gè)存儲(chǔ)塊的、多個(gè)存儲(chǔ)單元的位線對(duì)從休眠模式轉(zhuǎn)變到活動(dòng)模式，該喚醒方法包括輸入喚醒控制信號(hào)；預(yù)充電對(duì)應(yīng)于一個(gè)存儲(chǔ)塊的位線對(duì)；確定在該塊中的位線是否已經(jīng)經(jīng)歷了喚醒操作；和如果該塊的位線對(duì)已經(jīng)經(jīng)歷了喚醒操作，則將喚醒控制信號(hào)發(fā)送到對(duì)應(yīng)于后續(xù)塊的位線對(duì)。
17.如權(quán)利要求16所述的喚醒方法，其中所述確定包括響應(yīng)于喚醒控制信號(hào)，將該塊中的位線對(duì)的預(yù)充電電壓反饋到控制信號(hào)延遲單元；和對(duì)對(duì)應(yīng)于該塊的位線的預(yù)充電電壓和喚醒控制信號(hào)執(zhí)行邏輯操作，并且輸出在控制信號(hào)延遲單元中的邏輯操作的結(jié)果。
18.如權(quán)利要求16所述的喚醒方法，其中存儲(chǔ)設(shè)備是SRAM設(shè)備。
全文摘要
一種存儲(chǔ)設(shè)備的喚醒電路采用級(jí)聯(lián)鏈結(jié)構(gòu)，其中將位線劃分成多個(gè)塊，如果根據(jù)塊中反饋的位線電壓確定一個(gè)塊的位線已經(jīng)經(jīng)歷了喚醒操作，則對(duì)后續(xù)塊執(zhí)行喚醒操作。因此，可以改變喚醒延遲，控制峰值電流，從而減少整個(gè)系統(tǒng)的功率噪聲。
文檔編號(hào)G11C7/12GK1725372SQ200510081018
公開(kāi)日2006年1月25日 申請(qǐng)日期2005年6月27日 優(yōu)先權(quán)日2004年6月25日
發(fā)明者崔賢洙, 金炅來(lái) 申請(qǐng)人:三星電子株式會(huì)社