專利名稱：：疊加容量存儲(chǔ)器及控制方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及疊加容量存儲(chǔ)器及控制方法。
背景技術(shù)：
：目前，閃存(Flash)已經(jīng)成為非揮發(fā)性存儲(chǔ)器的主流，根據(jù)結(jié)構(gòu)不同，閃存可分為或非閃存(NORFlash)和與非閃存(NANDFlash)兩種。其中，或非閃存因?yàn)樽x取速度快，適合于手機(jī)或主板等需要記錄系統(tǒng)編碼的應(yīng)用。而與非閃存因?yàn)楦呙芏燃案邔懭胨俣?，特別適合多媒體資料存儲(chǔ)。尤其近幾年，與非閃存幾乎以保持每年密度加倍的速度演進(jìn)。最新一代的與非閃存技術(shù)已達(dá)每晶粒(die)可以存儲(chǔ)32Gb的高容量水平。而從工藝上來說，閃存可分為浮柵結(jié)構(gòu)閃存(floatinggateFlash)和電荷能陷存儲(chǔ)結(jié)構(gòu)閃存(CTF,charge-trappingFlash)兩類。浮才冊(cè)結(jié)構(gòu)是將電荷存儲(chǔ)于多晶珪(polysilicon)之內(nèi)。隨著工藝器件尺寸的越來越小，浮柵結(jié)構(gòu)的閃存也面臨到了微縮極限。由于浮柵結(jié)構(gòu)需要保持較高的浮柵厚度(floatinggatethickness)來保持柵極耦合(gatecouplingratio),當(dāng)工藝器件尺寸小于45nm之后，浮柵結(jié)構(gòu)就會(huì)因過近的距離造成嚴(yán)重的相互耦合干擾，因此也無法再勝任電荷存儲(chǔ)的功能，下一代的閃存就必須向電荷能陷存儲(chǔ)結(jié)構(gòu)發(fā)展，才能繼續(xù)適應(yīng)工藝器件尺寸的越來越小。電荷能陷存儲(chǔ)結(jié)構(gòu)是將電荷存儲(chǔ)于電荷陷阱層內(nèi)，例如氮化硅層，由于電荷是獨(dú)立存儲(chǔ)，完全不會(huì)彼此干擾。目前，對(duì)于這種結(jié)構(gòu)的閃存是釆用氧化硅-氮化硅-氧化硅(Si02-SiN-Si02,ONO)的工藝結(jié)構(gòu)，將電荷存儲(chǔ)于氮化硅中，通過利用外在電壓的大小，來控制寫入和擦除過程。在例如申請(qǐng)?zhí)枮?2155532.x的中國(guó)專利申請(qǐng)中能發(fā)現(xiàn)更多與ONO工藝相關(guān)的信息。通過將這樣的工藝結(jié)構(gòu)應(yīng)用于與非閃存上，也使得與非閃存的容量可以進(jìn)一步提升。而從封裝集成的角度來說，將幾個(gè)閃存單元集成在同一個(gè)封裝單元中可以降低工藝成本。目前，對(duì)于集成在同一個(gè)封裝單元中的幾個(gè)閃存單元進(jìn)行控制的方法一般都采用分立控制的方法，即分別對(duì)封裝單元中的每一個(gè)閃存單元進(jìn)行獨(dú)立的控制操作。然而，這樣的獨(dú)立控制操作實(shí)現(xiàn)起來往往會(huì)很復(fù)雜，需要對(duì)每一個(gè)閃存單元都配置獨(dú)立的操作信號(hào)，也降低了封裝單元中的閃存單元的運(yùn)行效率。
發(fā)明內(nèi)容本發(fā)明提供一種疊加容量存儲(chǔ)器以及相應(yīng)的控制方法，解決現(xiàn)有技術(shù)分立控制方法操作復(fù)雜，并且效率不高的問題。為解決上述問題，本發(fā)明提供一種疊加容量存儲(chǔ)器，包括串聯(lián)連接的第一閃存單元至第n閃存單元，所述閃存單元包括，序列輸入信號(hào)端，用于執(zhí)行所述閃存單元的復(fù)位操作；序列輸出信號(hào)端，用于對(duì)應(yīng)閃存單元完成復(fù)位操作后，向位于串聯(lián)路徑上的下一個(gè)閃存單元的序列輸入信號(hào)端傳遞復(fù)位操作指令；擴(kuò)展地址端，用于在所述閃存單元完成復(fù)位操作后，將其所對(duì)應(yīng)的擴(kuò)展地址與所述閃存單元獲取的操作指令進(jìn)行比較，所述閃存單元在所述擴(kuò)展地址端對(duì)應(yīng)的擴(kuò)展地址與所獲取的操作指令匹配時(shí)，執(zhí)行所獲取的操作指令?？蛇x的，所述梯:作指令包括指令地址，所述操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配，是通過所述指令地址和所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配確定的。可選的，所述閃存單元還包括狀態(tài)信號(hào)端，所有的閃存單元的狀態(tài)信號(hào)端通過線或方式相連；位于所述串聯(lián)路徑上的第一個(gè)閃存單元的序列輸入信號(hào)端接VCC，序列輸出信號(hào)端接位于串聯(lián)路徑上的第二個(gè)閃存單元的序列輸5閃存單元的序列輸出信號(hào)端接位于串聯(lián)路徑上的第三個(gè)閃存單元的序列輸入信號(hào)端...位于所述串聯(lián)路徑上的最后一個(gè)閃存單元的序列輸入信號(hào)端接上一個(gè)閃存單元的序列輸出信號(hào)端，所述最后一個(gè)閃存單元的序列信號(hào)輸出端浮空?？蛇x的，所述擴(kuò)展地址的位數(shù)根據(jù)下述公式確定m=log2n,其中所述m為擴(kuò)展地址的位數(shù)，所述n為閃存單元的數(shù)量?？蛇x的，當(dāng)所述閃存單元的數(shù)量為4個(gè)時(shí)，所述第一閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"00",所述第二閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"01",所述第三閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"10",所述第四閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"11"。本發(fā)明還提供一種疊加容量存儲(chǔ)器的控制方法，所述疊加容量存儲(chǔ)器包括串聯(lián)連接的第一閃存單元至第n閃存單元，其中，所述閃存單元根據(jù)序列輸入信號(hào)值執(zhí)行復(fù)位操作，并在復(fù)位操作完成后，通過序列輸出信號(hào)控制串聯(lián)路徑上的下一個(gè)閃存單元的復(fù)位操作；所述閃存單元在所述復(fù)位操作完成后，在所獲取的操作指令與所迷閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配時(shí)，執(zhí)行所獲取的操作指令?？蛇x的，所述操作指令包括指令地址，所述操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配，是通過所述指令地址和所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配確定的?？蛇x的，若所述操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址不匹配，則忽略所述操作指令?？蛇x的，所述擴(kuò)展地址的位數(shù)根據(jù)下述公式確定m=log2n,其中所述m為擴(kuò)展地址的位數(shù)，所述n為閃存單元的數(shù)量?？蛇x的，當(dāng)所述閃存單元的數(shù)量為4個(gè)時(shí)，所述第一閃存單元的擴(kuò)展地6址端對(duì)應(yīng)的地址為"00",所述第二閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"01",所述第三閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"10",所述第四閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"11"。與現(xiàn)有技術(shù)相比，上述所公開的疊加容量存儲(chǔ)器及控制方法具有以下優(yōu)點(diǎn)上述所公開的疊加容量存儲(chǔ)器及控制方法通過增加序列輸入信號(hào)端和序列輸出信號(hào)端對(duì)疊加容量存儲(chǔ)器內(nèi)的閃存單元進(jìn)行統(tǒng)一的復(fù)位操作控制，而無需分別對(duì)每一個(gè)閃存單元進(jìn)行分立的復(fù)位操作。并且，每一個(gè)閃存單元增加了擴(kuò)展地址端，用于在所述閃存單元完成復(fù)位操作后，將其所對(duì)應(yīng)的擴(kuò)展地址與所述閃存單元獲取的操作指令進(jìn)行比較，所述閃存單元在所述擴(kuò)展地址端對(duì)應(yīng)的擴(kuò)展地址與所獲取的操作指令匹配時(shí)，執(zhí)行所獲取的操作指令。所述疊加容量存儲(chǔ)器因而能快速地找到需要執(zhí)行該指令的閃存單元，使得執(zhí)行指令的操作簡(jiǎn)單并且效率提高。圖l是本發(fā)明疊加容量存儲(chǔ)器的一種實(shí)施方式示意圖2是本發(fā)明疊加容量存儲(chǔ)器的控制方法的一種實(shí)施方式流程圖3是本發(fā)明疊加容量存儲(chǔ)器的控制方法的一種實(shí)施方式中的復(fù)位操作時(shí)序圖。具體實(shí)施例方式本發(fā)明疊加容量存儲(chǔ)器及控制方法所公開的疊加容量存儲(chǔ)器及控制方法通過增加序列輸入信號(hào)端和序列輸出信號(hào)端對(duì)疊加容量存儲(chǔ)器內(nèi)的閃存單元進(jìn)行統(tǒng)一的復(fù)位操作控制，而無需分別對(duì)每一個(gè)閃存單元進(jìn)行分立的復(fù)位操作。并且，每一個(gè)閃存單元增加了擴(kuò)展地址端，用于在所述閃存單元完成復(fù)位操作后，將其所對(duì)應(yīng)的擴(kuò)展地址與所述閃存單元獲取的操作指令進(jìn)行比較，令。所述疊加容量存儲(chǔ)器因而能快速地找到需要執(zhí)行該指令的閃存單元，使得執(zhí)行指令的操:作筒單并且效率提高。本發(fā)明疊加容量存儲(chǔ)器的一種實(shí)施方式包括串聯(lián)連接的第一閃存單元至第n閃存單元，所述閃存單元包括，序列輸入信號(hào)(Hold—in)端，用于執(zhí)行所述閃存單元的復(fù)位操作；序列輸出信號(hào)(Hold—out)端，用于在所述閃存單元完成復(fù)位操作后，向位于串聯(lián)路徑上的下一個(gè)閃存單元的序列輸入信號(hào)端傳遞復(fù)位操作指令；擴(kuò)展地址(EXTADDR)端，用于對(duì)應(yīng)閃存單元完成復(fù)位操作后，將其所對(duì)應(yīng)的擴(kuò)展地址與所述閃存單元獲取的操作指令進(jìn)行比較，時(shí)，執(zhí)行所獲取的操作指令。所述操作指令包括指令地址，所述操:作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配，是通過所述指令地址和所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配確定的。所述閃存單元還包括狀態(tài)信號(hào)端，所有的閃存單元的狀態(tài)信號(hào)端通過線或方式相連；位于所述串聯(lián)路徑上的第一個(gè)閃存單元的序列輸入信號(hào)端接VCC,序列輸出信號(hào)端接位于串聯(lián)路徑上的第二個(gè)閃存單元的序列輸入信號(hào)端，所述第二個(gè)閃存單元的序列輸出信號(hào)端接位于串耳關(guān)路徑上的第三個(gè)閃存單元的序列輸入信號(hào)端...位于所述串聯(lián)路徑上的最后一個(gè)閃存單元的序列輸入信號(hào)端接上一個(gè)閃存單元的序列輸出信號(hào)端，所述最后一個(gè)閃存單元的序列信號(hào)輸出端浮空。所述擴(kuò)展地址的位數(shù)根據(jù)下述公式確定m=log2n，其中所述m為擴(kuò)展地址的位數(shù)，所述n為閃存單元的數(shù)量。對(duì)應(yīng)上述實(shí)施方式舉例如下參照?qǐng)Dl所示，所述疊加容量存儲(chǔ)器包括四個(gè)閃存單元(Flashl、Flash2、Flash3、Flash4)。由公式m-log2n,n=4，貝'jm=log2n=2,則每個(gè)閃存單元的擴(kuò)展地址是2位。因而，所述的四個(gè)閃存單元均包括擴(kuò)展地址低位端(EXTADDR0)、擴(kuò)展地址高位端(EXTADDR1)、狀態(tài)信號(hào)端、序列輸入信號(hào)端以及序列輸出信號(hào)端。所述的四個(gè)閃存單元還分別與使能引腳相連，所述閃存單元通過使能引腳獲取操作指令。所述擴(kuò)展地址低位端和擴(kuò)展地址高位端對(duì)應(yīng)的擴(kuò)展地址組合成每個(gè)閃存單元的擴(kuò)展地址。其中，F(xiàn)lashl的擴(kuò)展地址低位端和擴(kuò)展地址高位端均接地，因此Flashl的擴(kuò)展地址為"00"，序列輸入信號(hào)端Hold—in—1接VCC;Flash2的擴(kuò)展地址低位端接VCC，擴(kuò)展地址高位端接地，因此Flash2的擴(kuò)展地址為"01",序列輸入信號(hào)端Hold—in—2與Flashl的序列輸出信號(hào)端Hold—out—1相連；Flash3的擴(kuò)展地址低位端接地，擴(kuò)展地址高位端接VCC，因此Flash3的擴(kuò)展地址為"10",序列輸入信號(hào)端Hold—in—3與Flash2的序列輸出信號(hào)端Hold—out—2相連；Flash4的擴(kuò)展地址低位端接VCC，擴(kuò)展地址高位端接VCC，因此Flash4的擴(kuò)展地址為"11"，序列輸入信號(hào)端Hold—in—4與Flash3的序列輸出信號(hào)端Hold—out—3相連，序列輸出信號(hào)端Hold—out—4浮空。并且，所有閃存單元的狀態(tài)信號(hào)端通過線或方式連接，并與狀態(tài)引腳相連。參照?qǐng)D2所示，本發(fā)明疊加容量存儲(chǔ)器的控制方法的一種實(shí)施方式包括下列步驟步驟sl,對(duì)閃存單元獲取的復(fù)位指令解碼，并以閃存單元狀態(tài)信號(hào)(R^)值和序列輸出信號(hào)值表示閃存單元狀態(tài)為忙碌；步驟s2,根據(jù)上電標(biāo)志位(power-onflag)的值判斷所述閃存單元是否已上電，若上電，則執(zhí)行步驟s3;若未上電，則繼續(xù)等待直到上電；步驟s3，根據(jù)序列輸入信號(hào)的值判斷所述復(fù)位指令解碼是否完成，若完成解碼，則執(zhí)行步驟s4;若未完成解碼，則繼續(xù)等待直到完成解碼；步驟s4,執(zhí)行閃存單元所獲取的復(fù)位指令，并初始化；步驟S5,才艮據(jù)序列輸出信號(hào)的值判斷是否所有閃存單元都完成初始化，若所有閃存單元都完成初始化，則執(zhí)行步驟s6;若有閃存單元未完成初始化，則繼續(xù)等待直到所有閃存單元完成初始化；步驟s6,判斷所述閃存單元獲取的操作指令是否與閃存單元的擴(kuò)展地址匹配，若操作指令與閃存單元的擴(kuò)展地址匹配，則執(zhí)行步驟s7;若操作指令與閃存單元的擴(kuò)展地址不匹配，則執(zhí)行步驟s8;步驟s7,執(zhí)行操作指令；步驟s8,忽略4喿作指令。對(duì)于步驟sl,所述以閃存單元狀態(tài)信號(hào)值和序列輸出信號(hào)值表示閃存單元狀態(tài)為忙碌，是將閃存單元狀態(tài)信號(hào)和序列輸出信號(hào)置低來表示閃存單元狀態(tài)為忙碌。根據(jù)上電標(biāo)志位為高來確定所述閃存單元已上電。對(duì)于步驟s3，所述根據(jù)序列輸入信號(hào)的值判斷所述復(fù)位指令解碼是否完成是根據(jù)序列輸入信號(hào)為高來確定所述復(fù)位指令解碼完成。對(duì)于步驟s4,所述初始化即是為閃存單元的后續(xù)操作賦予閃存單元初始狀態(tài)，例如對(duì)閃存單元的數(shù)據(jù)清空、賦予閃存單元地址等。對(duì)于步驟s5,所述根據(jù)序列輸出信號(hào)的值判斷是否所有閃存單元都完成初始化是根據(jù)位于串聯(lián)路徑上的最后一個(gè)閃存單元的序列輸出信號(hào)為高確定所有閃存單元完成初始化。對(duì)于步驟s6,所述操作指令由指令碼和指令地址組成，所述指令碼包括讀、寫和擦除指令(Read,Program,Erase),讀出ID及序號(hào)指令(ReadIDandReadSerialNumber),讀出狀態(tài)寄存器指令(ReadStatusRegister)、配置寄存器指令(ConfigurationRegister)和讀出壞區(qū)表格指令(ReadBadBlocktable)。所述判斷閃存單元獲取的操作指令是否與閃存單元的擴(kuò)展地址匹配，是通過判斷指令地址和所述擴(kuò)展地址是否匹配來確定的。若指令地址和擴(kuò)展地址匹配，則操作指令與所述擴(kuò)展地址匹配；若指令地址和擴(kuò)展地址不匹配，則操作指令與所述擴(kuò)展地址不匹配。下面通過一個(gè)具體的控制疊加容量存儲(chǔ)器進(jìn)行各種操作的例子來使得上述疊加容量存儲(chǔ)器及控制方法更加清楚。結(jié)合圖1、圖2和圖3所示，首先，疊加容量存儲(chǔ)器內(nèi)的四個(gè)閃存單元獲取復(fù)位指令，所述復(fù)位指令用來通知各個(gè)閃存單元進(jìn)行初始化。當(dāng)各個(gè)閃存單元接收到復(fù)位指令之后，開始對(duì)復(fù)位指令解碼。因?yàn)榇藭r(shí)各個(gè)閃存單元均處于忙碌狀態(tài)，以閃存單元狀態(tài)信號(hào)置低來表示。并且，序列輸入信號(hào)也置低，以表示還未開始執(zhí)行指令的操作。接下來，各個(gè)閃存單元根據(jù)上電標(biāo)志位判斷是否已上電。閃存單元上電即表示所述閃存單元可以開始執(zhí)行各種指令了。若上電標(biāo)志位為高，則說明所述閃存單元已上電；若上電標(biāo)志位為低，則說明還未上電。當(dāng)閃存單元獲知上電標(biāo)志位為高時(shí)，即開始判斷序列輸入信號(hào)是否為高，當(dāng)序列輸入信號(hào)為高時(shí)，表示復(fù)位指令已解碼完成，閃存單元就會(huì)執(zhí)行復(fù)位指令，開始進(jìn)行初始化。下面通過一個(gè)例子來說明集成于一個(gè)存儲(chǔ)器中的四個(gè)閃存單元的初始化過程。例如，當(dāng)Flashl發(fā)現(xiàn)上電標(biāo)志位為高時(shí)，即獲知Flashl已上電，而由于Flashl的序列輸入信號(hào)端Hold—in—1接VCC,因而也為高，F(xiàn)lashl即開始執(zhí)行復(fù)位指令，并開始進(jìn)行初始化。并且，四個(gè)閃存單元是同時(shí)上電的，即四個(gè)閃存單元的上電標(biāo)志位的狀態(tài)是相同的(同時(shí)為高或同時(shí)為低)。當(dāng)Flashl完成初始化后，F(xiàn)lashl的序列輸出信號(hào)Hold—out—1由低變高，而由于Flash2的序列輸入信號(hào)端與Flashl的序列輸出信號(hào)端相連，因而Flash2的序列輸入信號(hào)Hold—in—2也隨之由低為高，F(xiàn)lash2獲知上電標(biāo)志位和序列輸入信號(hào)均為高，開始執(zhí)4亍復(fù)位指令，并進(jìn)行初始化。而當(dāng)Flash2完成初始化后，F(xiàn)lash22由低變高，而由于Flash3的序列輸入信號(hào)端與Flash2的序列輸出信號(hào)端相連，因而Flash3的序列輸入信號(hào)Hold—in—3也隨之由低為高，F(xiàn)lash3獲知上電標(biāo)志位和序列輸入信號(hào)均為高，開始執(zhí)行復(fù)位指令，并進(jìn)行初始化。而當(dāng)Flash3完成初始化后，F(xiàn)lash3的序列輸出信號(hào)Hold—out—3由低變高，而由于Flash4的序列輸入信號(hào)端與Flash3的序列輸出信號(hào)端相連，因而Flash4的序列輸入信號(hào)Hold—in—4也隨之由低為高，F(xiàn)lash3獲知上電標(biāo)志位和序列輸入信號(hào)均為高，開始執(zhí)行復(fù)位指令，并進(jìn)行初始化。而當(dāng)Flash4完成初始化后，由于所有閃存單元此時(shí)都完成了初始化，因而均處于待命狀態(tài)，因而閃存單元狀態(tài)信號(hào)由低變高。接著，當(dāng)閃存單元狀態(tài)信號(hào)由低變高時(shí)，閃存單元會(huì)將所獲取的操作指令與擴(kuò)展地址進(jìn)行比較。操作指令包括指令碼和指令地址，所述指令碼包括讀、寫和擦除指令，讀出ID及序號(hào)指令，讀出狀態(tài)寄存器指令、配置寄存器指令和讀出壞區(qū)表格指令。各個(gè)閃存單元根據(jù)操作指令是否與擴(kuò)展地址匹配的判斷結(jié)果而分別執(zhí)行指令或忽略指令。下面對(duì)于各種不同的操作指令的應(yīng)用進(jìn)行詳細(xì)描述對(duì)于寫指令，當(dāng)獲取"pr0gram"指令時(shí)，各個(gè)閃存單元會(huì)判斷所獲取的"Program"指令的指令地址的最高2位是否與自身的擴(kuò)展地址相吻合。例如，Program"指令的指令地址的最高2位是"00"，則與Flashl的擴(kuò)展地址相吻合，則Flashl認(rèn)為所述"Program"指令與自身相匹配，因而Flashl執(zhí)行"Program"指令，進(jìn)行寫操作。而其他閃存單元(Flash2、Flash3、Flash4)則忽略所述"Program"指令。而對(duì)于讀指令和擦除指令，其執(zhí)行方式均與寫入數(shù)據(jù)指令的執(zhí)行方式相同，這里就不再另外名又述了。對(duì)于讀出ID及序號(hào)指令，則不需要閃存單元去判斷指令地址是否與自身的擴(kuò)展地址匹配，因?yàn)榧捎谝粋€(gè)存儲(chǔ)器的閃存單元都是相同的，只需Flashl，執(zhí)行讀出ID及序號(hào)指令即可。此時(shí)其他閃存單元(Flash2、Flash3、Flash4)忽略該指令，并將閃存地址置為高阻狀態(tài)(High-Z)。對(duì)于讀出狀態(tài)寄存器指令，當(dāng)獲取讀出狀態(tài)寄存器指令時(shí)，各個(gè)閃存單元會(huì)判斷所接收的讀出狀態(tài)寄存器指令的指令地址的最低2位是否與自身的擴(kuò)展地址相吻合。例如，讀出狀態(tài)寄存器指令的指令地址的最低2位是"00"，則與Flashl的擴(kuò)展地址相吻合，則Flashl認(rèn)為所述讀出狀態(tài)寄存器指令與自身相匹配，因而Flashl執(zhí)行讀出狀態(tài)寄存器指令，進(jìn)行讀出狀態(tài)寄存器的操作。而其他閃存單元(Flash2、Flash3、Flash4)則忽略所述讀出狀態(tài)寄存器指令，并將閃存地址置為高阻狀態(tài)(High-Z)。對(duì)于配置寄存器指令，所述配置寄存器指令包括寫入配置寄存器指令和讀出配置寄存器指令。由于配置寄存器指令是通過對(duì)于閃存單元進(jìn)行應(yīng)用操作來配置閃存單元的運(yùn)行效果，例如速度、功耗等。因此，寫入配置寄存器指令是針對(duì)集成于一個(gè)存儲(chǔ)器中的所有閃存單元的，當(dāng)所述的四個(gè)閃存單元接收到寫入配置寄存器指令時(shí)，就立刻執(zhí)行寫入配置寄存器的操作。而對(duì)于讀出配置寄存器指令，由于配置寄存器對(duì)各個(gè)閃存單元而言都是相同的，因而只需Flashl,即擴(kuò)展地址位"00"的閃存單元執(zhí)行讀出ID及序號(hào)指令即可。此時(shí)其他閃存單元(Flash2、Flash3、Flash4)忽略該指令，并將閃存地址置為高阻狀態(tài)(High-Z)。對(duì)于讀出壞區(qū)表格指令，由于閃存單元在寫入和擦除的操作過程中，閃存單元的一些數(shù)據(jù)存儲(chǔ)區(qū)會(huì)有操作失敗的情況出現(xiàn),而這些都會(huì)被記錄在閃存單元的壞區(qū)表格中。同樣地，在出廠前測(cè)試的時(shí)候，閃存單元的一些數(shù)據(jù)存儲(chǔ)區(qū)也會(huì)有操作失敗的情況出現(xiàn)，而對(duì)于這種情況，也會(huì)有一個(gè)壞區(qū)表格產(chǎn)生。在對(duì)于閃存單元進(jìn)行操作之前，通常需要讀取這張壞區(qū)表格，從而在操作中跳過這些壞單元，提高操作效率。13而當(dāng)獲取讀出壞區(qū)表格指令時(shí)，各個(gè)閃存單元會(huì)判斷所接收的讀出壞區(qū)表格指令的指令地址的最高2位是否與自身的擴(kuò)展地址相吻合。例如，讀出壞區(qū)表格指令的指令地址的最高2位是"00"，則與Flashl的擴(kuò)展地址相吻合，則Flashl認(rèn)為所述讀出壞區(qū)表格指令與自身相匹配，因而Flashl執(zhí)行讀出壞區(qū)表格指令，進(jìn)行讀出壞區(qū)表格的操作。而其他閃存單元(Flash2、Flash3、Flash4)則忽略所述讀出壞區(qū)表格指令。而一旦Flashl完成讀出壞區(qū)表格的操作，就會(huì)進(jìn)行復(fù)位操作。復(fù)位操作的目的就是重新劃定該閃存單元的可操作單元。而所述的復(fù)位操作過程與之前所述的相同，這里就不再贅述了。綜上所述，上述所公開的疊加容量存儲(chǔ)器及控制方法通過增加序列輸入信號(hào)端和序列輸出信號(hào)端對(duì)疊加容量存儲(chǔ)器內(nèi)的閃存單元進(jìn)行統(tǒng)一的復(fù)位操作控制，而無需分別對(duì)每一個(gè)閃存單元進(jìn)行分立的復(fù)位操作。并且，每一個(gè)閃存單元增加了擴(kuò)展地址端，用于在所述閃存單元完成復(fù)位操作后，將其所對(duì)應(yīng)的擴(kuò)展地址與所述閃存單元獲取的操作指令進(jìn)行比較，所述閃存單元在所述擴(kuò)展地址端對(duì)應(yīng)的擴(kuò)展地址與所獲取的操作指令匹配時(shí)，執(zhí)行所獲取的操作指令。所述疊加容量存儲(chǔ)器因而能快速地找到需要執(zhí)行該指令的閃存單元，使得執(zhí)行指令的操作簡(jiǎn)單并且效率提高。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。權(quán)利要求1.一種疊加容量存儲(chǔ)器，包括串聯(lián)連接的第一閃存單元至第n閃存單元，其特征在于，所述閃存單元包括，序列輸入信號(hào)端，用于執(zhí)行所述閃存單元的復(fù)位操作；序列輸出信號(hào)端，用于在所述閃存單元完成復(fù)位操作后，向位于串聯(lián)路徑上的下一個(gè)閃存單元的序列輸入信號(hào)端傳遞復(fù)位操作指令；擴(kuò)展地址端，用于對(duì)應(yīng)閃存單元完成復(fù)位操作后，將其所對(duì)應(yīng)的擴(kuò)展地址與所述閃存單元獲取的操作指令進(jìn)行比較，所述閃存單元在所述擴(kuò)展地址端對(duì)應(yīng)的擴(kuò)展地址與所獲取的操作指令匹配時(shí)，執(zhí)行所獲取的操作指令。2.如權(quán)利要求1所述的疊加容量存儲(chǔ)器，其特征在于，所述操作指令包括指令地址，所述操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配，是通過所述指令地址和所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配確定的。3.如權(quán)利要求2所述的疊加容量存儲(chǔ)器，其特征在于，所述閃存單元還包括狀態(tài)信號(hào)端，所有的閃存單元的狀態(tài)信號(hào)端通過線或方式相連；位于所述串聯(lián)路徑上的第一個(gè)閃存單元的序列輸入信號(hào)端接VCC，序列輸出信號(hào)端接位于串聯(lián)路徑上的第二個(gè)閃存單元的序列輸入信號(hào)端，所述第二個(gè)閃存單元的序列輸出信號(hào)端接位于串聯(lián)路徑上的第三個(gè)閃存單元的序列輸入信號(hào)端...位于所述串聯(lián)路徑上的最后一個(gè)閃存單元的序列輸入信號(hào)端接上一個(gè)閃存單元的序列輸出信號(hào)端，所述最后一個(gè)閃存單元的序列信號(hào)輸出端浮空。4.如權(quán)利要求3所述的疊加容量存儲(chǔ)器，其特征在于，所述擴(kuò)展地址的位數(shù)根據(jù)下述公式確定m=log2n，其中所述m為擴(kuò)展地址的位數(shù)，所述n為閃存單元的數(shù)量。5.如權(quán)利要求4所述的疊加容量存儲(chǔ)器，其特征在于，當(dāng)所述閃存單元的數(shù)量為4個(gè)時(shí)，所述第一閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"00"，所述第二閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"01"，所述第三閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"10",所述第四閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"11"。6.—種疊加容量存儲(chǔ)器的控制方法，所述疊加容量存儲(chǔ)器包括串聯(lián)連接的第一閃存單元至第n閃存單元，其特征在于，所述閃存單元根據(jù)序列輸入信號(hào)值執(zhí)行復(fù)位操作，并在復(fù)位操作完成后，通過序列輸出信號(hào)控制串聯(lián)路徑上的下一個(gè)閃存單元的復(fù)位操作；所述閃存單元在所述復(fù)位操作完成后，在所獲取的操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配時(shí)，執(zhí)行所獲取的操作指令。7.如權(quán)利要求6所述的疊加容量存儲(chǔ)器的控制方法，其特征在于，所述操作指令包括指令地址，所述操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配，是通過所述指令地址和所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配確定的。8.如權(quán)利要求7所述的疊加容量存儲(chǔ)器的控制方法，其特征在于，若所述操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址不匹配，則忽略所述操作指令。9.如權(quán)利要求7所述的疊加容量存儲(chǔ)器的控制方法，其特征在于，所述擴(kuò)展地址的位數(shù)根據(jù)下述公式確定m=log2n,其中所述m為擴(kuò)展地址的位數(shù)，所述n為閃存單元的數(shù)量。10.如權(quán)利要求9所述的疊加容量存儲(chǔ)器，其特征在于，當(dāng)所述閃存單元的數(shù)量為4個(gè)時(shí)，所述第一閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"00",所述第二閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"01"，所述第三閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"10"，所述第四閃存單元的擴(kuò)展地址端對(duì)應(yīng)的地址為"11"。全文摘要一種疊加容量存儲(chǔ)器及控制方法，所述疊加容量存儲(chǔ)器包括串聯(lián)連接的第一閃存單元至第n閃存單元，所述疊加容量存儲(chǔ)器的控制方法包括，所述閃存單元根據(jù)序列輸入信號(hào)值執(zhí)行復(fù)位操作，并在復(fù)位操作完成后，通過序列輸出信號(hào)控制串聯(lián)路徑上的下一個(gè)閃存單元的復(fù)位操作；所述閃存單元在所述復(fù)位操作完成后，在所獲取的操作指令與所述閃存單元對(duì)應(yīng)的擴(kuò)展地址匹配時(shí)，執(zhí)行所獲取的操作指令。所述疊加容量存儲(chǔ)器及控制方法使得疊加容量存儲(chǔ)器執(zhí)行指令的操作簡(jiǎn)單并且效率提高。文檔編號(hào)G11C16/02GK101458960SQ20071009448公開日2009年6月17日申請(qǐng)日期2007年12月13日優(yōu)先權(quán)日2007年12月13日發(fā)明者柯羅特申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司