專利名稱：時鐘數(shù)據(jù)恢復電路及其操作方法
技術(shù)領域：
本發(fā)明涉及高速半導體存儲裝置，且更具體地，本發(fā)明涉及能夠恢復 半導體存儲裝置之內(nèi)的在高速信號及數(shù)據(jù)處理期間發(fā)生的失真的時鐘數(shù) 據(jù)恢復(CDR)電路及其操作方法。
背景技術(shù)：
在具有多種半導體裝置的系統(tǒng)中，半導體存儲裝置充當數(shù)據(jù)存儲裝 置。半導體存儲裝置輸出對應于從數(shù)據(jù)處理器例如中央處理單元(CPU)接 收的地址的數(shù)據(jù)，或?qū)臄?shù)據(jù)處理器接收的數(shù)據(jù)存儲到連同該數(shù)據(jù)輸入的 地址所選擇的存儲單元中。
隨著系統(tǒng)的操作速度增加且半導體集成技術(shù)發(fā)展，數(shù)據(jù)處理器需要半 導體存儲裝置以更高速度輸入/輸出數(shù)據(jù)。為使半導體存儲裝置更快且更 穩(wěn)定地操作，多種內(nèi)部電路必須能夠以高速操作并以高速在電漆t(yī)間傳送 信號或lt據(jù)。
為將半導M儲裝置應用于高速系統(tǒng)，用于信號或數(shù)據(jù)傳送的接口速 度亦已增加。在半導體存儲裝置中使用時鐘數(shù)據(jù)恢復(CDR)方法以便防止 接口操作期間由噪聲或干擾產(chǎn)生的信號或數(shù)據(jù)失真所導致的故障或不穩(wěn)
定操作。
為在高速傳送信號或數(shù)據(jù)中獲得可靠性，半導體存儲裝置使用CDR 電路。CDR技術(shù)本質(zhì)上用于高性能系統(tǒng)且恢復傳輸時因噪聲及干fet成失 真或改變的數(shù)據(jù)及時鐘。
數(shù)據(jù)及時鐘的傳輸可因若干原因而在半導體存儲裝置內(nèi)的數(shù)據(jù)及時鐘傳輸路徑上延遲。此延遲妨礙接收數(shù)據(jù)及時鐘以及進行相應操作的過 程，從而導致半導體存儲裝置的故障。為防止半導體存儲裝置的故障，半 導*儲裝置的內(nèi)部電路與外部參考時鐘同步執(zhí)行其內(nèi)部操作。因此，當 參考時鐘的相位與內(nèi)部操作中所使用的內(nèi)部時鐘的相位不一致時，半導體 存儲裝置的內(nèi)部電路必須根據(jù)相位差的檢測結(jié)果受到控制。例如，改變內(nèi) 部時鐘的相位，或內(nèi)部電路在考慮內(nèi)部時鐘的當前狀態(tài)的情況下執(zhí)行其內(nèi) 部操作。
CDR電路包括相位比較器，其用于檢測參考時鐘與內(nèi)部時鐘之間的 相位差；以及濾波器，其用于對所檢測相位差進行濾波以輸出檢測結(jié)果。
圖1為傳統(tǒng)CDR電路的框圖。
參考圖1， CDR電路包括相位比較器110及數(shù)字濾波器100。該數(shù)字 濾波器100包括滯后數(shù)字濾波器100A;S^前數(shù)字濾波器IOOB。
該相位比較器110比較外部參考時鐘REF的相位與用于控制內(nèi)部操作 的反饋時鐘FB的相位。當該反饋時鐘FB的相位超前于該參考時鐘REF 的相位時，相位比較器110輸出相位超前信號PD-EARLY，而當該^Jt時 鐘FB的相位滯后于該參考時鐘REF的相位時，輸出相位滯后信號 PD-LATE。
更具體地，滯后數(shù)字濾波器100A在預定周期內(nèi)接收相位滯后信號 PD-LATE，且當反饋時鐘FB的相位繼續(xù)滯后于參考時鐘REF的相位達預定 時間時輸出滯后狀態(tài)信號LATE。超前數(shù)字濾波器IOOB在預定周期內(nèi)接收 相位超前信號PD-EARLY ，且當^j績時鐘FB的相位繼續(xù)超前于參考時鐘REF 的相位達預定時間時輸出超前信號EARLY。
滯后數(shù)字濾波器100A包括滯后加法器120A、第一狀態(tài)保持單元140A， 及滯后確定單元160A。超前數(shù)字濾波器100B包括超前加法器120B、第二 狀態(tài)保持單元140B, ;SJ^前確定單元160B。由于滯后數(shù)字濾波器100A 的內(nèi)部結(jié)構(gòu)類似于超前數(shù)字濾波器100B的內(nèi)部結(jié)構(gòu)，因此以下描述將集 中在滯后數(shù)字濾波器100A上。
滯后加法器120A將在預定周期內(nèi)接收的相位滯后信號PD-LATE進行 相加。在此實施例中，滯后加法器120A由3位加法器實施，該3位加法 器將在參考時鐘REF的8個周期內(nèi)接收的相位滯后信號PD-LATE進行相 加。第一狀態(tài)保持單元140A接收對應于滯后加法器120A的相加結(jié)果的滯 后和信號SUM_LATE<0:2>，并響應于參考時鐘REF而將滯后信息信LATE-COM<0: 2>反饋至滯后加法器120A。當在參考時鐘REF的8個周期內(nèi) 接收的相位滯后信號PD-LATE的相加完成時，滯后確定單元160A才艮據(jù)滯 后信息信號LATE_COM<0: 2>輸出滯后狀態(tài)信號LATE。
圖2A為圖1的相位比較器110的電路圖。
參考圖2A，相位比較器110可由觸發(fā)器實施。該觸發(fā)器才艮據(jù)^J績時 鐘FB的相位及參考時鐘REF的相位輸出相位滯后信號PD-LATE或相位超 前信號PD-EARLY。
圖2B為圖1的滯后加法器120A的框圖。
參考圖2B，滯后加法器120A包括三個1位加法器122、 124及126。 滯后加法器120A將連續(xù)八次接收的相位滯后信號PD-LATE進行相加，以 輸出滯后和信號SUM-LATE<0: 2>。>^法器122及124輸出的參考符號CA1 及CA2表示進位。由于本領域技術(shù)人員已知用于將3位信號及1位信號亦 即滯后信息信號LATE_COM<0: 2>及相位滯后信號PD-LATE i^行相加的滯后 加法器120A，故將省略其詳細描述。
圖2C為圖1的第一狀態(tài)保持單元140A的電路圖。
參考圖2C，第一狀態(tài)保持單元140A包括三個觸發(fā)器142、 144及146。 觸發(fā)器142、 144及146接收滯后和信號SUM_LATE<0: 2>的各個位以響應 于參考時鐘REF而輸出各個滯后信息信號LATE-COM<0: 2>。
雖然未詳細示出，但超前數(shù)字濾波器100B包括超前加法器120B、第 二狀態(tài)保持單元140B, ;5L^前確定單元160B。超前加法器120B由3位加 法器實施，該3位加法器將在參考時鐘REF的8個周期內(nèi)接收的相位超前 信號PD-EARLY進行相加。第二狀態(tài)保持單元140B接收對應于超前加法器 120B的相加結(jié)果的超前和信號SUM-EARLY<0: 2>,并響應于參考時鐘REF 而將超前信息信號EARLY_COM<0: 2>反饋至超前加法器120B。當在參考時 鐘REF的8個周期內(nèi)接收的相位超前信號PD-EARLY的相加完成時，超前 確定單元160B根據(jù)超前信息信號EARLY一COM〈0:2〉輸出超前狀態(tài)信號 EARLY。
當相位滯后信號PD-LATE或相位超前信號PD-EARLY在參考時鐘REF 的8個周期內(nèi)連續(xù)出現(xiàn)超過預定頻率時，滯后確定單元160A;SJ1前確定 單元160B確定各個信號有效，并輸出滯后狀態(tài)信號LATE或超前狀態(tài)信號 EARLY。該滯后狀態(tài)信號LATE及超前狀態(tài)信號EARLY用于控制CDR ^Mt。 例如，當該滯后狀態(tài)信號LATE及該超前狀態(tài)信號EARLY中的一個啟動時，CDR電路根據(jù)該啟動信號操作。當該滯后狀態(tài)信號LATE及該超前狀態(tài)信 號EARLY中的兩者皆啟動時，CDR電路保持當前狀態(tài)而不作進一步調(diào)整。
雖然已在上述實施例中描述數(shù)字濾波器100關于參考時鐘REF的八個 周期輸出滯后狀態(tài)信號LATE ;SJ^前狀態(tài)信號EARLY,但本發(fā)明不限于此。 例如，如果數(shù)字濾波器100基于16個周期操作，則數(shù)字濾波器100可由 分別在滯后加法器120A M前加法器120B以及第一狀態(tài)保持單元140A 及第二狀態(tài)保持單元140B中的更大數(shù)目的加法器及觸發(fā)器來實施。
在CDR電路中，用于對^目位比較器110輸出的比較結(jié)果進行濾波以 便輸出滯后狀態(tài)信號LATE ;SA前狀態(tài)信號EARLY的數(shù)字濾波器100由如 上所述的多個加法器及多個觸發(fā)器實施。此種實施需要大量晶體管，從而 導致CDR電路的尺寸上的增加。亦即，數(shù)字濾波器IOO將在半導體存儲裝 置中占據(jù)大量面積。
隨著半導體存儲裝置的集成密度增加，已進行諸多努力來按比例縮減
元的核心區(qū)域。然而，由于傳統(tǒng)數(shù)字濾波器占據(jù)非常大的面積，所以當在 高度集成的半導*儲裝置中釆用傳統(tǒng)數(shù)字濾波器時存在限制。此外，即 使采用了傳統(tǒng)數(shù)字濾波器，其亦將對高度集成的半導體存儲裝置的設計方 面造成顯著負擔。

發(fā)明內(nèi)容
本發(fā)明的實施例針對提供一種CDR電路，該CDR電路在高度集成的半 導體裝置、電子裝置及系統(tǒng)中占據(jù)較小面積且易于進^i殳計修改。
根據(jù)本發(fā)明的一個方面，提供一種半導#^儲裝置，該半導體存儲裝 置包括存儲裝置，配置成存儲數(shù)據(jù)；相位比較器，配置成比較參考時鐘 的相位與內(nèi)部時鐘的相位，以輸出相位比較結(jié)果信號；數(shù)字濾波器，配置 成對預定周期期間接收的相位比較結(jié)果信號進行濾波以輸出控制信號；驅(qū) 動器，配置成通過調(diào)整預定周期來控制該數(shù)字濾波器；及接口，配置成響 應于控制信號而將對應于外部命令的數(shù)據(jù)及信號傳送至該存儲裝置。
根據(jù)本發(fā)明的另一方面，提供一種時鐘數(shù)據(jù)恢復電路，該時鐘數(shù)據(jù)恢 復電路包括數(shù)字濾波器，配置成對預定周期期間接收的相位比較結(jié)果信 號進行濾波且輸出控制信號；驅(qū)動器，配置成通過調(diào)整預定周期來控制該 數(shù)字濾波器；及輸入/輸出電路，配置成響應于控制信號而辨識數(shù)據(jù)及時鐘的輸入及輸出。
根據(jù)本發(fā)明的第三方面，提供一種數(shù)字濾波電路，該數(shù)字濾波電路包
括數(shù)字濾波器，配置成通過4吏用鎖存器對預定周期期間的輸A^信號進行 濾波且輸出控制信號；及驅(qū)動器，配置成確定預定周期且接收用于控制該 數(shù)字濾波器的該鎖存器的時鐘以便以脈沖形式輸出啟動信號。
根據(jù)本發(fā)明的第四方面，提供一種用于操作時鐘數(shù)據(jù)恢復電路的方 法，該方法包括對預定周期期間輸入的相位比較結(jié)果信號進行濾波且輸 出用于控制時鐘數(shù)據(jù)恢復操作的控制信號；通過分頻參考時鐘來控制預定 周期，且輸出用于控制所述控制信號的輸出的啟動信號；及響應于所述控 制信號而辨識數(shù)據(jù)及時鐘的輸入及輸出。
根據(jù)本發(fā)明的第五方面，提供一種用于操作半導體存儲裝置的方法， 該方法包括存儲數(shù)據(jù)；比較參考時鐘的相位與內(nèi)部時鐘的相位以輸出相 位比較結(jié)果信號；通過對預定周期期間輸入的所勤目位比較結(jié)果信號進行 濾波來產(chǎn)生控制信號；通過分頻參考時鐘來控制所述預定周期，且輸出用 于控制所述控制信號的輸出的啟動信號；及響應于所述控制信號而傳ilMt 應于外部命令的數(shù)據(jù)及信號。
為滿足高度集成的半導體存儲裝置、電子裝置及系統(tǒng)的較小面積要 求，取消了用于對相位比較結(jié)果進行濾波的數(shù)字濾波器中的多個加法器， 并減少了觸發(fā)器的數(shù)目。此夕卜，數(shù)字濾波器中加法器及觸發(fā)器的數(shù)目并不 根據(jù)對相位比較結(jié)果進行濾波期間的預定周期發(fā)生變化，而是由額外提供 的控制數(shù)字濾波器的驅(qū)動器確定所述預定周期。


圖1為傳統(tǒng)CDR電路的框圖。
圖2A為圖1的相位比較器的電路圖。
圖2B為圖1的滯后加法器的框圖。
圖2C為圖1的第一狀態(tài)保持單元140A的電路圖。
圖3為根據(jù)本發(fā)明的實施例的半導體存儲裝置的框圖。
圖4A及圖4B為圖3的滯后脈沖產(chǎn)生單元的電路圖。
圖5為圖3的滯后鎖存單元的電路圖。圖6為圖3的滯后狀態(tài)保持單元的電路圖。
圖7A及圖7B為圖3的驅(qū)動器的電路圖。
圖8A至圖8C為說明圖3的半導體存儲裝置的操作的時序圖。
具體實施例方式
在下文中，將參考附圖詳細描述根據(jù)本發(fā)明的時鐘數(shù)據(jù)恢復電路以及 其操作方法。
圖3為根據(jù)本發(fā)明的實施例的半導體存儲裝置的框圖。
參考圖3，該半導體存儲裝置包括相位比較器310、數(shù)字濾波器300 及驅(qū)動器400。
該相位比較器310比較參考時鐘REF的相位與內(nèi)部時鐘FB的相位， 以輸出相位比較結(jié)果信號至該數(shù)字濾波器300。該數(shù)字濾波器300將在預 定周期內(nèi)接收的相位比較結(jié)果信號進行濾波并輸出控制信號.該驅(qū)動器 400響應于參考時鐘REF而確定預定周期并控制該數(shù)字濾波器300。
該相位比較器310執(zhí)行與相位比較器110相同的功能。該相位比較器 310比較外部參考時鐘REF與用于控制內(nèi)部操作的內(nèi)部時鐘FB。當該內(nèi)部 時鐘FB的相位滯后于該參考時鐘REF的相位時，該相位比較器310輸出 相位滯后信號PD-LATE，而當該內(nèi)部時鐘FB的相位超前于該參考時鐘REF 的相位時，該相位比較器310輸出相位超前信號PD-EARLY。
該數(shù)字濾波器300包括滯后數(shù)字單元濾波器300A ;SJ1前數(shù)字單元濾 波器300B。該數(shù)字濾波器300不同于圖1的傳統(tǒng)數(shù)字濾波器100之處在 于該數(shù)字濾波器300是由該驅(qū)動器400予以控制。
更具體地，滯后數(shù)字單元濾波器300A接收相位滯后信號PD-LATE， 且當內(nèi)部時鐘FB的相位繼續(xù)滯后于參考時鐘REF的相位達預定周期時輸 出滯后狀態(tài)信號LATE。超前數(shù)字單元濾波器300B接收相位超前信號 PD—EARLY，且當內(nèi)部時鐘FB的相位繼續(xù)超前于參考時鐘REF的相位達預 定周期時輸出超前信號EARLY 。
驅(qū)動器400以預置分頻比(division ratio)對參考時鐘REF進行分頻， 使得滯后數(shù)字單元濾波器300A;SJ1前數(shù)字單元濾波器300B可每隔預定間 隔輸出滯后狀態(tài)信號LATE;SJ^前狀態(tài)信號EARLY。此后，驅(qū)動器400使 用分頻時鐘來以脈沖形式產(chǎn)生啟動信號EN至數(shù)字濾波器300。當啟動從數(shù)字濾波器300輸出的滯后狀態(tài)信號LATE時，半導M儲 裝置延遲CDR操作，而當啟動超前狀態(tài)信號EARLY時，半導體存儲裝置使 CDR操作提前。此外，當啟動滯后狀態(tài)信號LATE M前狀態(tài)信號EARLY 兩者時，半導體存儲裝置將CDR操作保持為當前狀態(tài)。
雖然未示出，但半導體存儲裝置包括多個數(shù)據(jù)存儲裝置，例如，多個 存儲體。此外，半導體存儲裝置包括接口電路，該接口電路用于根據(jù)滯后 狀態(tài)信號LATE ;5U^前狀態(tài)信號EARLY將對應于外部命令的數(shù)據(jù)或信號傳 送至存儲裝置。當將根據(jù)本發(fā)明的實施例的CDR電路應用于高速網(wǎng)絡裝置 時，亦可將滯后狀態(tài)信號LATE M前狀態(tài)信號EARLY供應至數(shù)據(jù)/信號輸 入/輸入電路。
根據(jù)本發(fā)明的實施例，由于驅(qū)動器400確定比較內(nèi)部時鐘FB的相位 與參考時鐘REF的相位的預定周期，故即使預定周期發(fā)生變化，數(shù)字濾波 器300的內(nèi)部結(jié)構(gòu)及電路面積亦不會改變。因此，加法器及觸發(fā)器的數(shù)目 不會增加且半導體存儲裝置可以較小電路面積實施，此為高度集成的半導 體存儲裝置及系統(tǒng)所需。
如上所述，數(shù)字濾波器300包括滯后數(shù)字單元濾波器300A,配置 成響應于從驅(qū)動器400輸出的啟動信號EN而輸出滯后狀態(tài)信號LATE;及 超前數(shù)字單元濾波器300B,配置成響應于從驅(qū)動器400輸出的啟動信號 EN而輸出超前狀態(tài)信號EARLY。
更具體地，滯后數(shù)字單元濾波器300A包括滯后脈沖產(chǎn)生單元320A、 滯后鎖存單元340A，及滯后狀態(tài)保持單元360A。該滯后脈沖產(chǎn)生單元320A 接))M目位比較器310的輸出信號以輸出滯后脈沖LATE-P。該滯后鎖存單 元340A響應于啟動信號EN而鎖存滯后脈沖LATE-P。該滯后狀態(tài)保持單
狀悉信號""lATE。超前數(shù)字單元濾波器300B包括超前脈沖產(chǎn)生單元320B、 超前鎖存單元340B,;SJ1前狀態(tài)保持單元360B。該超前脈沖產(chǎn)生單元320B 接)M目位比較器310的輸出信號以輸出超前脈沖EARLY-P。該超前鎖存單 元340B響應于啟動信號EN而鎖存超前脈沖EARLY-P。該超前狀態(tài)保持單
狀態(tài)信號EARLY。
由于滯后數(shù)字單元濾波器300A的內(nèi)部結(jié)構(gòu)及操作類似于超前數(shù)字單 元濾波器300B的內(nèi)部結(jié)構(gòu);SJMt，故以下描述將集中在滯后數(shù)字單元濾 波器300A上。圖4A及圖4B為圖3的滯后脈沖產(chǎn)生單元320A的電路圖。
參考圖4A，該滯后脈沖產(chǎn)生單元320A包括延遲器322,配置成延 遲輸入信號；及邏輯門324，配置成接收該延遲器322的輸入信號及輸出 信號，以產(chǎn)生滯后脈沖LATE-P。更具體地，該延遲器322延i^M目位比 較器310輸出的相位滯后信號PD-UTE，且邏輯門324對該相位滯后信號 PD一LATE及該延遲器322的輸出信號進行與非(NAND)^Mt，以產(chǎn)生滯后脈 沖LATE-P。
廣泛地使用具有以反饋回路連接的多個組件的振蕩器來產(chǎn)生脈沖成 形信號。由于滯后脈沖產(chǎn)生單元320A必須無相位延i^地處理相位滯后信 號PD-LATE,故優(yōu)選地使用延遲器322及邏輯門324，而不^gj績回路型 振蕩器。
參考圖4B，延遲器322包括一個反相器。該反相器的延遲值成為滯 后脈沖LATE-P的脈沖寬度。在另一實施例中，延遲器322可包括多個反 相器。然而，當以與非門實施邏輯門324時，反相器的數(shù)目必須為奇數(shù)。 因此，盡管滯后脈沖LATE-P是反相脈沖形式，但其是以脈沖成形信號形 式產(chǎn)生。
圖5為圖3的滯后鎖存單元340A的電路圖。
參考圖5，滯后鎖存單元340A包括第一與非門，配置成接收啟動 信號EN;及第二與非門，配置成接收滯后脈沖LATE-P。該第一與非門的 輸出端子連接至該笫二與非門的輸入端子，而該第二與非門的輸出端子連 接至該第一與非門的輸入端子。因此，該第一與非門與該第二與非門構(gòu)成 鎖存器。該滯后鎖存單元340A根據(jù)對應于預定周期的啟動信號EN及滯后 脈沖LATE-P改變鎖存值SR-L，并將其輸出至滯后狀態(tài)保持單元360A。
圖6為圖3的滯后狀態(tài)保持單元360A的電路圖。
參考圖6，滯后狀態(tài)保持單元360A包括一個觸發(fā)器。更具體地，該 滯后狀態(tài)保持單元360A響應于參考時鐘REF而輸出滯后鎖存單元340A 的輸出信號SR-L。
圖7A及圖7B為圖3的驅(qū)動器400的電路圖。
參考圖7A，該驅(qū)動器400包括分頻單元384，配置成接收該參考時 鐘REF來確定該數(shù)字濾波器300確定相位滯后或超前的預定周期；及驅(qū)動 脈沖產(chǎn)生單元386，配置成響應于分頻單元384的輸出信號REF-DIV而以 脈沖形式輸出啟動信號EN。該驅(qū)動器400可進一步包括緩沖器，配置成緩沖該參考時鐘REF。在此實施例中，該緩沖器由一個反相器實施。
分頻單元384可根據(jù)半導體存儲裝置的操作環(huán)境調(diào)整參考時鐘REF 的分頻比。例如，該分頻單元384以4:1、 8:1或16:1的分頻比來分頻參 考時鐘REF。換言之，該分頻單元384根據(jù)4:1、 8:1或16:1的分頻比產(chǎn) 生具有對應于參考時鐘REF的四個周期、八個周期或十六個周期的周期的 信號REF-DIV。將該信號REF-DIV傳送至驅(qū)動脈沖產(chǎn)生單元386。
參考圖7B，該驅(qū)動脈沖產(chǎn)生單元386包括延遲組件，配置成延遲 輸入信號；及邏輯門，配置成通過使用該延遲組件的輸入信號及輸出信號 產(chǎn)生脈沖。該驅(qū)動脈沖產(chǎn)生單元386具有與圖4A及圖4B中所i兌明的滯后 脈沖產(chǎn)生單元320A的結(jié)構(gòu)不同的結(jié)構(gòu)。驅(qū)動脈沖產(chǎn)生單元386的延遲組 件由偶數(shù)個串聯(lián)連接的反相器實施。邏輯門由同(XN0R)門實施。從驅(qū)動脈 沖產(chǎn)生單元386輸出的啟動信號EN具有>^相脈沖形式。
如上所述，獨立提供驅(qū)動器400以控制數(shù)字濾波器300，且使用驅(qū)動 器400的分頻單元384控制輸出滯后狀態(tài)信號LATE ;Sj^前狀態(tài)信號EARLY 的預定周期。因此，在傳統(tǒng)CDR電路中，根據(jù)輸出滯后狀態(tài)信號LATE及 超前狀態(tài)信號EARLY的預定周期確定數(shù)字濾波器100中加法器及觸發(fā)器的 數(shù)目。然而，根據(jù)本發(fā)明的實施例，可才艮據(jù)^Mt環(huán)境容易并方^更地^"改半 導M儲裝置的設計。此外，消除用于現(xiàn)有技術(shù)中的加法器且減少觸發(fā)器 的數(shù)目。因此，根據(jù)本發(fā)明的實施例的CDR電路可適用于高度集成的半導 體存儲裝置及高度集成的系統(tǒng)電路中。此外，可減少半導體存儲裝置或系 統(tǒng)電路的面積且可減少功率消耗。
圖8A至圖8C為說明圖3的半導M儲裝置的操作的時序圖。圖8A
形的各個情況。在各;況下，滯i狀態(tài)信號LATE ;SJ^前狀態(tài)信號EARLY 的預定周期是參考時鐘REF的八個周期。
具體地，圖8A說明內(nèi)部時鐘FB的相位在預定周期期間超前于參考時 鐘REF的相位的情況。內(nèi)部時鐘FB的相位在參考時鐘REF的八個周期期 間始終超前于參考時鐘REF的相位。超前數(shù)字單元濾波器300B的超前脈 沖產(chǎn)生單元320B根據(jù)^目位比較器310輸出的相位超前信號PD-EARLY 產(chǎn)生超前脈沖EARLY-P。啟動信號EN在參考時鐘REF的每八個周期中被 啟動且輸入至超前數(shù)字單元濾波器300B。因此，超前數(shù)字單元濾波器300B 啟動超前狀態(tài)信號EARLY。在這些操作期間，內(nèi)部時鐘FB的相位未滯后 于參考時鐘REF的相位。因此，滯后數(shù)字單元濾波器300A的滯后脈沖產(chǎn)生單元320A不啟動滯后脈沖LATE-P，且滯后數(shù)字單元濾波器300A不啟 動滯后狀態(tài)信號LATE。
圖8B說明內(nèi)部時鐘FB的相位在預定周期期間滯后于參考時鐘REF 的相位的情況。此情況與圖8A的情況相反。內(nèi)部時鐘FB的相位在參考時 鐘REF的八個周期期間始終滯后于參考時鐘REF的相位。滯后數(shù)字單元濾
后信號PD-LATE產(chǎn)生滯后脈沖LATE-P。因此，滯后數(shù)字單元濾波器300A 啟動滯后狀態(tài)信號LATE，且超前數(shù)字單元濾波器300B不啟動超前狀態(tài)信 號EARLY。
時鐘REF的相位的情況。在此情況下，相位比較器310輸出相位滯后信號 PD-LATE ;M目位超前信號PD-EARLY，且數(shù)字濾波器300的滯后數(shù)字單元濾 波器300A ;5U^前數(shù)字單元濾波器300B分別啟動滯后狀態(tài)信號LATE與超 前狀態(tài)信號EARLY。
如上所述，半導體存儲裝置僅在滯后狀態(tài)信號LATE被啟動時延遲CDR 操作，且僅在超前狀態(tài)信號EARLY被啟動時使CDR操作提前。圖8A及圖 8B中所示的波形OUT的參考符號E及L分別表示這些情況。此外，參考 圖8C中的參考符號H，當滯后狀態(tài)信號LATE ;SJ^前狀態(tài)信號EARLY兩者 被啟動時，半導M儲裝置將CDR操作保持為當前狀態(tài)。
該數(shù)字濾波器3 0 0及該驅(qū)動器4 00可用于其它電子裝置以及時鐘或數(shù) 據(jù)恢復裝置中。例如，數(shù)字濾波器及驅(qū)動器可對其他輸入信號而非相位比 較結(jié)果信號進行濾波。
根據(jù)本發(fā)明的實施例，CDR電路可經(jīng)設計以減少輸出相位比較結(jié)果的 濾波器的內(nèi)部組件。因此，CDR電路可以較小面積提供在高度集成的半導 *儲裝置及高度集成的電子裝置以及系統(tǒng)中。因此，此可實現(xiàn)半導體存 儲裝置及電子裝置以及系統(tǒng)的高度集成。
此外，可通過驅(qū)動器的設計修改來控制濾波器對相位比較結(jié)果進行濾 波的操作。因此，可容易地根據(jù)高度集成的半導體存儲裝置及高度集成的 電子裝置以及系統(tǒng)的操作環(huán)境修改CDR電路的設計。
此外，具有根據(jù)本發(fā)明電路的CDR的半導體存儲裝置或電子裝置及系 統(tǒng)可高度集成且其功率消耗可減少，這是因為其內(nèi)部組件可得以減少。
雖然已關于具體實施例描述了本發(fā)明，但對于本領域技術(shù)人員而言將會明顯的是，可在不脫離以下權(quán)利要求中所限定的本發(fā)明的精神及范圍的 情況下進行多種改變及修改。
權(quán)利要求
1. 一種半導體存儲裝置，其包括存儲裝置，配置成存儲數(shù)據(jù)；相位比較器，配置成比較參考時鐘的相位與內(nèi)部時鐘的相位，以輸出相位比較結(jié)果信號；數(shù)字濾波器，配置成對預定周期期間接收的所述相位比較結(jié)果信號進行濾波以輸出控制信號；驅(qū)動器，配置成通過調(diào)整所述預定周期來控制所述數(shù)字濾波器；及接口，配置成響應于所述控制信號而將對應于外部命令的數(shù)據(jù)及信號傳送至所述存儲裝置。
2. 如權(quán)利要求1所述的半導體存儲裝置，其中，所述數(shù)字濾波器 配置成在所述預定周期期間發(fā)生所述參考時鐘滯后于所述內(nèi)部時鐘的狀 態(tài)時，輸出滯后狀態(tài)信號，而在所述預定周期期間發(fā)生所述參考時鐘超前 于所述內(nèi)部時鐘的狀態(tài)時，輸出超前狀態(tài)信號。
3. 如權(quán)利要求2所述的半導體存儲裝置，其中，所述數(shù)字濾波器 包括滯后數(shù)字單元濾波器，配置成響應于從所述驅(qū)動器輸出的啟動信號而 輸出所述滯后狀態(tài)信號；及超前數(shù)字單元濾波器，配置成響應于從所述驅(qū)動器輸出的所述啟動信 號而輸出所^前狀態(tài)信號。
4. 如權(quán)利要求3所述的半導體存儲裝置，其中，所述滯后數(shù)字單 元濾波器包括滯后脈沖產(chǎn)生單元，配置成接收所i^目位比較結(jié)果信號以產(chǎn)生滯后脈沖；滯后鎖存單元，配置成響應于所述啟動信號而鎖存所述滯后脈沖；及滯后狀態(tài)保持單元，配置成響應于所述參考時鐘而輸出所述滯后鎖存 單元的輸出值作為所述滯后狀態(tài)信號。
5. 如權(quán)利要求3所述的半導體存儲裝置，其中，所^前數(shù)字單 元濾波器包括超前脈沖產(chǎn)生單元，配置成接收所述相位比較結(jié)果信號以產(chǎn)生超前脈沖；超前鎖存單元，配置成響應于所述啟動信號而鎖存所^前脈沖；及超前狀態(tài)保持單元，配置成響應于所述參考時鐘而輸出所i^前鎖存 單元的輸出值作為所^前狀態(tài)信號。
6. 如權(quán)利要求1所述的半導體存儲裝置，其中，所述驅(qū)動器包括分頻單元，配置成分頻所述參考時鐘來確定所述預定周期；及驅(qū)動脈沖產(chǎn)生單元，配置成響應于所述分頻單元的輸出信號而以脈沖 形式輸出啟動信號。
7. 如權(quán)利要求6所述的半導體存儲裝置，其中，所述分頻單元配 置成根據(jù)所述半導體存儲裝置的操作環(huán)境而以4:1、 8:1或16:1的分頻比 來分頻所述參考時鐘。
8. —種時鐘數(shù)據(jù)恢復電路，其包括數(shù)字濾波器，配置成對在預定周期期間接收的相位比較結(jié)果信號進行 濾波且輸出控制信號；驅(qū)動器，配置成通過調(diào)整所述預定周期來控制所述數(shù)字濾波器；及輸入/輸出電路，配置成響應于所述控制信號而辨識數(shù)據(jù)及時鐘的輸 入及輸出。
9. 如權(quán)利要求8所述的時鐘數(shù)據(jù)恢復電路，進一步包括相位比較 器，該相位比較器配置成比較參考時鐘的相位與內(nèi)部時鐘的相位，以輸出 所述相位比較結(jié)果信號。
10. 如權(quán)利要求9所述的時鐘數(shù)據(jù)恢復電路，其中，所述數(shù)字濾波 器配置成在所述預定周期期間發(fā)生所述參考時鐘滯后于所述內(nèi)部時鐘的 狀態(tài)時，輸出滯后狀態(tài)信號，而在所述預定周期期間發(fā)生所述參考時鐘超 前于所述內(nèi)部時鐘的狀態(tài)時，輸出超前狀態(tài)信號。
11. 如權(quán)利要求8所述的時鐘數(shù)據(jù)恢復電路，其中，所述輸入/輸出 電路僅在所述滯后狀態(tài)信號被啟動時延遲時鐘數(shù)據(jù)恢復操作，僅在所^！ 前狀態(tài)信號被啟動時使所述時鐘數(shù)據(jù)恢復操作提前，而在所述滯后狀態(tài)信前狀態(tài)，
12. 如權(quán)利要求10所述的時鐘數(shù)據(jù)恢復電路，其中，所迷數(shù)字濾波 器包括滯后數(shù)字單元濾波器，配置成響應于從所述驅(qū)動器輸出的啟動信號而 輸出所述滯后狀態(tài)信號；及超前數(shù)字單元濾波器，配置成響應于從所述驅(qū)動器輸出的所述啟動信 號而輸出所^前狀態(tài)信號。
13. 如權(quán)利要求12所述的時鐘數(shù)據(jù)恢復電路，其中，所述滯后數(shù)字 單元濾波器包括滯后脈沖產(chǎn)生單元，配置成接收所i^目位比較結(jié)果信號以產(chǎn)生滯后脈沖；滯后鎖存單元，配置成響應于所述啟動信號而鎖存所述滯后脈沖；及滯后狀態(tài)保持單元，配置成響應于所述參考時鐘而輸出所述滯后鎖存 單元的輸出值作為所述滯后狀態(tài)信號。
14. 如權(quán)利要求12所述的時鐘數(shù)據(jù)恢復電路，其中，所述超前數(shù)字 單元濾波器包括超前脈沖產(chǎn)生單元，配置成接收所勤目位比較結(jié)果信號以產(chǎn)生超前脈沖；超前鎖存單元，配置成響應于所述啟動信號而鎖存所^前脈沖；及超前狀態(tài)保持單元，配置成響應于所述參考時鐘而輸出所M前鎖存 單元的輸出值作為所^前狀態(tài)信號。
15. 如權(quán)利要求8所述的時鐘數(shù)據(jù)恢復電路，其中，所述驅(qū)動器包括分頻單元，配置成分頻參考時鐘來確定所述預定周期；及驅(qū)動脈沖產(chǎn)生單元，配置成響應于所迷分頻單元的輸出信號而以脈沖 形式輸出啟動信號。
16. 如權(quán)利要求15所述的時鐘數(shù)據(jù)恢復電路，其中，所述分頻單元 配置成^^據(jù)所述半導M儲裝置的^Mt環(huán)境而以4:1、 8:1或16:1的分頻 比來分頻所述參考時鐘。
17. —種數(shù)字濾波電路，其包括數(shù)字濾波器，配置成通過4吏用鎖存器對預定周期期間的^Vv信號進行濾波并輸出控制信號；及驅(qū)動器，配置成確定所述預定周期并接收用于控制所述數(shù)字濾波器的 所述鎖存器的時鐘，以便以脈沖形式輸出啟動信號。
18. 如權(quán)利要求17所述的數(shù)字濾波電路，其中，所述驅(qū)動器包括分頻單元，配置成分頻所述時鐘來確定所述預定周期；及驅(qū)動脈沖產(chǎn)生單元，配置成響應于所述分頻單元的輸出信號而輸出所 述啟動信號。
19. 如權(quán)利要求17所述的數(shù)字濾波電路，其中，所述數(shù)字濾波器進 一步包括脈沖產(chǎn)生單元，配置成產(chǎn)生對應于所述輸入信號的脈沖；及狀態(tài)保持單元，配置成響應于所述參考時鐘而輸出所述鎖存器的輸出 值作為所述控制信號；其中，所述鎖存器臨時存儲所述脈沖。
20. —種用于操作時鐘數(shù)據(jù)恢復電路的方法，該方法包括時鐘數(shù)據(jù)恢復操作^控制信號/'、 * ' 一；'；'通過分頻參考時鐘來控制所述預定周期，且輸出用于控制所述控制信 號的輸出的啟動信號；及響應于所述控制信號而辨識數(shù)據(jù)及時鐘的輸入及輸出。
21. 如權(quán)利要求20所述的方法，進一步包括 比較參考時鐘的相位與內(nèi)部時鐘的相位；及 根據(jù)該比較結(jié)果輸出所&目位比較結(jié)果信號。
22. ，權(quán)利要求21所述的方法，其中，所述對所^目位比較結(jié)果信 號進行濾波以及所述輸出所述控制信號包括根據(jù)所i^目位比較結(jié)果信號輸出脈沖信號；響應于所述啟動信號而鎖存所述脈沖信號；及響應于所述參考時鐘而輸出所述被鎖存的脈沖信號作為所述控制信號。
23. 如權(quán)利要求22所述的方法，其中，所述時鐘數(shù)據(jù)恢復操作根據(jù) 所述控制信號而延遲、提前及保持為當前狀態(tài).
24. —種用于操作半導體存儲裝置的方法，其包括 存儲數(shù)據(jù)；比較參考時鐘的相位與內(nèi)部時鐘的相位以輸出相位比較結(jié)果信號；通過對預定周期期間輸入的所述相位比較結(jié)果信號進行濾波來產(chǎn)生 控制信號；通過分頻所述參考時鐘來控制所述預定周期，且輸出用于控制所述控 制信號的輸出的啟動信號；及響應于所述控制信號而傳iH^t應于外部命令的數(shù)據(jù)及信號。
25. 如權(quán)利要求24所述的方法，其中，所述產(chǎn)生所述控制信號包括 接收所i^目位比較結(jié)果信號以輸出脈沖信號； 響應于所述啟動信號而鎖存所述脈沖信號；及 響應于所述參考時鐘而輸出所述被鎖存的脈沖信號作為所述控制信號。
全文摘要
本發(fā)明提供一種時鐘數(shù)據(jù)恢復(CDR)電路及其操作方法，該時鐘數(shù)據(jù)恢復(CDR)電路占據(jù)高度集成的半導體裝置、電子裝置及系統(tǒng)中所需的小面積且易于進行設計修改。該CDR電路包括數(shù)字濾波器，配置成對預定周期期間接收的相位比較結(jié)果信號進行濾波并輸出控制信號；驅(qū)動器，配置成通過調(diào)整所述預定周期來控制所述數(shù)字濾波器；及輸入/輸出電路，配置成響應于所述控制信號而辨識數(shù)據(jù)及時鐘的輸入及輸出。
文檔編號G11C7/10GK101425327SQ20081008751
公開日2009年5月6日 申請日期2008年3月19日 優(yōu)先權(quán)日2007年11月2日
發(fā)明者卞相淵, 姜宗昊, 權(quán)大漢, 金容棋, 金敬勛 申請人:海力士半導體有限公司