專利名稱：具有讀出放大器的半導(dǎo)體存儲設(shè)備及其數(shù)據(jù)讀出方法
具有讀出放大器的半導(dǎo)體存儲設(shè)備及其數(shù)據(jù)讀出方法 相關(guān)申請的交叉引用這個(gè)美國非臨時(shí)專利申請要求于2007年1月8日提交的韓國專利申請 No. 10-2007-02091的依據(jù)35 U.S.C. § 119的優(yōu)先權(quán),其整個(gè)內(nèi)容包含在此作 為參考。技術(shù)領(lǐng)域本公開涉及半導(dǎo)體存儲設(shè)備，并更具體地，涉及具有根據(jù)預(yù)定時(shí)序在鎖 存類型操作模式上可變的數(shù)據(jù)總線讀出放大器的半導(dǎo)體存儲設(shè)備。
背景技術(shù)：
一般來講，在半導(dǎo)體存儲設(shè)備中，讀出放大器操作來檢測和放大在單元 陣列中存儲的低電平信號，并且將檢測和放大的信號傳輸?shù)綌?shù)據(jù)輸出緩沖器中。典型的半導(dǎo)體存儲設(shè)備被組成包括單元陣列、行解碼器、位線(BL)讀 出放大器、數(shù)據(jù)總線(DB)讀出放大器、列解碼器和控制邏輯塊。從半導(dǎo)體存儲設(shè)備的單元中讀取數(shù)據(jù)到外部設(shè)備(例如，到存儲控制器)的過程如下所述。半導(dǎo)體存儲設(shè)備的行解碼器接收行地址并且激活對應(yīng)于該 行地址的字線。BL讀出放大器由控制邏輯塊啟動(enabled),并然后鎖存激 活字線的單元數(shù)據(jù)。列解碼器接收列地址并且向DB讀出放大器提供與列地 址對應(yīng)的BL讀出放大的信息。通過控制邏輯塊啟動DB讀出放大器。DB讀 出放大器檢測和放大BL讀出放大的信息，并且將放大的信號輸出到數(shù)據(jù)輸 出緩沖器中。當(dāng)檢測和放大BL讀出放大的信息時(shí)，DB讀出放大器以半鎖存類型和全 鎖存類型之一進(jìn)行操作。利用半鎖存類型，即使輸入信號由于噪聲而波動，DB讀出放大器仍操 作以輸出正確數(shù)據(jù)。換句話說，即使一旦檢測到錯(cuò)誤數(shù)據(jù)，如果此后再次輸 入正確數(shù)據(jù)，則DB讀出放大器就會檢測并放大重新輸入的正確數(shù)據(jù)并且輸出放大的正確數(shù)據(jù)。因而，半鎖存類型的DB讀出放大器在改善噪聲容限特性方面是有用的。但是半鎖存DB讀出放大器具有的缺點(diǎn)在于，在電路操作 中存在更多的電流消耗，并且輸出信號在它的全范圍中擺幅較小。這里，"全 擺幅"指的是一種狀態(tài)，即將輸出信號放大為施加到讀出放大器的電源電壓 (Vcc)的電平。利用全鎖存類型，DB讀出放大器可操作為僅僅具有小的電流耗散 (dissipation),同時(shí)將輸入信號放大至全電源電平。全鎖存類型的DB讀出 放大器能夠以全擺幅操作。但是，當(dāng)輸入信號由于噪聲而波動時(shí)，全鎖存類 型的DB讀出放大器可能輸出錯(cuò)誤數(shù)據(jù)。換句話說，即使在輸入錯(cuò)誤數(shù)據(jù)之 后再次輸入正確數(shù)據(jù)，全鎖存類型的DB讀出放大器也不能檢測并放大正確 數(shù)據(jù)，而是檢測并放大錯(cuò)誤數(shù)據(jù)并且輸出放大的錯(cuò)誤數(shù)據(jù)。因此，全鎖存類 型的DB讀出放大器比半鎖存類型的DB讀出放大器對噪聲更敏感。因此，半鎖存類型的DB讀出放大器耗散大量電流并具有不充分的全擺 幅，而全鎖存類型的DB讀出放大器對噪聲敏感并且可能產(chǎn)生錯(cuò)誤數(shù)據(jù)。發(fā)明內(nèi)容本發(fā)明的示范實(shí)施例旨在想要一種具有能夠?qū)嵤┓€(wěn)定的讀出放大功能的 DB讀出放大器的半導(dǎo)體存儲設(shè)備、及其數(shù)據(jù)讀出方法。本發(fā)明示例性的實(shí)施例旨在想要一種具有耐噪聲的DB讀出放大器的半 導(dǎo)體存儲設(shè)備、及其數(shù)據(jù)讀出方法。本發(fā)明的示例性實(shí)施例包括一種半導(dǎo)體存儲設(shè)備，該設(shè)備包括存儲單 元陣列，具有沿行和列排列的存儲單元；行解碼器，選擇多行中的一行并且 激活所選擇的行；位線讀出放大器，檢測并放大通過列與選擇的行耦接的存 儲單元的數(shù)據(jù)；數(shù)據(jù)總線讀出放大器，檢測并放大從位線讀出放大器中輸出 的數(shù)據(jù)；和控制邏輯塊，在讀操作中啟動所述位線和數(shù)據(jù)總線讀出放大器， 在預(yù)定時(shí)間段中以半鎖存類型模式操作該數(shù)據(jù)總線讀出放大器，以及在該預(yù) 定時(shí)間段之后以全鎖存類型模式操作該數(shù)據(jù)總線讀出放大器。在這個(gè)示例性實(shí)施例中，控制邏輯塊生成鎖存類型選擇信號和讀出放大 器啟動信號。在這個(gè)示例性實(shí)施例中，響應(yīng)于讀出放大器啟動信號的激活，啟動該數(shù) 據(jù)總線讀出放大器。在這個(gè)示例性實(shí)施例中，在從有效時(shí)間段開始的預(yù)定時(shí)間段期間，在讀 出放大器啟動信號的有效時(shí)間段中激活鎖存類型選擇信號。根據(jù)示例性實(shí)施例，響應(yīng)于鎖存類型選擇信號的激活，數(shù)據(jù)總線讀出放 大器操作為半鎖存類型。在這個(gè)示例性實(shí)施例中，響應(yīng)于鎖存類型選擇信號的無效，數(shù)據(jù)總線讀 出放大器以全鎖存類型操作。本發(fā)明的示例性實(shí)施例提供了一種半導(dǎo)體存儲設(shè)備，該設(shè)備包括存儲 單元陣列，具有沿行和列排列的存儲單元；第一讀出放大器，檢測并放大通 過列與選擇的行耦接的存儲單元的數(shù)據(jù)；和第二讀出放大器，檢測并放大通 過數(shù)據(jù)總線從第 一讀出放大器輸出的數(shù)據(jù)。第二讀出放大器被配置為在第一 讀出時(shí)間段中操作為半鎖存類型，并且在第 一讀出時(shí)間段之后的第二讀出時(shí) 間段中操作為全鎖存類型。在這個(gè)示例性實(shí)施例中，第一和第二讀出時(shí)間段形成第二讀出放大器的 有效時(shí)間段。本發(fā)明的示例性實(shí)施例還提供了 一種具有包括沿行和列排列的存儲單元 的存儲單元陣列的半導(dǎo)體存儲設(shè)備的數(shù)據(jù)讀出方法。所述方法包括下列步驟 讀出并放大通過列與選擇的行耦接的存儲單元的數(shù)據(jù)；在第 一讀出時(shí)間段中， 按照半鎖存類型模式讀出并放大從數(shù)據(jù)總線輸出的讀出和放大的數(shù)據(jù)；以及 在第 一讀出時(shí)間段之后的第二讀出時(shí)間段中，按照全鎖存類型模式讀出并放 大半鎖存類型的讀出和放大的數(shù)據(jù)。在這里可以參考說明書的剩余部分以及附圖，實(shí)現(xiàn)對本發(fā)明示例性實(shí)施 例的特性和優(yōu)點(diǎn)的進(jìn)一 步理解。


結(jié)合下列附圖，從以下的描述中，將更詳細(xì)地理解本發(fā)明的示例性實(shí)施 例，其中除非另作說明，在各圖中相似的附圖標(biāo)記始終表示相似的部分。在 圖中圖2是圖1中圖示的數(shù)據(jù)總線讀出放大器的電路圖； 圖3是示出當(dāng)存在正常數(shù)據(jù)的輸入時(shí)的數(shù)據(jù)總線讀出放大器的操作的時(shí) 序圖；以及圖4是示出當(dāng)存在錯(cuò)誤數(shù)據(jù)的輸入時(shí)的數(shù)據(jù)總線讀出放大器的操作的時(shí) 序圖。
具體實(shí)施方式
下面將參看附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可 以實(shí)施為不同的形式，并且不應(yīng)該被解釋為對在這里闡述的示例性實(shí)施例的 限制。相反地，提供這些示例性實(shí)施例，以便這個(gè)公開將是徹底和完整的， 并且將向本領(lǐng)域中的那些普通技術(shù)人員完全表達(dá)本發(fā)明的范圍。在整個(gè)附圖 中，相似的附圖標(biāo)記始終涉及相似的元件。根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體存儲設(shè)備的DB讀出放大器在讀操 作中的第 一讀出時(shí)間段期間根據(jù)預(yù)定時(shí)序在半鎖存類型模式下操作。如果再 次向其輸入正確數(shù)據(jù)，即使已輸入了錯(cuò)誤數(shù)據(jù)，半鎖存類型的DB讀出放大 器仍檢測并放大該正確數(shù)據(jù)。此外，在以半鎖存類型模式操作之后，DB讀出 放大器在第二讀出時(shí)間段期間根據(jù)預(yù)定時(shí)序以全鎖存類型模式操作，使讀出 的數(shù)據(jù)為全擺幅，以減少電流耗散。在下文中，將結(jié)合附圖描述本發(fā)明的示例性實(shí)施例。圖1是根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體存儲設(shè)備的方框圖。參看圖1,根據(jù)本發(fā)明的這個(gè)示例性實(shí)施例的半導(dǎo)體存儲設(shè)備100包括 單元陣列10、 BL讀出放大器塊(BLSA) 20、 DB讀出放大器(DBSA) 30、 列解碼器40、控制邏輯塊50、行解碼器60和輸入/輸出緩沖器70。 BL讀出 放大器20可以被稱為"第一讀出放大器"，而DB讀出放大器30可以被稱為 "第二讀出放大器"。單元陣列10包括在行(或者字線)和列(或者位線)的矩陣中排列的存 儲單元。通過控制邏輯塊50控制行解碼器60,并且行解碼器60通過解碼行 地址來選擇單元陣列IO的字線。通過控制邏輯塊50啟動BL讀出放大器塊20,該控制邏輯塊50鎖存在 讀操作期間由行解碼器60選擇的字線的單元數(shù)據(jù)，以及鎖存在寫操作期間從 外部輸入的數(shù)據(jù)。BL讀出放大器塊20包括與單元陣列10的每一位線相對應(yīng) 的多個(gè)BL讀出放大器。控制邏輯塊50控制列解碼器40通過解碼列地址來選擇BL讀出放大器20因?yàn)锽L讀出放大器和與其對應(yīng)的位線連接，所以列解碼器40實(shí)際上起 到通過解碼列地址來選擇單元陣列的對應(yīng)位線的作用。所選擇的BL讀出放 大器20在寫操作中將其鎖存數(shù)據(jù)存儲到通過行解碼器60選擇的字線的對應(yīng) 單元中，并且在讀操作中通過數(shù)據(jù)總線將其鎖存數(shù)據(jù)輸出到DB讀出放大器 30。
在讀操作期間，通過從控制邏輯塊50提供的讀出放大器啟動信號FRP 啟動DB讀出放大器30，并且DB讀出放大器30檢測和放大從BL讀出放大 器20輸入的數(shù)據(jù)。DB讀出放大器30通過數(shù)據(jù)輸入/輸出緩沖器70將讀出-放大后的數(shù)據(jù)輸出到外部設(shè)備，例如存儲控制器。DB讀出放大器30響應(yīng)于 在有效時(shí)間段中從控制邏輯塊50提供的鎖存類型選擇信號FRPDB,在預(yù)定 時(shí)間段期間從開始時(shí)間以半鎖存類型模式操作，并且在休眠期期間以全鎖存 類型模式操作，這將在下面進(jìn)行詳細(xì)說明。
如上所述，DB讀出放大器30響應(yīng)于鎖存類型選擇信號FRPDB以半或 全鎖存類型模式操作，并且提供穩(wěn)定的讀出-放大功能和對抗由噪聲所導(dǎo)致的 反作用的改進(jìn)的抗擾性。
圖2是在圖1所示的系統(tǒng)中使用的DB讀出放大器30的電路圖。
參看圖2,根據(jù)本發(fā)明的這個(gè)示例性的實(shí)施例的DB讀出放大器30由讀 出-方文大電^各31和激活電^各32組成。
讀出-放大電路31包括PMOS晶體管MP1、 MP2、 MP3、 MP4和MP5、 以及NM0S晶體管畫1、畫2、畫3、 MN4、 MN5和MN6。激活電路32 由NMOS晶體管MN7形成。
在讀出-放大電路31中，PMOS晶體管MP1 ~ MP4的源極與電源端Vcc 連接。PMOS晶體管MP3的柵極與從圖1中所示的控制邏輯塊50生成的SA 啟動信號FRP耦接。PMOS晶體管MP3的漏極與輸出端LAT和節(jié)點(diǎn)Nl連 接。PMOS晶體管MP4的柵極與從控制邏輯塊50生成的SA啟動信號FRP 耦接。PMOS晶體管MP4的漏極與輸出端LATB和節(jié)點(diǎn)N2連接。PMOS晶 體管MP1的柵極通過節(jié)點(diǎn)N2與NMOS晶體管MN1的柵極、PMOS晶體管 MP2的漏極以及NMOS晶體管MN2和MN4的漏極連接。PMOS晶體管MP1 的漏極通過節(jié)點(diǎn)Nl與PMOS晶體管MP2的柵極、NMOS晶體管MN2的柵 極以及NMOS晶體管MN1和MN3的漏極連接。
NMOS晶體管MN3和MN4的柵極與鎖存類型選4奪信號FRPDB耦接。NMOS晶體管MN3的源極通過節(jié)點(diǎn)N3與NMOS晶體管MN1的源極、PMOS 晶體管MP5的源極以及NMOS晶體管MN5的漏極連接。NMOS晶體管MN4 的源極通過節(jié)點(diǎn)N4與NMOS晶體管MN2的源極、PMOS晶體管MP5的漏 極以及NMOS晶體管MN6的漏極連接。PMOS晶體管MP5的柵極與從控制邏輯塊50生成的SA啟動信號FRP 耦接。NMOS晶體管MN5的柵極與輸入端DIFB耦接，以及NMOS晶體管 MN6的柵極與輸入端DIF耦接。NMOS晶體管MN5和MN6的源極共同連 接到NMOS晶體管MN7的漏極。在激活電路32中，NMOS晶體管MN7的柵極與讀出放大器啟動信號FRP 耦接。NMOS晶體管MN7的源極與地GND連接。使用這個(gè)互連結(jié)構(gòu)，激活電路32啟動讀出-放大電路31,并且讀出-放大 電路31以半或全鎖存類型模式操作，用于檢測輸入信號。PMOS和NMOS晶體管MP1和MN1 、以及PMOS和NMOS晶體管MP2 和MN2構(gòu)成兩個(gè)反相器。這兩個(gè)反相器形成如圖2中所示的鎖存電路。圖3是示出當(dāng)存在正常數(shù)據(jù)的輸入時(shí)的圖2的DB讀出放大器30的操作 的時(shí)序圖，以及圖4是示出當(dāng)存在錯(cuò)誤數(shù)據(jù)的輸入時(shí)的DB讀出放大器30的 操作的時(shí)序圖。當(dāng)圖1的半導(dǎo)體存儲設(shè)備100沒有操作時(shí)，DB讀出放大器30接收低電 平(L)的讀出放大器啟動信號FRP。將低電平的讀出放大器啟動信號FRP 施加到激活電路32的NMOS晶體管MN7的柵極以及讀出-放大電路31的 PMOS晶體管MP3、 MP4和MP5的柵極。通過低電平的讀出放大器啟動信 號FRP關(guān)斷NMOS晶體管MN7，并且從而使讀出-放大電路31無效。此外， 響應(yīng)于低電平的讀出放大器啟動信號FRP， PMOS晶體管MP3和MP4導(dǎo)通， 以向節(jié)點(diǎn)Nl和N2供給電源電壓Vcc。然后，將節(jié)點(diǎn)Nl和N2充電(或預(yù) 充電)到電源電壓Vcc。因?yàn)楣?jié)點(diǎn)Nl連接到輸出端LAT且節(jié)點(diǎn)N2連接到輸 出端LATB,所以輸出端LAT和LATB被充電到電源電壓Vcc,而半導(dǎo)體存 儲設(shè)備100不進(jìn)行讀操作。在節(jié)點(diǎn)Nl充電的電源電壓Vcc ,皮施加到PMOS和NMOS晶體管MP2 和MN2的柵極，而在節(jié)點(diǎn)N2充電的電源電壓Vcc被施加到PMOS和NMOS 晶體管MP1和MN1的柵極。然后，通過節(jié)點(diǎn)N2的電壓關(guān)斷PMOS晶體管 MP1,以及通過節(jié)點(diǎn)Nl的電壓關(guān)斷PMOS晶體管MP2。通過節(jié)點(diǎn)N2的電壓導(dǎo)通NMOS晶體管MN1,這樣將節(jié)點(diǎn)Nl的電壓通過NMOS晶體管MN1 提供給節(jié)點(diǎn)N3。通過節(jié)點(diǎn)Nl的電壓導(dǎo)通NMOS晶體管MN2，這樣將節(jié)點(diǎn) N2的電壓通過NMOS晶體管MN2提供給節(jié)點(diǎn)N4。當(dāng)半導(dǎo)體存儲設(shè)備100不進(jìn)行讀操作時(shí)，通過在BL和DB讀出放大器 20和30之間安排的預(yù)充電電路(未示出)，將輸入端DIF和DIFB充電(或 預(yù)充電)到電源電壓Vcc。對輸入端DIF和DIFB進(jìn)行預(yù)充電的過程與上面 描述的對輸出端LAT和LATB進(jìn)行充電的順序相同?，F(xiàn)在將參看圖2和3描述當(dāng)在半導(dǎo)體存儲設(shè)備100的讀操作中存在正常 數(shù)據(jù)輸入時(shí)、DB讀出放大器30的操作。DB讀出放大器30—旦激活，就接收讀出放大器啟動信號FRP。讀出放 大器啟動信號FRP被激活為具有高電平(H)。高電平的讀出放大器啟動信號 FRP被施加到激活電路32的NMOS晶體管MN7的柵極以及讀出-放大電路 31的PMOS晶體管MP3、 MP4和MP5的柵極。通過高電平的讀出放大器啟 動信號FRP導(dǎo)通NMOS晶體管MN7,并且從而讀出-放大電路31被激活。 如圖3中所示，僅僅在讀出放大器啟動信號FRP的高電平時(shí)間段期間，激活 讀出放大器31。在這個(gè)操作期間，通過高電平的讀出放大器啟動信號FRP關(guān) 斷PMOS晶體管MP3、 MP4和MP5。DB讀出放大器30接收鎖存類型選擇信號FRPDB,同時(shí)接受高電平的讀 出放大器啟動信號FRP。參看圖3中所示的讀出放大器啟動信號FRP和鎖存 類型選擇信號FRPDB的時(shí)序圖，鎖存類型選擇信號FRPDB在預(yù)定時(shí)間段期 間保持高電平，并且隨后下降到低電平，而讀出放大器啟動信號FRP保持在 高電平。當(dāng)讀出放大器啟動信號FRP保持在高電平時(shí)，鎖存類型選擇信號FRPDB的高電平持續(xù)時(shí)間形成第一讀出時(shí)間段，并且鎖存類型選擇信號FRPDB的低電平持續(xù)時(shí)間形成第二讀出時(shí)間段。因此，DB讀出放大器30的有效時(shí)間由 第 一讀出時(shí)間段和第二讀出時(shí)間段組成。如果甚至在讀出由噪聲導(dǎo)致變形的錯(cuò)誤數(shù)據(jù)之后重新加載正確數(shù)據(jù)，則 鎖存類型選擇信號FRPDB的第一讀出時(shí)間段被設(shè)置為具有足以檢測和放大 正確數(shù)據(jù)的持續(xù)時(shí)間。通過半導(dǎo)體存儲設(shè)備的制造工藝預(yù)先建立鎖存類型選 擇信號FRPDB的第一讀出時(shí)間段。在鎖存類型選擇信號FRPDB的第一讀出時(shí)間段期間，DB讀出放大器30以半鎖存類型模式操作。在鎖存類型選"f奪信號FRPDB的第二讀出時(shí)間段期 間，DB讀出放大器30以全鎖存類型模式操作。參看圖2和3，在半鎖存類型模式中，DB讀出放大器30如下操作。高電平的鎖存類型選擇信號FRPDB導(dǎo)通NMOS晶體管MN3和MN4。DB讀出放大器30通過輸入端DIF從BL讀出放大器20中接收數(shù)據(jù)，并 且通過輸入端DIFB從BL讀出放大器20中接收反轉(zhuǎn)數(shù)據(jù)。在下文中，將描述當(dāng)通過輸入端DIF存在高電平數(shù)據(jù)輸入時(shí)的DB讀出 放大器30的操作。參看圖3中所示的輸入端DIF和DIFB的定時(shí)圖案，如果輸入數(shù)據(jù)具有 高電平，則DB讀出放大器30通過輸入端DIF接收高電平信號，并且通過輸 入端DIFB接收低電平信號。通過DB讀出放大器30的NMOS晶體管MN5 和MN6來^f全測輸入數(shù)據(jù)信號。更具體地說，通過輸入端DIF接收的數(shù)據(jù)信 號被施加到NMOS晶體管MN6的柵極，以及通過輸入端DIFB接收的數(shù)據(jù) 信號被施加到NMOS晶體管MN5的柵極。因?yàn)檩斎霐?shù)據(jù)信號具有低的電壓電平，所以用于讀出這樣的數(shù)據(jù)信號的 NMOS晶體管MN5和MN6被設(shè)計(jì)為這樣的尺寸，以便甚至能夠由低電壓導(dǎo) 通。因此，如果通過輸入端DIF接收的數(shù)據(jù)信號是高電平，則NMOS晶體管 MN6導(dǎo)通。同時(shí)，經(jīng)由輸入端DIFB接收的低電平的反轉(zhuǎn)數(shù)據(jù)信號也導(dǎo)通 NM0S晶體管MN5，但是它具有比NMOS晶體管MN6小的傳導(dǎo)性。因此， 根據(jù)施加到它們的柵極的數(shù)據(jù)信號的電壓電平，在通過NMOS晶體管MN5 和MN6流動的電流量之間存在差別。例如，如果高電平數(shù)據(jù)信號導(dǎo)通NMOS晶體管MN6而低電平數(shù)據(jù)信號 也導(dǎo)通NMOS晶體管MN5,那么通過NMOS晶體管MN6的漏極-至-源極通 道流動的電流量相對于通過NMOS晶體管MN5的漏極-至-源極通道流動的電 流量是較大的。換句話說，高電平數(shù)據(jù)信號劇烈(heavily)導(dǎo)通NMOS晶體 管MN6,而通過低電平數(shù)據(jù)信號稍微(lighly )導(dǎo)通NMOS晶體管MN5。DB讀出放大器30操作以從流過NMOS晶體管MN5和MN6的漏極-至-源極通道的電流量之間的差值檢測輸入數(shù)據(jù)。在下文中，高電平數(shù)據(jù)信號促 使相對較大的電流流過的NMOS晶體管MN5和MN6之一的情況稱為"導(dǎo)通 狀態(tài)"。類似地，高電平數(shù)據(jù)信號促使相對較小的電流流過的NMOS晶體管 MN5和MN6的中另 一個(gè)的情況稱為"關(guān)斷狀態(tài)'，。高電平數(shù)據(jù)信號使得NMOS晶體管MN6習(xí)慣處于導(dǎo)通狀態(tài)。如上所述， 在激活DB讀出放大器30之前，NMOS晶體管MN1和MN2習(xí)慣處于導(dǎo)通 狀態(tài)，并且節(jié)點(diǎn)Nl和N2被充電到電源電壓Vcc。因?yàn)镹MOS晶體管MN6 處于導(dǎo)通狀態(tài)，并且NMOS晶體管MN2、 MN4和MN7導(dǎo)通，所以節(jié)點(diǎn)N2 放電到地電壓GND。因此，節(jié)點(diǎn)N2的電勢下降到低電平。因?yàn)楣?jié)點(diǎn)N2處于低電平，所以PMOS晶體管MP1導(dǎo)通而NMOS晶體 管MN1關(guān)斷。因此，經(jīng)由PMOS晶體管MP1將電源電壓Vcc提供給節(jié)點(diǎn) Nl。然后，節(jié)點(diǎn)N1;故充電到電源電壓Vcc，并變成高電平。盡管NMOS晶 體管MN3導(dǎo)通，NMOS晶體管MN5稍微導(dǎo)通，但是如上所述仍習(xí)慣處于關(guān) 斷狀態(tài)。因?yàn)樯倭侩娏鲝墓?jié)點(diǎn)Nl流出到地電壓GND，所以在節(jié)點(diǎn)Nl處生 成了圖3中所示的與放電電流一致的壓降A(chǔ)V。通過輸出端LAT輸出節(jié)點(diǎn)Nl的電壓，而通過輸出端LATB輸出節(jié)點(diǎn)N2 的電壓。因此，參看在圖3中所示的在輸出端LAT和LATB處的定時(shí)圖案中 的半鎖存時(shí)間段，節(jié)點(diǎn)N1的電勢處于高電平，但是比電源電壓Vcc低了壓 降△ V。因?yàn)楣?jié)點(diǎn)Nl的電勢低于電源電壓Vcc，所以NMOS晶體管MN2比 當(dāng)電源電壓Vcc施加到其時(shí)更輕^t地導(dǎo)通。因此，來自節(jié)點(diǎn)N2的電流無法 流出以將節(jié)點(diǎn)N2的電壓降低到0V。換句話說，如上所述，PMOS晶體管 MP1和MP2、以及NMOS晶體管MN1和MN2形成兩個(gè)反相器的鎖存結(jié)構(gòu)。 節(jié)點(diǎn)N2的電勢與節(jié)點(diǎn)N1的電勢在電壓電平上相反。參看在圖3中所示的輸 出端LAT和LATB處的定時(shí)圖案中的半鎖存時(shí)間段，節(jié)點(diǎn)N2的電勢是低電 平，但是增加了壓降A(chǔ)V。在全鎖存類型操作模式中，DB讀出放大器30如下操作。如果鎖存類型選擇信號FRPDB變?yōu)榈碗娖剑瑒t低電平的鎖存類型選擇信 號FRPDB關(guān)斷NMOS晶體管MN3和MN4。因此，DB讀出放大器30以全 鎖存類型模式操作。因?yàn)樵诎腈i存類型模式中NMOS晶體管MN3關(guān)斷并且NMOS晶體管 MN1關(guān)斷，所以節(jié)點(diǎn)Nl的電壓不能放電為地電壓GND。因此，流入地電壓 GND的電流量減少，并且節(jié)點(diǎn)N1的電壓變?yōu)殡娫措妷篤cc而沒有壓降。參 看在圖3中所示的輸出端LAT和LATB處的定時(shí)圖案中的全鎖存時(shí)間段，因 為在節(jié)點(diǎn)N1的電勢中不存在壓降A(chǔ)V，這不同于半鎖存類型模式的情況，所 以其被完全充電到電源電壓Vcc。因?yàn)楣?jié)點(diǎn)Nl的電壓是電源電壓Vcc并且節(jié)點(diǎn)N2的電勢與節(jié)點(diǎn)N1的電勢相反，所以節(jié)點(diǎn)N2的電勢變?yōu)楸仍诎腈i存類 型模式的情況中更低的電勢。在圖3中所示的輸出端LAT和LATB的定時(shí)圖 案的全鎖存時(shí)間段中圖示了節(jié)點(diǎn)N1和N2的電壓電平。參看在圖3中所示的輸出端LAT和LATB處的定時(shí)圖案中的全鎖存時(shí)間 段，節(jié)點(diǎn)Nl和N2之間的電壓間隙△ V是由于電源電壓Vcc放大輸入數(shù)據(jù)信 號的差值而產(chǎn)生的。DB讀出放大器30的這種操作被稱作"全擺幅"操作。 因此，在全鎖存類型模式下的DB讀出放大器30在全擺幅范圍內(nèi)操作。此外， 在全鎖存類型模式下的DB讀出放大器30能夠降低電流耗散，因?yàn)樗仍诎?鎖存類型模式的情況消耗較小的放電到地電壓GND的電流。此外，如果存在通過輸入端DIF的低電平數(shù)據(jù)的輸入，則DB讀出放大 器30與其中存在通過輸入端DIF的高電平數(shù)據(jù)的輸入的前者情況相反地操 作，因此這種情況不再進(jìn)一步進(jìn)行詳細(xì)描述。現(xiàn)在，參看圖2和4,將描述當(dāng)在半導(dǎo)體存儲設(shè)備100的讀操作中存在 錯(cuò)誤數(shù)據(jù)輸入時(shí)的DB讀出放大器30的操作。根據(jù)讀出放大器啟動信號FRP和鎖存類型選擇信號FRPDB， DB讀出放 大器30的晶體管的狀態(tài)和操作與如上所述的那些相似，因此不再進(jìn)一步描述 它們。當(dāng)存在錯(cuò)誤數(shù)據(jù)輸入時(shí)，在半鎖存類型模式下的DB讀出放大器30如下操作。高電平的鎖存類型選擇信號FRPDB導(dǎo)通NMOS晶體管MN3和MN4。 DB讀出放大器30通過輸入端DIF從BL讀出放大器20中接收數(shù)據(jù)，并且通 過輸入端DIFB從BL讀出放大器20中接收反轉(zhuǎn)數(shù)據(jù)。如果存在通過輸入端DIF的高電平數(shù)據(jù)的輸入，則DB讀出放大器30如 下操作。通過輸入端DIF接收的正常數(shù)據(jù)是高電平，而通過輸入端DIFB接收的 正常數(shù)據(jù)是低電平。但是，參看圖4中所示的輸入端DIF和DIFB的定時(shí)圖 案的噪聲時(shí)間段(Noise)，由于噪聲電平，所以通過輸入端DIF接收的數(shù)據(jù) 比通過輸入端DIFB接收的數(shù)據(jù)的電壓電平低。換句話說，DB讀出放大器30 無意中接收錯(cuò)誤數(shù)據(jù)，然而，NMOS晶體管MN6比NMOS晶體管MN5具 有較小的傳導(dǎo)性。此外，在DB讀出放大器30中通過輸入端DIFB接收的錯(cuò) 誤數(shù)據(jù)導(dǎo)通NMOS晶體管MN5比NMOS晶體管MN6更大的程度。因此，NMOS晶體管MN5習(xí)慣處于導(dǎo)通狀態(tài)，而NMOS晶體管MN6習(xí)慣處于關(guān)斷狀態(tài)。因?yàn)镹MOS晶體管MN4習(xí)慣處于導(dǎo)通狀態(tài)，并且NMOS晶體管MN1、 MN3和MN7導(dǎo)通，所以節(jié)點(diǎn)Nl的電壓被放電到地電壓GND。然后，如圖 4的用于輸出端LAT和LATB的時(shí)序圖中所示，節(jié)點(diǎn)Nl的電壓是低電平， 其低于節(jié)點(diǎn)N2的電壓。因?yàn)楣?jié)點(diǎn)N1的電壓是低電平，所以節(jié)點(diǎn)N2變成比 節(jié)點(diǎn)N1的電壓高的高電平。根據(jù)在圖4中所示的用于輸入端DIF和DIFB的定時(shí)圖案中的正常時(shí)間 段(Normal), DB讀出放大器30在由噪聲所引起的錯(cuò)誤數(shù)據(jù)的輸入之后再次 接收正常數(shù)據(jù)。因此，DB讀出放大器30通過輸入端DIF接收高電平數(shù)據(jù)， 并且通過輸入端DIFB接收低電平數(shù)據(jù)。當(dāng)存在通過輸入端DIF的高電平數(shù) 據(jù)的輸入時(shí)在半鎖存類型模式下操作的DB讀出放大器30的操作與當(dāng)存在正 常數(shù)據(jù)的輸入時(shí)在半鎖存類型模式下操作的DB讀出放大器'30的操作相同。 因此，節(jié)點(diǎn)N1的電壓變成高電平，而節(jié)點(diǎn)N2的電壓變成低電平。參看圖4 中所示的用于輸出端LAT和LATB的時(shí)序圖的半鎖存時(shí)間段，如果輸入錯(cuò)誤 數(shù)據(jù)并且此后向其輸入正確數(shù)據(jù)，則在半鎖存類型模式下操作的DB讀出放 大器30檢測并放大正確數(shù)據(jù)，并且輸出放大的正確數(shù)據(jù)。如果當(dāng)在圖4中所示的用于輸入端DIF和DIFB的噪聲時(shí)間段(Noise ) 中存在錯(cuò)誤數(shù)據(jù)輸入時(shí)，DB讀出放大器30在全鎖存類型模式下操作，節(jié)點(diǎn) Nl轉(zhuǎn)到低電平，并且節(jié)點(diǎn)N2轉(zhuǎn)到高電平。因?yàn)镈B讀出放大器30在全鎖存 類型模式下操作，所以NMOS晶體管MN3和MN4關(guān)斷。因?yàn)楣?jié)點(diǎn)N1被驅(qū) 動到低電平，所以NMOS晶體管MN2關(guān)斷。因?yàn)楣?jié)點(diǎn)N2被驅(qū)動到高電平， 所以NMOS晶體管MN1習(xí)慣處于導(dǎo)通狀態(tài)。此后，如果存在正常數(shù)據(jù)(即 正確數(shù)據(jù))輸入，則通過輸入端DIF接收的高電平數(shù)據(jù)導(dǎo)通NMOS晶體管 MN6。通過輸入端DIFB接收的低電平數(shù)據(jù)關(guān)斷NMOS晶體管MN5。因?yàn)?NMOS晶體管MN2 MN4關(guān)斷并且NMOS晶體管MN5習(xí)慣處于關(guān)斷狀態(tài)， 所以節(jié)點(diǎn)N1和N2的電壓電平保持不變。因此，在全鎖存類型模式下的DB 讀出放大器30檢測并放大錯(cuò)誤數(shù)據(jù)。然而，如果在輸入錯(cuò)誤數(shù)據(jù)之后輸入正確數(shù)據(jù)，在半鎖存類型模式下的 DB讀出放大器30操作以檢測和放大正確數(shù)據(jù)，其改善了噪聲容限特性。如果鎖存類型選擇信號FRPDB轉(zhuǎn)到低電平，則NMOS晶體管MN3和14MN4關(guān)斷。在這時(shí)候，DB讀出放大器30以全鎖存類型模式操作。在圖4的 用于輸入端DIF和DIFB的正常時(shí)間段中，在全鎖存類型模式下的DB讀出 放大器30檢測和放大正常數(shù)據(jù)。在此期間，在全鎖存類型模式下的DB讀出 放大器30以和當(dāng)如上所述存在正常數(shù)據(jù)輸入時(shí)相同的方式操作。因此，在全 鎖存類型模式下的DB讀出放大器30在全電壓擺幅范圍內(nèi)操作。參看圖3中 所示的用于輸出端LAT和LATB的時(shí)序圖的全鎖存時(shí)間段，節(jié)點(diǎn)Nl和N2在全鎖存類型模式下操作的DB讀出放大器30能夠比在半鎖存類型模式 的情況降低更多的電流耗散，因?yàn)樗牧魅氲降仉妷篏ND的更少量電流。因此，根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體存儲設(shè)備的DB讀出放大器 在讀操作中的第 一讀出時(shí)間段期間根據(jù)預(yù)定時(shí)序在半鎖存類型模式下操作。 如果再次向其輸入正確數(shù)據(jù)，即使已輸入過錯(cuò)誤數(shù)據(jù)，在半鎖存類型模式下 的DB讀出放大器仍檢測和放大正確數(shù)據(jù)。此外，在以半鎖存類型模式操作 之后，DB讀出放大器在第二讀出時(shí)間段期間根據(jù)預(yù)定時(shí)序以全鎖存類型模式 操作，使讀出的數(shù)據(jù)為全擺幅，以降低電流耗散。根據(jù)本發(fā)明的示例性實(shí)施例，具有由于預(yù)定時(shí)序而使得鎖存類型模式可 變的DB讀出放大器的半導(dǎo)體存儲設(shè)備在穩(wěn)定放大性能以及增強(qiáng)對噪聲的抗 擾性方面是有利的。以上公開的主題將被看作例證性的，而不是限制性的，并且所附權(quán)利要 求意欲覆蓋落入本發(fā)明真實(shí)的精神和范圍之內(nèi)的所有這些修改、增強(qiáng)及其他 示例性實(shí)施例。因此，在法律允許的最大程度上，本發(fā)明的范圍將通過對下 列權(quán)利要求和它們的等效物的最寬的可允許的解釋來確定，而不應(yīng)該由上述 詳細(xì)描述來約束或限制。
權(quán)利要求
1. 一種半導(dǎo)體存儲設(shè)備，包括存儲單元陣列，包括沿行和列排列的存儲單元；行解碼器，選擇多行中的一行并且激活所選擇的行；位線讀出放大器，檢測并放大通過列與選擇的行耦接的存儲單元的數(shù)據(jù)；數(shù)據(jù)總線讀出放大器，檢測并放大從位線讀出放大器中輸出的數(shù)據(jù)；和控制邏輯塊，在讀操作中啟動所述位線和數(shù)據(jù)總線讀出放大器，在預(yù)定時(shí)間段中以半鎖存類型模式操作該數(shù)據(jù)總線讀出放大器，以及在該預(yù)定時(shí)間段之后以全鎖存類型模式操作該數(shù)據(jù)總線讀出放大器。
2、 如權(quán)利要求1所述的半導(dǎo)體存儲設(shè)備，其中該控制邏輯塊生成鎖存類 型選擇信號和讀出放大器啟動信號。
3、 如權(quán)利要求2所述的半導(dǎo)體存儲設(shè)備，其中響應(yīng)于該讀出放大器啟動 信號的激活，而啟動該數(shù)據(jù)總線讀出放大器。
4、 如權(quán)利要求2所述的半導(dǎo)體存儲設(shè)備，其中在從該讀出放大器啟動信 號的有效時(shí)間段開始的預(yù)定時(shí)間段期間，在該有效時(shí)間段中激活該鎖存類型 選擇信號。
5、 如權(quán)利要求4所述的半導(dǎo)體存儲設(shè)備，其中響應(yīng)于該鎖存類型選擇信 號的激活，該數(shù)據(jù)總線讀出放大器以半鎖存類型模式操作。
6、 如權(quán)利要求4所述的半導(dǎo)體存儲設(shè)備，其中響應(yīng)于該鎖存類型選擇信 號的去激活，該數(shù)據(jù)總線讀出放大器以全鎖存類型模式操作。
7、 一種半導(dǎo)體存儲設(shè)備，包括 存儲單元陣列，包括沿行和列排列的存儲單元；第 一讀出放大器，檢測并放大通過列與選擇的行耦接的存儲單元的數(shù)據(jù)；和第二讀出放大器，檢測并放大通過數(shù)據(jù)總線從該第一讀出放大器輸出的 數(shù)據(jù)，其中第二讀出放大器被配置為在第 一讀出時(shí)間段中以半鎖存類型模式操 作，并且在第 一讀出時(shí)間段之后的第二讀出時(shí)間段中以全鎖存類型模式操作。
8、 如權(quán)利要求7所述的半導(dǎo)體存儲設(shè)備，其中所述第一和第二讀出時(shí)間 段形成該第二讀出放大器的有效時(shí)間段。
9、 一種半導(dǎo)體存儲設(shè)備的數(shù)據(jù)讀出方法，該半導(dǎo)體存儲設(shè)備具有存儲單元陣列，該存儲單元陣列包括沿行和列排列的存儲單元，所述方法包括 讀出和放大通過列與選擇的行耦接的存儲單元的數(shù)據(jù)； 在第一讀出時(shí)間段中，以半鎖存類型模式讀出和放大從數(shù)據(jù)總線輸出的讀出和放大的數(shù)據(jù)；以及在第 一讀出時(shí)間段之后的第二讀出時(shí)間段中，以全鎖存類型^f莫式讀出和放大半鎖存類型模式的讀出和放大的數(shù)據(jù)。
全文摘要
一種半導(dǎo)體存儲設(shè)備包括存儲單元陣列，包括沿行和列排列的存儲單元；行解碼器，選擇多行中的一行并且激活所選擇的行；位線讀出放大器，檢測并放大通過列與選擇的行耦接的存儲單元的數(shù)據(jù)；數(shù)據(jù)總線讀出放大器，檢測并放大從位線讀出放大器中輸出的數(shù)據(jù)；和控制邏輯塊，在讀操作中啟動所述位線和數(shù)據(jù)總線讀出放大器，在預(yù)定時(shí)間段中以半鎖存類型模式操作該數(shù)據(jù)總線讀出放大器，以及在該預(yù)定時(shí)間段之后以全鎖存類型模式操作該數(shù)據(jù)總線讀出放大器。
文檔編號G11C7/08GK101256825SQ20081009200
公開日2008年9月3日 申請日期2008年1月8日 優(yōu)先權(quán)日2007年1月8日
發(fā)明者韓公欽 申請人:三星電子株式會社