專利名稱：操作包括負(fù)增量階躍脈沖編程的存儲(chǔ)裝置的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及電子存儲(chǔ)器，更具體地講，涉及對電子存儲(chǔ)器進(jìn)行編 程的方法及相關(guān)裝置。
背景技術(shù)：
閃速存儲(chǔ)器可以被構(gòu)造為NOR型閃速存儲(chǔ)器或NAND型閃速存儲(chǔ)器。 在NOR型閃速存儲(chǔ)器中，存儲(chǔ)單元并聯(lián)連接到位線，從而如果通過對應(yīng)的字 線將任意的存儲(chǔ)單元接通，則位線變?yōu)榈碗娖健Ｔ贜AND型閃速存儲(chǔ)器中， 多個(gè)晶體管串聯(lián)連接，從而可以設(shè)置在NAND型閃速存儲(chǔ)器結(jié)構(gòu)中的存儲(chǔ)單 元的密度高于可以設(shè)置在NOR型閃速存儲(chǔ)器中的存儲(chǔ)單元的密度。此外， NAND型閃速存儲(chǔ)器可以提供的編程和擦除時(shí)間快于NOR型閃速存儲(chǔ)器可 以提供的編程和擦除時(shí)間。
例如，在轉(zhuǎn)讓給本申請的受讓人的發(fā)明人為Suh等人并且發(fā)明名稱為 "Nonvolatile Semiconductor Memory(非易失性半導(dǎo)體存儲(chǔ)器)"的第5,473,563 號(hào)美國專利中討論了 NAND型閃速存儲(chǔ)器結(jié)構(gòu)。如在第5,473,563號(hào)Suh的 專利中所討論的，NAND結(jié)構(gòu)的閃速存儲(chǔ)器可以包括第一選擇晶體管，具 有經(jīng)由接觸孔連接到對應(yīng)的位線的漏極；第二選擇晶體管，具有連接到共源 線的源極；八個(gè)存儲(chǔ)晶體管，具有串聯(lián)連接在第一選擇晶體管的源極和第二 選擇晶體管的漏極之間的溝道。第 一選擇晶體管和第二選擇晶體管以及八個(gè) 存儲(chǔ)晶體管可以形成在p型半導(dǎo)體基底上，每個(gè)存儲(chǔ)晶體管可以包括浮置 柵極層，形成在柵極氧化物層上，所述柵極氧化物層位于存儲(chǔ)晶體管的源區(qū) 和漏區(qū)之間的溝道區(qū)上方；控制柵極層，通過中間絕緣層與浮置柵極層分開。 為了編程或?qū)懭氪鎯?chǔ)晶體管中所選的一個(gè)，對所選的存儲(chǔ)晶體管進(jìn)行編程可 以跟隨在同時(shí)擦除所有的存儲(chǔ)晶體管的操作之后。當(dāng)對所選的存儲(chǔ)晶體管進(jìn)行編程時(shí)，可以將編程電壓施加到所選的存儲(chǔ)
器塊的所選的字線(對應(yīng)于所選的存儲(chǔ)單元)，并可將通過電壓(pass voltage)施 加到所選的存儲(chǔ)器塊的未選的字線(對應(yīng)于未選的存儲(chǔ)單元)?？梢詫⑺x的存 儲(chǔ)器塊中的單位單元的存儲(chǔ)晶體管的溝道區(qū)以及源極結(jié)(Junction)和漏極結(jié) 充電到編程禁止電壓(program inhibition voltage)?？梢?吏與編入其它二進(jìn)制數(shù) 據(jù)的存儲(chǔ)晶體管相關(guān)的單位單元的溝道區(qū)以及源極結(jié)和漏極結(jié)放電以被編 程，同時(shí)，那些與未編程的存儲(chǔ)晶體管相關(guān)的單位單元的溝道區(qū)以及源極結(jié) 和漏極結(jié)可以被維持在編程禁止電壓，以防止編程。
根據(jù)存儲(chǔ)在每個(gè)存儲(chǔ)單元晶體管中的多個(gè)數(shù)據(jù)位，閃速存儲(chǔ)裝置可以包 括單層單元(Single-Level Cell ， SLC)晶體管或多層單元(Multi-Level Cell, MIX) 晶體管。具有邏輯值"1"或"0"的一(l)位的數(shù)據(jù)可以被存儲(chǔ)在SLC晶體管 中。具有邏輯值"11"、 "10"、 "0"或"00"的二(2)位的數(shù)據(jù)可以被存儲(chǔ)在 MLC晶體管中。因此，包括MLC晶體管的閃速存儲(chǔ)裝置可以提供集成度更 高的半導(dǎo)體裝置以增加容量。
已經(jīng)開發(fā)了增量階躍脈沖編程(Incremental Step Pulse Programming, ISPP) 來提高包括MIX晶體管的閃速存儲(chǔ)裝置的編程速度。利用增量階躍脈沖編 程，將所選的MLC晶體管的閾值電壓改變?yōu)榕c將被存儲(chǔ)的數(shù)據(jù)值("11"、 "10"、 "01"和"00"中的任意一個(gè))對應(yīng)的電壓。

發(fā)明內(nèi)容
根據(jù)本發(fā)明一些實(shí)施例， 一種存儲(chǔ)裝置，可包括串聯(lián)結(jié)合在串選擇晶體 管和地選擇晶體管之間的串中的多個(gè)存儲(chǔ)單元晶體管。串選擇晶體管可以結(jié) 合在串和位線之間，地選擇晶體管可以結(jié)合在串和共源線之間?？梢赃x擇串 中的多個(gè)存儲(chǔ)單元晶體管中的 一個(gè)作為用于編程操作的所選存儲(chǔ)單元晶體 管，從而不選擇串中的其它存儲(chǔ)單元晶體管。在編程操作期間，可以將多個(gè) 負(fù)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)。在將多個(gè)負(fù)電壓脈沖施加 到溝道區(qū)的同時(shí)，可以將正通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電 極，可以將正編程電壓施加到所選存儲(chǔ)單元晶體管的控制柵電極。
可以通過位線將多個(gè)負(fù)電壓脈沖施加到所選存儲(chǔ)晶體管的溝道區(qū)。存儲(chǔ) 單元晶體管、串選擇晶體管和地選擇晶體管可以設(shè)置在阱區(qū)上，將多個(gè)負(fù)電 壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)的步驟可以包括在將串選擇晶體管截止的同時(shí)通過阱區(qū)施加多個(gè)負(fù)電壓脈沖。
存儲(chǔ)裝置可以包括串聯(lián)結(jié)合在第二串選擇晶體管和第二地選擇晶體管之 間的第二串中的第二多個(gè)存儲(chǔ)單元晶體管。第二串選擇晶體管可以結(jié)合在第 二串和第二位線之間，第二地選擇晶體管可以結(jié)合在第二串和共源線之間。 可以選擇第二串中的第二多個(gè)存儲(chǔ)單元晶體管中的 一個(gè)作為用于編程操作的 第二所選存儲(chǔ)單元晶體管，從而不選擇第二串中的其它存儲(chǔ)單元晶體管，第 一所選存儲(chǔ)單元晶體管和第二所選存儲(chǔ)單元晶體管的控制柵電極可以通過共 享字線電連接。在編程操作期間，可以將多個(gè)負(fù)電壓脈沖施加到第一所選存 儲(chǔ)單元晶體管和第二存儲(chǔ)單元晶體管的溝道區(qū)。在將多個(gè)負(fù)電壓脈沖施加到 溝道區(qū)的同時(shí)，可以將正通過電壓施加到第 一 串和第二串的未選存儲(chǔ)單元晶
體管的控制柵電極，可以將正編程電壓通過共享字線施加到第一所選存儲(chǔ)單 元晶體管和第二所選存儲(chǔ)單元晶體管的控制柵電極。
存儲(chǔ)裝置可以包括串聯(lián)結(jié)合在第二串選擇晶體管和第二地選擇晶體管之 間的第二串中的第二多個(gè)存儲(chǔ)單元晶體管。第二串選擇晶體管結(jié)合在第二串 和第二位線之間，第二地選擇晶體管結(jié)合在第二串和共源線之間。可以選擇 第二串中的第二多個(gè)存儲(chǔ)單元晶體管中的 一個(gè)作為用于編程操作的第二所選 存儲(chǔ)單元晶體管，從而不選擇第二串中的其它存儲(chǔ)單元晶體管，第一所選存 儲(chǔ)單元晶體管和第二所選存儲(chǔ)單元晶體管的控制柵電極可以通過共享字線電 連接。在編程操作期間，在將多個(gè)負(fù)電壓脈沖施加到第一所選存儲(chǔ)單元晶體 管的溝道區(qū)的同時(shí)，可以將編程禁止電壓施加到第二所選存儲(chǔ)單元晶體管的 溝道區(qū)。在將多個(gè)負(fù)電壓脈沖施加到第 一所選存儲(chǔ)單元晶體管的溝道區(qū)的同 時(shí)，可以將正通過電壓施加到第 一 串和第二串的未選存儲(chǔ)單元晶體管的控制 柵電極，可以將正編程電壓通過共享字線施加到第 一 所選存儲(chǔ)單元晶體管和 第二所選存儲(chǔ)單元晶體管的控制柵電極。
可以將正編程電壓施加為多個(gè)脈沖，其中，正編程電壓的每個(gè)脈沖具有 相對于從存儲(chǔ)裝置的外部接收的參考電壓基本恒定的幅值。多個(gè)負(fù)電壓脈沖 中的一個(gè)負(fù)電壓脈沖可以比前一負(fù)電壓脈沖更負(fù)，連續(xù)的負(fù)電壓脈沖之間的
差為大約0.15伏特，和/或負(fù)電壓脈沖可以在大約負(fù)2伏特至大約負(fù)五伏特的 范圍內(nèi)。
在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，可以將正通過電壓作為多個(gè) 脈沖施加到未選存儲(chǔ)單元晶體管的控制柵電極，其中，正通過電壓的每個(gè)脈沖具有基本恒定的幅值。更具體地講，正通過電壓的每個(gè)^0中的幅值可以在
大約4伏特至大約5伏特的范圍內(nèi)。
將正通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電極的步驟可以包括 在將連續(xù)的負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)施加增大的正通過電壓脈沖。連 續(xù)的正通過電壓脈沖之間的差可以為大約0.15伏特，和/或增大的正通過電壓 脈沖可以在大約2伏特至大約5伏特的范圍內(nèi)。
在將連續(xù)的負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，正通過電壓的幅值和正編 程電壓的幅值之間的差可以保持基本恒定。在將負(fù)電壓脈沖的第一個(gè)施加到 溝道區(qū)的同時(shí)正通過電壓的幅值和負(fù)電壓脈沖的第 一 個(gè)的幅值之間的第 一 差 可以不同于在將負(fù)電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)正通過電壓的幅值 和負(fù)電壓脈沖的第二個(gè)的幅值之間的第二差。在將多個(gè)負(fù)電壓脈沖中的每個(gè) 施加到溝道區(qū)之后，可以執(zhí)行編程校驗(yàn)操作，并且一旦通過了編程校驗(yàn)操作， 則可以終止向溝道區(qū)的進(jìn)一步的負(fù)電壓脈沖的施加。
根據(jù)本發(fā)明的其它實(shí)施例， 一種存儲(chǔ)裝置可以包括串聯(lián)結(jié)合在串選擇晶 體管和地選擇晶體管之間的串中的多個(gè)存儲(chǔ)單元晶體管。串選擇晶體管可以 結(jié)合在串和位線之間，地選擇晶體管可以結(jié)合在串和共源線之間?？梢赃x擇 串中的多個(gè)存儲(chǔ)單元晶體管中的一個(gè)作為用于編程操作的所選存儲(chǔ)單元晶體 管，從而不選擇串中的其它存儲(chǔ)單元晶體管。在編程操作期間，可以將多個(gè) 電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)。在將多個(gè)電壓脈沖施加到溝 道區(qū)的同時(shí)，可以將通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電極，施 加到溝道區(qū)的電壓脈沖和施加到未選存儲(chǔ)單元晶體管的控制柵電極的通過電 壓之間的差可以隨施加到溝道區(qū)的連續(xù)的電壓脈沖變化。另外，在將多個(gè)電 壓脈沖施加到溝道區(qū)的同時(shí)，可以將編程電壓施加到所選存儲(chǔ)單元晶體管的 控制柵電極。
將多個(gè)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)的步驟可以包括通 過位線施加多個(gè)電壓脈沖。存儲(chǔ)單元晶體管、串選擇晶體管和地選擇晶體管 可以設(shè)置在阱區(qū)上，將多個(gè)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)的 步驟可以包括在將串選擇晶體管截止的同時(shí)通過阱區(qū)施加多個(gè)電壓脈沖。
施加到溝道區(qū)的電壓脈沖和施加到未選存儲(chǔ)單元晶體管的控制柵電極的 通過電壓之間的差可以隨施加到溝道區(qū)的連續(xù)的電壓月永沖增加。將多個(gè)電壓 脈沖施加到溝道區(qū)的步驟可以包括將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)，將通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電極的步驟可以包括將正通過電壓 施加到控制柵電極?？梢詫⒕幊屉妷菏┘訛槎鄠€(gè)脈沖，其中，編程電壓的每 個(gè)脈沖具有相對于從存儲(chǔ)裝置的外部接收的參考電壓基本恒定的幅值。
多個(gè)電壓脈沖中的 一 個(gè)電壓脈沖可以比前 一 電壓脈沖小，連續(xù)的電壓脈
沖之間的差可以為大約0.15伏特，電壓脈沖可以在大約負(fù)2伏特至大約負(fù)五 伏特的范圍內(nèi)。在將多個(gè)電壓脈沖施加到溝道區(qū)的同時(shí)，可以將通過電壓作 為多個(gè)脈沖施加到未選存儲(chǔ)單元晶體管的控制柵電極，其中，通過電壓的每 個(gè)脈沖具有基本恒定的幅值，通過電壓的每個(gè)脈沖的幅值可以在大約4伏特 至大約5伏特的范圍內(nèi)。
將通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電極的步驟可以包括在 將連續(xù)的電壓脈沖施加到溝道區(qū)的同時(shí)施加增大的通過電壓脈沖。連續(xù)的通 過電壓脈沖之間的差可以為大約0.15伏特，和/或增大的通過電壓脈沖可以在 大約2伏特至大約5伏特的范圍內(nèi)。
在將連續(xù)的電壓脈沖施加到溝道區(qū)的同時(shí)，通過電壓的幅值和編程電壓 的幅值之間的差可以保持基本恒定。在將電壓脈沖的第 一個(gè)施加到溝道區(qū)的 同時(shí)通過電壓的幅值和電壓脈沖的第 一個(gè)的幅值之間的第 一差可以不同于在 將電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)通過電壓的幅值和電壓脈沖的第二 個(gè)的幅值之間的第二差。在將多個(gè)電壓脈沖中的每個(gè)施加到溝道區(qū)之后，可 以執(zhí)行編程校驗(yàn)操作，并且一旦通過了編程校驗(yàn)操作，則可以終止向溝道區(qū) 的進(jìn)一 步的電壓脈沖的施加。
根據(jù)本發(fā)明的另 一些其它的實(shí)施例， 一種電子裝置可以包括存儲(chǔ)單元陣 列和電結(jié)合到存儲(chǔ)單元陣列的控制器。存儲(chǔ)單元陣列可以包括串聯(lián)結(jié)合在串 選擇晶體管和地選擇晶體管之間的串中的多個(gè)存儲(chǔ)單元晶體管。串選擇晶體
管可以結(jié)合在串和位線之間，地選擇晶體管可以結(jié)合在串和共源線之間?？?制器可以被構(gòu)造為選擇串中的多個(gè)存儲(chǔ)單元晶體管中的 一 個(gè)作為用于編程操 作的所選存儲(chǔ)單元晶體管，從而不選擇串中的其它存儲(chǔ)單元晶體管。在編程 操作期間，可以將多個(gè)負(fù)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)。在 將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，可以將正通過電壓施加到未選存儲(chǔ) 單元晶體管的控制柵電極，在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，將正 編程電壓施加到所選存儲(chǔ)單元晶體管的控制柵電極。
控制器可以被構(gòu)造為通過位線施加多個(gè)負(fù)電壓脈沖。存儲(chǔ)單元晶體管、串選擇晶體管和地選擇晶體管可以設(shè)置在阱區(qū)上，控制器可以被構(gòu)造為在將 串選擇晶體管截止的同時(shí)通過阱區(qū)施加多個(gè)負(fù)電壓脈沖?？刂破骺梢员粯?gòu)造 為將正編程電壓施加為多個(gè)脈沖，其中，正編程電壓的每個(gè)脈沖具有相對于 從電子裝置的外部接收的參考電壓基本恒定的幅值。
多個(gè)負(fù)電壓脈沖中的一個(gè)負(fù)電壓脈沖可以比前一負(fù)電壓脈沖更負(fù)，連續(xù)
的負(fù)電壓脈沖之間的差可以為大約0.15伏特，和/或負(fù)電壓脈沖可以在大約負(fù) 2伏特至大約負(fù)五伏特的范圍內(nèi)?？刂破骺梢员粯?gòu)造為在將多個(gè)負(fù)電壓脈沖 施加到溝道區(qū)的同時(shí)，將正通過電壓作為多個(gè)脈沖施加到未選存儲(chǔ)單元晶體 管的控制柵電極，其中，正通過電壓的每個(gè)脈沖具有基本恒定的幅值，正通 過電壓的每個(gè)脈沖的幅值可以在大約4伏特至大約5伏特的范圍內(nèi)。
控制器可以被構(gòu)造為在將連續(xù)的負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)將正通 過電壓作為增大的正通過電壓脈沖施加到未選存儲(chǔ)單元晶體管的控制柵電 極，連續(xù)的正通過電壓脈沖之間的差為大約0.15伏特，和/或正通過電壓脈沖 可以在大約2伏特至大約5伏特的范圍內(nèi)。
在將連續(xù)的負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，正通過電壓的幅值和正編 程電壓的幅值之間的差可以保持基本恒定。在將負(fù)電壓脈沖的第一個(gè)施加到 溝道區(qū)的同時(shí)正通過電壓的幅值和負(fù)電壓脈沖的第一個(gè)的幅值之間的第 一差 可以不同于在將負(fù)電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)正通過電壓的幅值 和負(fù)電壓脈沖的第二個(gè)的幅值之間的第二差。控制器還可以被構(gòu)造為在將多 個(gè)負(fù)電壓脈沖中的每個(gè)施加到溝道區(qū)之后執(zhí)行編程校驗(yàn)操作，并且控制器可 以被構(gòu)造為 一旦通過了編程校驗(yàn)操作則終止向溝道區(qū)的進(jìn)一 步的負(fù)電壓脈沖 的》包力口。
接口可以電結(jié)合到控制器，接口可以提供與微處理器可分離的電結(jié)合和 機(jī)械結(jié)合。無線電接口可以電結(jié)合到控制器，無線電接口可以提供與微處理 器的無線結(jié)合?？偩€可以電結(jié)合到控制器，微處理器可以電結(jié)合到總線，其 中，微處理器被構(gòu)造為將數(shù)據(jù)通過總線提供到控制器，以將其編程到存儲(chǔ)單 元陣列中。用戶接口可以電結(jié)合到總線，用戶接口可以被構(gòu)造為將數(shù)據(jù)提供 到微處理器，并且控制接口可以被構(gòu)造為從微處理器接收數(shù)據(jù)。
存儲(chǔ)單元陣列可以包括多條字線，其中，每條字線結(jié)合到串中的存儲(chǔ)單 元晶體管中的對應(yīng)的一個(gè)?？刂破骺梢园ńY(jié)合到字線的行解碼器和結(jié)合到 位線的頁緩沖器。控制器可以被構(gòu)造為通過對應(yīng)的字線施加來自行解碼器的編程電壓和通過電壓，并且控制器可以被構(gòu)造為通過位線施加來自頁緩沖器 的多個(gè)負(fù)編程電壓脈沖。
根據(jù)本發(fā)明另一些其它的實(shí)施例， 一種電子裝置可以包括存儲(chǔ)單元陣 列和電結(jié)合到存儲(chǔ)單元陣列的控制器。存儲(chǔ)單元陣列可以包括串聯(lián)結(jié)合在串 選擇晶體管和地選擇晶體管之間的串中的多個(gè)存儲(chǔ)單元晶體管。串選擇晶體
管可以結(jié)合在串和位線之間，地選擇晶體管可以結(jié)合在串和共源線之間?？?制器可以被構(gòu)造為選擇串中的多個(gè)存儲(chǔ)單元晶體管中的 一個(gè)作為用于編程操 作的所選存儲(chǔ)單元晶體管，從而不選擇串中的其它的存儲(chǔ)單元晶體管，在編 程操作期間，可以將多個(gè)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)。在 將多個(gè)電壓脈沖施加到溝道區(qū)的同時(shí)，可以將通過電壓施加到未選存儲(chǔ)單元 晶體管的控制柵電極，可以將編程電壓施加到所選存儲(chǔ)單元的控制柵電極。 更具體地講，施加到溝道區(qū)的電壓脈沖和施加到未選存儲(chǔ)單元晶體管的控制 柵電極的通過電壓之間的差可以隨施加到溝道區(qū)的連續(xù)的電壓脈沖變化。
控制器可以被構(gòu)造為通過位線施加多個(gè)電壓脈沖。存儲(chǔ)單元晶體管、串 選擇晶體管和地選擇晶體管可以設(shè)置在阱區(qū)上，控制器可以被構(gòu)造為在將串 選擇晶體管截止的同時(shí)通過阱區(qū)施加多個(gè)電壓脈沖。施加到溝道區(qū)的電壓脈 沖和施加到未選存儲(chǔ)單元晶體管的控制柵電極的通過電壓之間的差可以隨施 加到溝道區(qū)的連續(xù)的電壓脈沖增加。
控制器可以被構(gòu)造為將電壓脈沖作為多個(gè)負(fù)電壓脈沖施加到溝道區(qū)，并 且控制器可以被構(gòu)造為將通過電壓作為正通過電壓施加到控制柵電極?？刂?器可以被構(gòu)造為將編程電壓施加為多個(gè)脈沖，其中，編程電壓的每個(gè)脈沖具 有相對于從電子裝置的外部接收的參考電壓基本恒定的幅值。多個(gè)電壓脈沖 中的 一 個(gè)電壓脈沖可以比前 一 電壓脈沖小，連續(xù)的電壓脈沖之間的差可以為 大約0.15伏特，和/或電壓脈沖可以在大約負(fù)2伏特至大約負(fù)五伏特的范圍內(nèi)。
控制器可以被構(gòu)造為在將多個(gè)電壓脈沖施加到溝道區(qū)的同時(shí)，將通過電 壓作為多個(gè)脈沖施加到未選存儲(chǔ)單元晶體管的控制柵電極，其中，通過電壓 的每個(gè)脈沖具有基本恒定的幅值，通過電壓的每個(gè)脈沖的幅值可以在大約4 伏特至大約5伏特的范圍內(nèi)?？刂破骺梢员粯?gòu)造為在將連續(xù)的電壓脈沖施加 到溝道區(qū)的同時(shí)將通過電壓施加為增大的通過電壓脈沖，連續(xù)的通過電壓脈 沖之間的差可以為大約0.15伏特，和/或通過電壓脈沖可以在大約2伏特至大 約5伏特的范圍內(nèi)。在將連續(xù)的電壓脈沖施加到溝道區(qū)的同時(shí)，通過電壓的幅值和編程電壓 的幅值之間的差可以保持基本恒定。在將電壓脈沖的第 一 個(gè)施加到溝道區(qū)的 同時(shí)通過電壓的幅值和電壓脈沖的第一個(gè)的幅值之間的第一差可以不同于在 將電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)通過電壓的幅值和電壓脈沖的第二 個(gè)的幅值之間的第二差。控制器還可以被構(gòu)造為在將多個(gè)電壓脈沖中的每個(gè) 施加到溝道區(qū)之后執(zhí)行編程校驗(yàn)操作，并且控制器可以被構(gòu)造為 一旦通過了 編程校驗(yàn)操作則終止向溝道區(qū)的進(jìn)一步的電壓脈沖的施加。
接口可以電結(jié)合到控制器，接口可以提供與微處理器可分離的電結(jié)合和 機(jī)械結(jié)合。無線電接口可以電結(jié)合到控制器，無線電接口可以提供與微處理 器的無線結(jié)合?？偩€可以電結(jié)合到控制器，微處理器可以電結(jié)合到總線，其 中，微處理器被構(gòu)造為將數(shù)據(jù)通過總線提供到控制器，以將其編程到存儲(chǔ)單 元陣列中。用戶接口可以電結(jié)合到總線，用戶接口可以被構(gòu)造為將數(shù)據(jù)提供 到微處理器，并且用戶接口可以被構(gòu)造為從微處理器接收數(shù)據(jù)。
存儲(chǔ)單元陣列可以包括多條字線，其中，每條字線結(jié)合到串中的存儲(chǔ)單 元晶體管中的對應(yīng)的一個(gè)?？刂破骺梢园ńY(jié)合到字線的行解碼器和結(jié)合到 位線的頁緩沖器?？刂破骺梢员粯?gòu)造為通過對應(yīng)的字線施加來自行解碼器的 編程電壓和通過電壓，并且控制器可以被構(gòu)造為通過位線施加來自頁緩沖器 的多個(gè)負(fù)編程電壓脈沖。


圖1是示出了根據(jù)本發(fā)明實(shí)施例的包括多層單元(MLC)存儲(chǔ)晶體管(也被 稱為存儲(chǔ)單元晶體管)的非易失性存儲(chǔ)裝置的框圖。
圖2是示出了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元晶體管M0至Mi-l的串的剖視圖。
圖3是示出了根據(jù)本發(fā)明實(shí)施例的對串的存儲(chǔ)單元晶體管進(jìn)行編程的操 作的流程圖。
圖4是示出了根據(jù)本發(fā)明實(shí)施例的對所選存儲(chǔ)晶體管進(jìn)行編程的操作的
時(shí)序圖。
圖5A是示出了根據(jù)本發(fā)明實(shí)施例的在當(dāng)前編程操作期間進(jìn)行編程的所 選存儲(chǔ)單元晶體管的剖視圖，圖5B是根據(jù)本發(fā)明實(shí)施例的在當(dāng)前編程操作期 間施加到所選存儲(chǔ)單元晶體管的信號(hào)的表。圖6A是示出了根據(jù)本發(fā)明實(shí)施例的在當(dāng)前編程操作期間代表性的沒有 進(jìn)行編程的未選存儲(chǔ)單元晶體管的剖視圖，圖6B是根據(jù)本發(fā)明實(shí)施例的在當(dāng) 前編程操作期間施加到未選存儲(chǔ)單元晶體管的信號(hào)的表。
圖7是示出了根據(jù)本發(fā)明一些實(shí)施例的編程操作S120的重復(fù)STEP0、 STEP1和STEP2的信號(hào)圖。
圖8是示出了根據(jù)本發(fā)明另外的實(shí)施例的對所選存儲(chǔ)晶體管進(jìn)行編程的 操作的時(shí)序圖。
圖9是根據(jù)本發(fā)明實(shí)施例的包括非易失性閃速存儲(chǔ)器的便攜式和/或無線 電子裝置的框圖。
圖10是根據(jù)本發(fā)明一些實(shí)施例的接觸型智能卡(也被稱為集成電路卡 (IIC))的框圖。
圖11是根據(jù)本發(fā)明一些實(shí)施例的無線型智能卡(或IIC)的框圖。 圖12是根據(jù)本發(fā)明一些實(shí)施例的位線電壓產(chǎn)生電路的示意圖。 圖13是示出了根據(jù)本發(fā)明一些實(shí)施例的可以為圖l的非易失性存儲(chǔ)裝置 設(shè)置的存儲(chǔ)元件的布置的存儲(chǔ)器陣列映射。
具體實(shí);^方式
下文中，參照其中示出了本發(fā)明的實(shí)施例的附圖來更充分地描述本發(fā)明。 然而，本發(fā)明可以以許多不同的形式實(shí)施，并不應(yīng)被理解為限于這里闡述的 實(shí)施例。相反，提供這些實(shí)施例使得本公開將是徹底和完整的，并將本發(fā)明 的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。在附圖中，為了清晰起見，可夸大 層和區(qū)域的尺寸和相對尺寸。相同的標(biāo)號(hào)始終表示相同的元件。
應(yīng)該理解的是，當(dāng)元件或?qū)颖环Q為"在"另一元件或?qū)?上"、"連接到" 另一元件或?qū)踊蛘?結(jié)合到"另一元件或?qū)訒r(shí)，它可以直接在另一元件或?qū)?上、直接連接到另一元件或?qū)踊蛘咧苯咏Y(jié)合到另一元件或?qū)?，或者可以存?中間元件或中間層。相反，當(dāng)元件被稱為"直接在"另一元件或?qū)?上"、"直 接連接到"另一元件或?qū)踊蛘?直接結(jié)合到"另一元件或?qū)訒r(shí)，不存在中間 元件或中間層。如這里所使用的，術(shù)語"和/或"包括一個(gè)或多個(gè)相關(guān)所列項(xiàng) 的任意組合和全部組合。
應(yīng)該理解的是，雖然術(shù)語第一、第二、第三等可以在這里用來描述各種 元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該受這些術(shù)語限制。這些術(shù)語僅是用來將一個(gè)元件、組件、區(qū)域、層或 部分與另一區(qū)域、層或部分區(qū)分開。因此，在不脫離本發(fā)明的教導(dǎo)的情況下，
下面討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、 區(qū)域、層或部分。
為了描述方便，在這里可以使用空間相對術(shù)語，諸如"在……之下" "在......下方"、"下面的"、"在……上方"、"上面的"等來描述如附圖中示
出的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)該理解的是，空間相對術(shù) 語意在包括除附圖中描述的方位之外的裝置在使用或操作中的不同方位。例 如，如果將附圖中的裝置翻轉(zhuǎn)，則被描述為"在"其它元件或特征"下方" 或"之下"的元件將隨后被定位為"在"其它元件或特征"上方"。因此，示 例性術(shù)語"在……下方"可以包括"在……上方"和"在……下方"兩個(gè)方
位。可將裝置另外定位(旋轉(zhuǎn)90度或處于其它方位)，并相應(yīng)地解釋這里使用 的空間相對描述符。此外，如這里所使用的，"橫向"指與垂直方向基本成直 角的方向。
這里使用的術(shù)語只是出于描述具體實(shí)施例的目的，而不意在成為本發(fā)明 的限制。除非上下文另外清楚地指出，否則這里所使用的單數(shù)形式也意在包 括復(fù)數(shù)形式。還應(yīng)該理解的是，當(dāng)術(shù)語"包括"和/或"包含"在本說明書中 使用時(shí)，表明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除 存在或添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它們 的組。
在這里參照作為本發(fā)明的理想的實(shí)施例(和中間結(jié)構(gòu))的示意圖的剖視圖 來描述本發(fā)明的示例實(shí)施例。如此，將預(yù)料到由例如制造技術(shù)和/或公差造成 的示圖的形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)該被理解為限于這里示出 的區(qū)域的具體形狀，而是將包括例如由制造造成的形狀的偏差。例如，示出 為矩形的注入?yún)^(qū)通常會(huì)在其邊緣處具有倒圓的或者彎曲的特征和/或具有注 入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣，由注入形成的 埋區(qū)會(huì)導(dǎo)致在埋區(qū)和發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，附圖 中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀不意在示出裝置的區(qū)域的真實(shí) 形狀，并不意在限制本發(fā)明的范圍。
含義與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。因此，這些術(shù)語可以包含在此刻之后創(chuàng)造的等同術(shù)語。還應(yīng)該理解的是，除非這里明確定
明書中和相關(guān)領(lǐng)域上下文中它們的含義一致，并且不應(yīng)該^^理想化或過度正 式地理解。這里提到的所有出版物、專利申請、專利以及其它參考資料通過 引用全部包含于此。
圖1是示出了根據(jù)本發(fā)明實(shí)施例的包括多層單元(MLC)晶體管的非易失 性存儲(chǔ)裝置的框圖。如圖1中所示，非易失性存儲(chǔ)裝置可以包括存儲(chǔ)單元陣 列110、行解碼器120、字線電壓產(chǎn)生電路130、頁緩沖器140、位線電壓產(chǎn) 生電路150、通過/失敗檢查電路160和控制邏輯170。如這里使用的，例如， 術(shù)語控制器可以指控制邏輯170,或指與行解碼器120、字線電壓產(chǎn)生電路 130、頁緩沖器140、位線電壓產(chǎn)生電路150和/或通過/失敗檢查電路160中 的一個(gè)或多個(gè)組合的控制邏輯170。
存儲(chǔ)單元陣列IIO可以包括多層單元(MLC)存儲(chǔ)晶體管(也被稱為存儲(chǔ)單 元晶體管)的多個(gè)串，每個(gè)串可以包括串聯(lián)地電結(jié)合在串選^r晶體管SST和地 選擇晶體管GST之間的多個(gè)MLC存儲(chǔ)晶體管M0-M7。每個(gè)串選擇晶體管 SST可以串聯(lián)地電結(jié)合在對應(yīng)的串和對應(yīng)的位線BL之間，每個(gè)地選擇晶體 管GST可以串聯(lián)地電結(jié)合在對應(yīng)的串和共源線CSL之間。此外，位線BLO 至BLm-1 (其中，m為存儲(chǔ)單元陣列110中列的數(shù)量)可以電結(jié)合在對應(yīng)的串(在 同一列中)和頁緩沖器140之間；字線WLO至WL7可以電結(jié)合在對應(yīng)的存儲(chǔ) 單元晶體管(在同一行中)的控制電極和行解碼器之間；串選擇線SSL可 以電結(jié)合在對應(yīng)的串選擇晶體管SST(在同一塊中)的控制柵電極和行解碼器 120之間；地選擇線GSL可以電結(jié)合在對應(yīng)的地選擇晶體管GST(在同 一塊中) 的控制柵電極和行解碼器120之間。雖然以示例的方式示出了串中的八個(gè)存 儲(chǔ)單元晶體管M0-M7，但是本發(fā)明的實(shí)施例在串中可以包括任意數(shù)量的存儲(chǔ) 晶體管。此外，例如，參照相對于Chen等人的第6，522，580號(hào)美國專利中的 圖7討論了用于偶位線和奇位線的頁緩沖操作，其公開通過引用全部包含于 此。
雖然為了示出方便，在圖1的存儲(chǔ)單元陣列110中僅明確地示出了存儲(chǔ) 晶體管的一個(gè)塊，但是應(yīng)該理解的是，存儲(chǔ)單元陣列IIO可以包括多個(gè)在對 應(yīng)的串和行中布置的存儲(chǔ)晶體管的塊。更具體地講，存儲(chǔ)晶體管的每塊可以 包括存儲(chǔ)晶體管的多個(gè)串，其中，塊中的每個(gè)串結(jié)合到位線BLO至BLm-l中的對應(yīng)的一條位線。換句話說，在每個(gè)塊中，位線BLO至BLm-l中的每條 可以結(jié)合到存儲(chǔ)晶體管中的一串。如上所述，為塊中的存儲(chǔ)晶體管的每行設(shè) 置字線，為每塊設(shè)置串選擇線和地選擇線。因此，可以為存儲(chǔ)晶體管的每個(gè) 塊設(shè)置對應(yīng)的串選擇線、地選擇線以及字線(電結(jié)合到行解碼器120)。
圖2是示出了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元晶體管MO至Mi-1的串的剖 視圖。如圖2中所示，每個(gè)存儲(chǔ)單元晶體管M可以包括在對應(yīng)的字線WL(作 為控制柵極CG,也可以被稱為控制柵電極或控制電極)和半導(dǎo)體基底的P阱 (P-Well)區(qū)之間的浮置柵極FG。每個(gè)存儲(chǔ)單元晶體管M還可以包括在浮置柵 極FG的相對側(cè)上的n型源/漏區(qū)S/D(示出為n型區(qū)域n+)。另外，隧道絕緣 層TIL可以設(shè)置在每個(gè)存儲(chǔ)單元晶體管—M的浮置柵極FG和基底之間，介電 層DL可以設(shè)置在每個(gè)存儲(chǔ)單元晶體管M的浮置柵極FG和字線WL(或控制 柵極)之間，每條字線WL可以電結(jié)合到行解碼器120并電結(jié)合到在同一行中 的其它的存儲(chǔ)單元晶體管。因此，可以通過將對應(yīng)的浮置^t極FG充電以改 變存儲(chǔ)單元晶體管M的閾值電壓來對存儲(chǔ)單元晶體管M進(jìn)行編程。雖然以 示例的方式討論了浮置柵極FG，但是可以使用任意的電荷捕獲層或柵極。雖 然以示例的方式討論了圖2中的存儲(chǔ)單元結(jié)構(gòu)，但是可以使用其它的存儲(chǔ)單 元結(jié)構(gòu)來實(shí)現(xiàn)根據(jù)本發(fā)明實(shí)施例的負(fù)增量階躍脈沖編程。例如，可以以如在
Jae Sung Sim等人的發(fā)明名稱為"Charge Trap Memory Cell With Multi-Doped Layers, Flash Memory Array Using The Memory Cell And Operating M.ethod Of The Same(具有多摻雜層的電荷捕獲存儲(chǔ)單元、使用該存儲(chǔ)單元的閃速存儲(chǔ)器 陣列及其操作方法)"的第2006/0171209號(hào)美國專利公開中討論的電荷捕獲存 儲(chǔ)單元結(jié)構(gòu)來實(shí)現(xiàn)本發(fā)明的實(shí)施例，其公開通過引用全部包含于此。
存儲(chǔ)單元晶體管M0至Mi-1的串可以串聯(lián)地電結(jié)合在對應(yīng)的地選擇晶體 管GST和對應(yīng)的串選擇晶體管SST之間。地選擇晶體管GST(可以為MOSFET) 提供串和共源線CSL之間的電結(jié)合/斷開，串選擇晶體管SST(可以為MOSFET) 提供串和對應(yīng)的位線BL0之間的電結(jié)合/斷開。更具體地講，地選擇線GSL 的結(jié)合到行解碼器的部分可以用作地選擇晶體管GST的控制電極，串選擇線 SSL的結(jié)合到行解碼器的部分可以用作串選擇晶體管SST的控制電極。
可以為存儲(chǔ)單元晶體管的塊(具有包括共享相同字線的多個(gè)串的塊)設(shè)置 圖2的封裝(pocket)P阱。然而，不同塊的封裝P阱可以彼此電隔離，以允許 不同塊的選擇性擦除/編程。更具體地講，圖2的封裝P阱可以設(shè)置在基底的較大的n型區(qū)中，從而不同的封裝P阱通過較大的n型區(qū)域的部分分開。因 此，可以通過封裝P阱和較大的N型阱之間的P-N結(jié)來提供電隔離。可以通 過在N型基底上形成存儲(chǔ)裝置來提供較大的N型阱，和/或通過在形成封裝P 阱之前在基底(諸如P型基底)中形成較大的N型阱來提供較大的N型阱。例 如，參照Chen等人的第6,522,580號(hào)美國專利中的圖3討論了非易失性存儲(chǔ) 裝置的P阱的隔離，其公開通過引用全部包含于此。
圖3是示出了根據(jù)本發(fā)明實(shí)施例的對串的所選存儲(chǔ)單元晶體管(諸如圖1 的存儲(chǔ)單元晶體管M3)進(jìn)行編程的操作的流程圖。在開始編程操作之前，可 以擦除將被編程的存儲(chǔ)單元晶體管。更具體地講，可以擦除包括將被編程的 所選存儲(chǔ)單元晶體管的存儲(chǔ)單元晶體管的塊。 一旦所選存儲(chǔ)單元晶體管已經(jīng) 被擦除，則可以在控制邏輯170通過接收編程命令、標(biāo)識(shí)將被編程的所選存 儲(chǔ)單元晶體管的地址和將被編程的數(shù)據(jù)來開始編程操作，如框S10所示。在 框S120的第 一編程操作期間，可以將第 一 負(fù)編程電壓脈沖施加到所選存儲(chǔ)單 元晶體管的溝道區(qū)，同時(shí)將正編程電壓施加到所選存儲(chǔ)單元晶體管的控制柵
極。在框S130,可以使用校驗(yàn)電壓Vfy對所選存儲(chǔ)單元晶體管執(zhí)行校驗(yàn)讀取 操作，以確定所選存儲(chǔ)單元晶體管是否已經(jīng)被編程到與正被編程的數(shù)據(jù)對應(yīng) 的期望的閾值電壓。
在框S140,如果所選存儲(chǔ)單元晶體管已經(jīng)被編程到與正被編程的數(shù)據(jù)對 應(yīng)的期望的閾值電壓從而校驗(yàn)通過，則對所選存儲(chǔ)單元晶體管的編程操作可 以結(jié)束。在框S140，如果所選存儲(chǔ)單元晶體管還沒有被編程到與正被編程的 數(shù)據(jù)對應(yīng)的期望的閾值電壓從而校驗(yàn)失敗，則對所選存儲(chǔ)單元晶體管的編程 操作可以繼續(xù)進(jìn)行直到校驗(yàn)通過。更具體地講，在框S150,對于在框S120 中的后續(xù)編程操作，可以將下一 負(fù)編程電壓脈沖的幅值增大德耳塔V(AV)(即， 變得更負(fù))。
圖4是示出了根據(jù)本發(fā)明實(shí)施例的上面參照圖3討論的對所選存儲(chǔ)晶體 管進(jìn)行編程的操作的時(shí)序圖。如圖4中所示，在時(shí)刻T1和T2之間、在時(shí)刻 T3和T4之間、在時(shí)刻T5和T6之間以及在時(shí)刻T7和T8之間可以重復(fù)地執(zhí) 行才匡S120的編程4喿作。相反，在時(shí)刻T2和T3之間、在時(shí)刻T4和T5之間、 在時(shí)刻T6和T7之間以及在時(shí)刻T8和T9之間，可以執(zhí)行框S130的校驗(yàn)讀 取操作。下面更具體地描述根據(jù)本發(fā)明實(shí)施例的編程操作的具體信號(hào)。因?yàn)?對于本領(lǐng)域技術(shù)人員來說，用于校驗(yàn)讀取操作的具體信號(hào)將是已知的，所以將省略對校驗(yàn)讀取操作的具體信號(hào)的進(jìn)一 步討論。
通過示例的方法，可基于在圖3的框S110中由控制邏輯170接收的地址， 為編程操作選擇圖1的存儲(chǔ)單元晶體管M3。此外，在框S110接收的數(shù)據(jù)可 以限定一個(gè)值，其中，所選存儲(chǔ)單元晶體管M3將被編程為該值。圖5A是示 出了在當(dāng)前編程操作期間正被編程的所選存儲(chǔ)單元晶體管M3的剖視圖，圖 5B是在當(dāng)前編程操作期間施加到所選存儲(chǔ)單元晶體管M3的信號(hào)的表。圖6A 是示出了在當(dāng)前編程操作期間代表性的沒有被編程的未選存儲(chǔ)單元晶體管 M0-M2和/或M4-M7的剖視圖，圖6B是在當(dāng)前編程操作期間施加到未選存 儲(chǔ)單元晶體管M0-M2和/或M4-M7的信號(hào)的表。
在圖4、圖5A、圖5B、圖6A和圖6B的示例中，所有的電壓被表示為 相對于從存儲(chǔ)裝置100的外部接收的參考電壓(例如，地電壓)。例如，相對于 地電壓，通過電壓Vpass的幅值可以在大約2伏特至大約5伏特的范圍內(nèi)， 沖艮據(jù)本發(fā)明的一些實(shí)施例，相對于地電壓，通過電壓Vpass的幅值可以為大 約4.5伏特。相對于地電壓，負(fù)位線編程電壓Vnbpgm的幅值可以在大約-2 伏特至大約-5伏特的范圍內(nèi)。
在時(shí)刻Tl和T2之間的框S120的初始編程操作STEPO期間，可以將大 約-4.7伏特的負(fù)位線編程電壓Vnbpgm脈沖(從控制邏輯]70、位線電壓產(chǎn)生 電路150和頁緩沖器140)施加到所選位線BLO,同時(shí)，將大約10伏特的編程 電壓Vpgm(從控制邏輯170、字線電壓產(chǎn)生電路130和行解碼器120)施加到 選擇的字線WL3,同時(shí)將通過電壓Vpass(從控制邏輯170、字線電壓產(chǎn)生電 路130和行解碼器120)施加到未選字線WL0-WL2和WL4-WL7。還可以將 負(fù)位線編程電壓Vnbpgm施加到p阱體區(qū)(bulk region),其中，存儲(chǔ)單元晶體 管的塊形成在p阱體區(qū)上，可以將禁止電壓(例如，存儲(chǔ)裝置的電源電壓 Vcc)(從控制邏輯170、位線電壓產(chǎn)生電路150和頁緩沖器140)施加到未選位 線BLl至BLm-l。此外，可以將導(dǎo)通信號(hào)(諸如Vpass)施加到所選塊的串選 擇線SSL，以將所選塊的串結(jié)合到對應(yīng)的位線，可以將截止信號(hào)(諸如參考地 電壓)施加到所選塊的地選擇線GSL,以將所選塊的串與共源線CSL電隔離。
通過將負(fù)位線編程電壓Vnbpgm施加到p阱體區(qū)并施加到所選位線BLO， 可以保護(hù)p阱體區(qū)和源/漏區(qū)之間的P-N結(jié)不導(dǎo)通。因此，在時(shí)刻Tl和T2 之間的初始編程操作STEPO期間，所選存儲(chǔ)單元晶體管M3的控制柵極CG 和所選存儲(chǔ)單元晶體管M3的溝道區(qū)之間的電壓電勢可以為大約14.7伏特，從溝道區(qū)通過隧道絕緣層TIL隧穿到浮置柵極FG的電子可以對所選存儲(chǔ)單 元晶體管M3的浮置柵極FG進(jìn)行充電。
在時(shí)刻T2和T3之間的框S130的初始編程校驗(yàn)操作期間，可以使用控 制邏輯170、位線電壓產(chǎn)生電路150、字線電壓產(chǎn)生電路130、行解碼器120、 頁緩沖器140和通過/失敗檢查電路160來執(zhí)行讀取校驗(yàn)操作，以確定所選存 儲(chǔ)單元晶體管M3的編程是否已經(jīng)完成。如果在框S140確定完成了所選存儲(chǔ) 單元晶體管M3的編程，則編程操作可以結(jié)束。如果在框S140確定沒有完成 所選存儲(chǔ)單元晶體管M3的編程，則在框S150,對于框S120的后續(xù)編程操 作，可以增大負(fù)位線編程電壓Vnbpgm的幅值。
在時(shí)刻T3和T4之間的框S120的后續(xù)編程操作STEP 1期間，可以將大 約-4.85伏特的負(fù)位線編程電壓Vnbpgm脈沖(從控制邏輯170、位線電壓產(chǎn)生 電路150和頁緩沖器140)施加到所選位線BLO,同時(shí)將大約10伏特的編程電 壓Vpgm(從控制邏輯170、字線電壓產(chǎn)生電路130和行解碼器120)施加到選 擇的字線WL3,同時(shí)，將大約4.5伏特的通過電壓Vpass(從控制邏輯170、 字線電壓產(chǎn)生電路130和行解碼器120)施加到未選字線WLO-WL2和 WL4-WL7。還可以將大約-4.85伏特的負(fù)位線編程電壓Vnbpgm施加到p阱 體區(qū)，其中，存儲(chǔ)單元晶體管的塊形成在p阱體區(qū)上，可以將禁止電壓(例如， 存儲(chǔ)裝置的電源電壓Vcc)(從控制邏輯170、位線電壓產(chǎn)生電路15 0和頁緩沖 器140)施加到未選位線BL1至BLm-l。此外，可以將導(dǎo)通信號(hào)(諸如Vpass) 施加到所選塊的串選擇線SSL，以將所選塊的串結(jié)合到對應(yīng)的位線，可以將 截止信號(hào)(諸如參考地)施加到所選塊的地選擇線GSL，以將所選塊的串與共 源線CSL電隔離。
通過將相同的負(fù)位線編程電壓Vnbpgm施加到p阱體區(qū)并施加到所選位 線BLO,可以保護(hù)p阱體區(qū)和源/漏區(qū)之間的P-N結(jié)不導(dǎo)通。因此，在時(shí)刻 T3和T4之間的編程操作STEP1期間，所選存儲(chǔ)單元晶體管M3的控制柵極 CG和所選存儲(chǔ)單元晶體管M3的溝道區(qū)之間的電壓電勢可以為大約14.85伏 特，從溝道區(qū)通過隧道絕緣層TIL隧穿到浮置柵極FG的電子可以對所選存 儲(chǔ)單元晶體管M3的浮置柵極FG進(jìn)一步充電。
在時(shí)刻T4和T5之間的框S130的編程校驗(yàn)操作期間，可以使用控制邏 輯170、位線電壓產(chǎn)生電路150、字線電壓產(chǎn)生電^各130、 4亍解碼器120、頁 緩沖器140和通過/失敗檢查電路160來執(zhí)行讀取校驗(yàn)操作，以確定所選存儲(chǔ)單元晶體管M3的編程是否已經(jīng)完成。如果在框S140確定完成了所選存儲(chǔ)單 元晶體管M3的編程，則編程操作可以結(jié)束。如果在框S140確定沒有完成所 選存儲(chǔ)單元晶體管M3的編程，則在框S150，對于框S120的另一后續(xù)編程 操作，可以進(jìn)一步增大負(fù)位線編程電壓Vnbpgm的幅值。
在時(shí)刻T5和T6之間的框S120的另 一后續(xù)編程操作STEP2期間，可以 將大約-5.00伏特的負(fù)位線編程電壓Vnbpgm脈沖(從控制邏輯170、位線電壓 產(chǎn)生電路150和頁緩沖器140)施加到所選位線BLO，同時(shí)，將大約IO伏特的 編程電壓Vpgm(從控制邏輯170、字線電壓產(chǎn)生電路130和行解碼器120)施 加到選擇的字線WL3，同時(shí)將大約4.5伏特的通過電壓Vpass(從控制邏輯170、 字線電壓產(chǎn)生電^各130和4亍解碼器120)施加到未選字線WL0-WL2和 WL4-WL7。還可以將大約-5.00伏特的負(fù)位線編程電壓Vnbpgm施加到p阱 體區(qū)，其中，存儲(chǔ)單元晶體管的塊形成在p阱體區(qū)上，可以將禁止電壓(例如， 存儲(chǔ)裝置的電源電壓Vcc)(從控制邏輯170、位線電壓產(chǎn)生電路150和頁緩沖 器140)施加到未選位線BL1至BLm-l。此外，可以將導(dǎo)通信號(hào)(諸如Vpass) 施加到所選塊的串選擇線SSL,以將所選塊的串結(jié)合到對應(yīng)的位線，可以將 截止信號(hào)(諸如參考地)施加到所選塊的地選擇線GSL,以將所選塊的串與共 源線CSL電隔離。
通過將相同的負(fù)位線編程電壓Vnbpgm施加到p阱體區(qū)并施加到所選位 線BLO,可以保護(hù)p阱體區(qū)和源/漏區(qū)之間的P-N結(jié)不導(dǎo)通。因此，在時(shí)刻 T5和T6之間的編程操作STEP2期間，所選存儲(chǔ)單元晶體管M3的控制柵極 CG和所選存儲(chǔ)單元晶體管M3的溝道區(qū)之間的電壓電勢可以為大約15伏特， 從溝道區(qū)通過隧道絕緣層TIL隧穿到浮置柵極FG的電子可以對所選存儲(chǔ)單 元晶體管M3的浮置柵極FG進(jìn)一步充電。
在時(shí)刻T6和T7之間的框S130的編程校驗(yàn)操作期間，可以使用控制邏 輯170、位線電壓產(chǎn)生電路150、字線電壓產(chǎn)生電路130、行解碼器120、頁 緩沖器140和通過/失敗檢查電路160來執(zhí)行讀取校驗(yàn)操作，以確定所選存儲(chǔ) 單元晶體管M3的編程是否已經(jīng)完成。如果在框S140確定完成了所選存儲(chǔ)單 元晶體管M3的編程，則編程操作可以結(jié)束。如果在框S140確定沒有完成所 選存儲(chǔ)單元晶體管M:3的編程，則在框S150，對于在框S120的又一后續(xù)編 程操作，可以進(jìn)一步增大負(fù)位線編程電壓Vnbpgm的幅值。
在時(shí)刻T7和T8之間的框S120的又一后續(xù)編程操作STEP3期間，可以將大約-5.15伏特的負(fù)位線編程電壓Vnbpgm脈沖(從控制邏輯170、位線電壓 產(chǎn)生電路150和頁緩沖器140)施加到所選位線BLO,同時(shí)將大約IO伏特的編 程電壓Vpgm(從控制邏輯170、字線電壓產(chǎn)生電路130和行解碼器120)施加 到選擇的字線WL3,同時(shí)將大約4.5伏特的通過電壓Vpass(從控制邏輯170、 字線電壓產(chǎn)生電i 各130和行解碼器120)施加到未選字線WL0-WL2和 WL4-WL7。還可以將大約-5.15伏特的負(fù)位線編程電壓Vnbpgm施加到p阱 體區(qū)，其中，存儲(chǔ)單元晶體管的塊形成在p阱體區(qū)上，可以將禁止電壓(例如， 存儲(chǔ)裝置的電源電壓Vcc)(從控制邏輯70、位線電壓產(chǎn)生電路150和頁緩沖 器140)施加到未選位線BL1至BLm-l。此外，可以將導(dǎo)通信號(hào)(諸如Vpass) 施加到所選塊的串選擇線SSL,以將所選塊的串結(jié)合到對應(yīng)的位線，可以將 截止信號(hào)(諸如參考地)施加到所選塊的地選擇線GSL，以將所選塊的串與共 源線CSL電隔離。
通過將相同的負(fù)位線編程電壓Vnbpgm施加到p阱體區(qū)并施加到所選位 線BLO,可以保護(hù)p阱體區(qū)和源/漏區(qū)之間的P-N結(jié)不導(dǎo)通。因此，在時(shí)刻 T7和T8之間的編程操作STEP3期間，所選存儲(chǔ)單元晶體管M3的控制柵極 CG和所選存儲(chǔ)單元晶體管M3的溝道區(qū)之間的電壓電勢可以為大約15.] 5伏 特，從溝道區(qū)通過隧道絕緣層TIL隧穿到浮置柵極FG的電子可以對所選存 儲(chǔ)單元晶體管M3的浮置柵極FG進(jìn)一步充電。
在時(shí)刻T8和T9之間的框S13 0的編程校驗(yàn)操作期間，可以使用控制邏 輯170、位線電壓產(chǎn)生電路150、字線電壓產(chǎn)生電路130、行解碼器120、頁 緩沖器140和通過/失敗檢查電路160來執(zhí)行讀取校驗(yàn)操作，以確定所選存儲(chǔ) 單元晶體管M3的編程是否已經(jīng)完成。如果在框S140確定完成了所選存儲(chǔ)單 元晶體管M3的編程，則編程操作可以結(jié)束。如果在框S140確定沒有完成所 選存儲(chǔ)單元晶體管M3的編程，則在框S150,對于在框S120的進(jìn)一步后續(xù) 編程操作，可以進(jìn)一步增大負(fù)位線編程電壓Vnbpgm的幅值?？梢詧?zhí)行任意 次的編程操作的進(jìn)一步重復(fù)，直到在框S130和S140的讀取校驗(yàn)操作通過或 直到達(dá)到編程操作限制。
根據(jù)上面討論的實(shí)施例，可以對每個(gè)連續(xù)的編程操作提供0.15伏特的德 耳塔V(AV),對于在框S150的每次降低，可以使用相同的AV。然而，可以 使用其它值的AV，和/或當(dāng)對同一存儲(chǔ)單元晶體管進(jìn)行編程時(shí)，對于編程操作 S120的不同的重復(fù)可以使用不同值的AV。根據(jù)本發(fā)明的又一些實(shí)施例，當(dāng)對存儲(chǔ)晶體管進(jìn)行編程時(shí)，編程操作S120的一些或所有的連續(xù)的重復(fù)可以使用 相同的負(fù)位線編程電壓Vnbpgm,和/或可以乂人編程操作S120的一個(gè)重復(fù)至下 一個(gè)編程操作S120減小負(fù)位線編程電壓Vnbpgm的巾禹值。此外，相對于從存 儲(chǔ)裝置的外部接收的參考電壓(例如，地電壓)，負(fù)位線編程電壓Vnbpgm可以 為負(fù)，在編程操作S120的至少一些重復(fù)期間，負(fù)位線編程電壓Vnbpgm可以 在大約負(fù)2伏特至大約負(fù)5伏特的范圍內(nèi)。
在編程操作S120的每個(gè)重復(fù)期間，可以將編程電壓Vpgm作為脈沖施加 到所選字線，相對于從存儲(chǔ)裝置的外部接收的參考電壓(例如，地電壓)，編程 電壓Vpgm具有的幅值基本恒定，相對于參考電壓(例如，地電壓)，編程電壓 Vpgm可以為正。相應(yīng)地，相對于參考電壓(例如，地電壓)，負(fù)位線編程電壓 Vnbpgm可以為負(fù)。
在編程操作期間，通過將串選擇晶體管SST導(dǎo)通(即，通過將導(dǎo)通信號(hào)施 加到串選擇線SSL)，可以將負(fù)位線編程電壓Vnbpgm通過對應(yīng)的位線施加到 所選存儲(chǔ)單元晶體管。根據(jù)本發(fā)明其它的實(shí)施例，在編程操作期間，可以將 串選擇晶體管SST截止，同時(shí)將負(fù)位線編程電壓Vnbpgm施加到p阱體。根 據(jù)本發(fā)明一些其它的實(shí)施例，在編程操作期間，可以將負(fù)位線編程電壓 Vnbpgm通過對應(yīng)的位線和串選擇晶體管以及通過p阱體施加到所選存儲(chǔ)單 元晶體管。
如上參照圖3、 4、 5A和5B所討論的，可以使用負(fù)位線編程電壓Vnbpgm 對所選存儲(chǔ)單元晶體管M3進(jìn)行編程。另外，共享字線WL3(例如，在同一行 中)的另一存儲(chǔ)單元晶體管可以與存儲(chǔ)單元晶體管M3同時(shí)被編程。更具體地 講，對于共享相同字線的兩個(gè)存儲(chǔ)單元晶體管可以同時(shí)重復(fù)地執(zhí)行框S120、 S130、 S140和S150的操作。此外，對于兩個(gè)不同的存儲(chǔ)單元晶體管，可以 同時(shí)獨(dú)立地執(zhí)行框S130和S140的讀取校驗(yàn)操作。如果兩個(gè)存儲(chǔ)單元晶體管 中的一個(gè)的編程在另一個(gè)之前完成，則可以終止已編程的存儲(chǔ)單元晶體管的 編程重復(fù)(通過將禁止位線信號(hào)施加到對應(yīng)的位線)，同時(shí)另一存儲(chǔ)單元晶體管 的編程重復(fù)可以繼續(xù)。例如，因?yàn)榇鎯?chǔ)單元晶體管被編程為不同的值和/或因 為對應(yīng)的浮置柵極以不同的速率充電，所以用于對共享同一字線的兩個(gè)不同 的存儲(chǔ)單元晶體管進(jìn)行編程的編程重復(fù)的次數(shù)可以不同。如上面所討論的， 通過將編程禁止電壓(諸如電源電壓)施加到與未選存儲(chǔ)單元晶體管對應(yīng)的位 線，可以禁止與所選(即，選擇進(jìn)行編程)的存儲(chǔ)單元晶體管共享同一字線的存儲(chǔ)單元晶體管的編程。
如上面參照圖4、圖5A、圖5B、圖6A和圖6B所討論的，在編程操作 S120的連續(xù)的重復(fù)期間，可以將恒定的編程電壓Vpgm施加到所選字線，同 時(shí)隨著編程操作S120的連續(xù)的重復(fù)，增大負(fù)位線編程電壓Vnbpgm的幅值 (即，變得更負(fù))。根據(jù)本發(fā)明一些其它的實(shí)施例，在編程操作S120的連續(xù)的 重復(fù)期間，可以將恒定的負(fù)位線編程電壓Vnbpgm施加到所選位線和/或p阱 體，同時(shí)隨著編程操作S120的連續(xù)的重復(fù)，增大編程電壓Vpgm的幅值(即， 變得更正)。
圖7是示出了根據(jù)本發(fā)明一些實(shí)施例的編程操作S120的重復(fù)STEP0、 STEP 1和STEP2的信號(hào)圖，其中，省略了插入的校驗(yàn)操作的示出。通過省略 插入的校驗(yàn)操作的示出，可以更容易地示出編程操作的重復(fù)。施加到未選字 線的通過電壓Vpass和施加到未選存儲(chǔ)單元晶體管的溝道區(qū)的負(fù)位線編程電 壓Vnbpgm之間的差可以導(dǎo)致未選字線上的應(yīng)力(stress)。如圖7中所示，在 編程操作重復(fù)STEP0期間，可以將9.2伏特的應(yīng)力施加到未選字線，在編程 操作重復(fù)STEP1期間，可以將9.35伏特的應(yīng)力施加到未選字線，在編程操作 重復(fù)STEP2期間，可以將9.5伏特的應(yīng)力施加到未選字線。當(dāng)對存儲(chǔ)單元進(jìn) 行編程時(shí)，可以提供編程操作的額外的重復(fù)，和/或當(dāng)對存儲(chǔ)單元進(jìn)行編程時(shí)， 可以設(shè)置可允許的重復(fù)的次數(shù)的任意限制。在連續(xù)的編程操作期間，通過增 量地降低負(fù)位線編程電壓Vnbpgm(即，增量地增大負(fù)位線編程電壓的幅值)， 可以減小未選字線的字線應(yīng)力(至少在初始編程操作重復(fù)期間)。
圖8是示出了根據(jù)本發(fā)明另外的實(shí)施例的如參照圖3所討論的對所選存 儲(chǔ)晶體管進(jìn)行編程的操作的時(shí)序圖。在圖8中，負(fù)位線編程電壓Vnbpgm、 讀取校驗(yàn)信號(hào)Vfy、字線編程電壓Vwpgm和禁止位線信號(hào)INHIBIT BL可以 與上面參照圖3-7所討論的相同。然而，在圖8中，可以將通過電壓Vpass' 作為增大的正的通過電壓脈沖施加到未選存儲(chǔ)單元晶體管的控制柵電極，同 時(shí)將連續(xù)的負(fù)電壓脈沖施加到溝道區(qū)。換句話說，通過電壓Vpass'的幅值可 以隨編程操作S120的每次重復(fù)(即，STEP0、 STEP1、 STEP2、 STEP3等)而 增大。更具體地講，通過電壓脈沖Vpass'可以在大約2伏特至大約5的范圍 內(nèi)，和/或連續(xù)的通過電壓脈沖可以增大大約0.15伏特。在用于對存儲(chǔ)單元進(jìn) 行編程的初始編程操作S120期間，通過使用相對低的電壓脈沖Vpass'，可以 進(jìn)一步減小未選字線上的字線應(yīng)力。如上面參照圖3-8所討論的，本發(fā)明的實(shí)施例可以提供單遍(single pass) 編程。根據(jù)本發(fā)明其它的實(shí)施例，可以使用多遍(multi-pass)編程。例如，第 一遍編程，也被稱為粗編程(coarse programming),可以被提供有具有第一相 對低的幅值的初始負(fù)編程電壓Vnbpgm,其后跟隨具有增大的幅值的后續(xù)負(fù) 編程電壓Vnbpgm。第二遍編程(在相同編程操作的第一遍編程之后)，也被稱 為細(xì)編程(fine programming),可以被提供有具有第二相對低的幅值(大于第一 相對低的幅值)的初始負(fù)編程電壓Vnbpgm,其后跟隨具有增大的幅值的后續(xù) 負(fù)編程電壓Vnbpg m。
圖9是根據(jù)本發(fā)明實(shí)施例的包括非易失性閃速存儲(chǔ)器的便攜式和/或無線 電子裝置900的框圖。例如，電子裝置900可以包括通過總線301結(jié)合的微 處理器310、用戶接口 320、電池360和/或調(diào)制解調(diào)器330。另外，非易失性 閃速存儲(chǔ)裝置350可以結(jié)合到總線301。更具體地講，根據(jù)本發(fā)明的實(shí)施例， 可以實(shí)現(xiàn)非易失性閃速存儲(chǔ)裝置350,如上面參照圖1-8所討i侖的。存儲(chǔ)控 制器340可以在閃速存儲(chǔ)裝置350和總線301之間設(shè)置接口 。更具體地講， 存儲(chǔ)控制器340可以在圖9的總線301和圖1的控制邏輯170之間設(shè)置接口 ， 和/或存儲(chǔ)控制器340可以被實(shí)現(xiàn)為控制邏輯170的一部分。
電子裝置900可以為手持型或膝上型計(jì)算機(jī)、個(gè)人數(shù)字助理、數(shù)字音頻/ 視頻播放器/記錄器、無線電話(包括收發(fā)器)、定位/繪圖裝置(包括位置接收器， 諸如GPS接收器)、數(shù)碼相機(jī)、游戲操縱器、路由器等。此外，可以永久地將 非易失性閃速存儲(chǔ)裝置350安裝在電子裝置900中，或者可以將非易失性閃 速存儲(chǔ)裝置350可分離地結(jié)合到總線301，從而可以將存儲(chǔ)裝置350插入到 電子裝置900中并可以從電子裝置900移除存儲(chǔ)裝置350。例如，非易失性 閃速存儲(chǔ)裝置350和控制器340可以實(shí)現(xiàn)為存儲(chǔ)卡，諸如MMC(多媒體卡)卡、 SD(安全數(shù)字)卡、多用途卡、微型SD(安全數(shù)字)卡、迷你SD(安全數(shù)字)卡、 記憶棒、壓縮SD(安全數(shù)字)卡、標(biāo)識(shí)卡、PCMCIA(個(gè)人計(jì)算機(jī)存儲(chǔ)器卡國際 聯(lián)合會(huì))卡、SSD(固態(tài)硬盤)卡、芯片卡、智能卡、USB(通用串行總線)卡等。
圖IO是接觸型智能卡(也被稱為集成電路卡(IIC))IOOI的框圖。例如，智 能卡1001可以為用于無線通信應(yīng)用的用戶識(shí)別模塊(SIM)卡。更具體地講， 智能卡1001可以包括全部通過總線1017結(jié)合的1/0(輸入/輸出)及安全傳感器 塊1003、只讀存儲(chǔ)器(ROM)1005、諸如電可擦除可編程只讀存儲(chǔ)器(EEPROM) 的非易失性存儲(chǔ)器1007、中央處理單元1009、隨機(jī)存取存儲(chǔ)器(RAM)lO]l和包括另外的RAM的密碼處理器1015。此外，1/0及安全傳感器塊1003可 以包括具有電源(VCC)觸點(diǎn)、地(GND)觸點(diǎn)、重置(RST)觸點(diǎn)、編程電壓(VPP) 觸點(diǎn)、時(shí)鐘(CLK)觸點(diǎn)和數(shù)據(jù)輸入/輸出觸點(diǎn)的輸入/輸出觸點(diǎn)排。另外，可以 為將來的應(yīng)用保留一個(gè)或多個(gè)未使用的觸點(diǎn)。
例如，圖10的智能卡1001可以實(shí)現(xiàn)為存儲(chǔ)用于向通信服務(wù)提供者識(shí)別 用戶的移動(dòng)電話(或其它無線通信裝置)的信息的SIM智能卡。通過使用I/O 觸點(diǎn)，可以提供智能卡1001和通信裝置之間的穩(wěn)定的接觸。此外，當(dāng)被用作 通信裝置的SIM智能卡時(shí)，因?yàn)椴活l繁地將這種SIM智能卡從一個(gè)通信裝置 移動(dòng)至另一個(gè)通信裝置，所以接觸磨損Z損壞的效果不會(huì)明顯。另外，可以根 據(jù)如上面參照圖1-8所討論的本發(fā)明的實(shí)施例，實(shí)現(xiàn)圖IO的非易失性存儲(chǔ)器 1007。
圖11是無線型智能卡(或IIC)llOl的框圖。智能卡1101可以包括控制& 計(jì)算單元1103、輸入/輸入(I/0)塊1105、認(rèn)證及控制塊1107、只讀存儲(chǔ)器 (ROM)1109、隨機(jī)存取存儲(chǔ)器(RAM:)llll、非易失性存儲(chǔ)器1115和結(jié)合到I/O 塊1105的射頻電路(1117)。更具體地講，射頻電路1117可以包括結(jié)合到天線 1123的功率接收電路1119和數(shù)據(jù)傳輸電路1121。通過設(shè)置提供無線結(jié)合到 智能卡1101外部的系統(tǒng)，與相同或不同的系統(tǒng)的頻繁結(jié)合/斷開不會(huì)由于接 觸磨損導(dǎo)致降低性能。另外，根據(jù)本發(fā)明的實(shí)施例，可以實(shí)現(xiàn)圖ll的非易失 性存儲(chǔ)器1115,如上面參照圖l-8所討論的。
圖12是根據(jù)本發(fā)明一些實(shí)施例的位線電壓產(chǎn)生電路1201的示意圖。更 具體地講，圖12的位線電壓產(chǎn)生電路120為可以用于實(shí)現(xiàn)圖1的位線電壓 產(chǎn)生電路150的電路的示例。如圖12中所示，電路1201可以包括恒定電流 源1203 、作為分壓器的串聯(lián)連接的多個(gè)電阻器R0-R5 、多個(gè)旁路晶體管T1-T4 、 比較器1205和負(fù)電壓泵1207。比較器1205可以將參考電壓Vref與在結(jié)點(diǎn) Nl(在電阻器R0和R1之間)處的電壓進(jìn)行比較，可以使用泵使能輸出信號(hào)將 負(fù)電壓泵1207接通和關(guān)斷，以在結(jié)點(diǎn)N處保持參考電壓Vref?？梢允褂眠x 擇信號(hào)nSEL[l]-nSEL[4]選擇性地將旁路晶體管Tl-T4導(dǎo)通/截止，以改變有 效地串聯(lián)結(jié)合在結(jié)點(diǎn)Nl和輸出結(jié)點(diǎn)N2之間的電阻器Rl-R4的數(shù)量。例如， 通過將所有的旁路晶體管Tl-T4導(dǎo)通，可以正好提供負(fù)輸出Vneg(或 Vnbpgm),通過將所有的旁路晶體管Tl-T4截止，可以提供最負(fù)的輸出 Vneg(或Vnbpgm)。圖i3是示出了根據(jù)本發(fā)明一些實(shí)施例的可以為圖1的非易失性存儲(chǔ)裝置 設(shè)置的存儲(chǔ)元件的布置的存儲(chǔ)器陣列映射(map)。如上面所討論的，圖1的存 儲(chǔ)單元陣列110可以包括存儲(chǔ)單元晶體管的多個(gè)塊。如圖13中所示，例如， 可以以八個(gè)128Mbit平面來布置存儲(chǔ)單元陣列110。每個(gè)平面可以包括1024 個(gè)塊和528個(gè)頁寄存器。這種布置可以允許存儲(chǔ)裝置通過從每個(gè)平面選擇一 個(gè)頁或塊來同時(shí)執(zhí)行頁編程和塊擦除?？梢詷?gòu)造塊地址映射，從而可以通過 將存儲(chǔ)陣列單獨(dú)地分為平面0-3或平面4-7對每四個(gè)連續(xù)的塊執(zhí)行多平面編程 /擦除操作。例如，可以禁止到平面2、 3、 4和5中的多平面編程/擦除操作。 對于按平面的存儲(chǔ)器布置，可以為每個(gè)平面設(shè)置單獨(dú)的字線電壓產(chǎn)生電路 150。
雖然已經(jīng)參照本發(fā)明實(shí)施例來具體地示出和描述了本發(fā)明，但是本領(lǐng)域 普通技術(shù)人員應(yīng)該理解的是，在不脫離本發(fā)明的由權(quán)利要求所限定的精神和 范圍的情況下，可以在形式和細(xì)節(jié)上做出各種改變。
權(quán)利要求
1. 一種操作包括串聯(lián)結(jié)合在串選擇晶體管和地選擇晶體管之間的第一串中的多個(gè)存儲(chǔ)單元晶體管的存儲(chǔ)裝置的方法，其中，串選擇晶體管結(jié)合在第一串和位線之間，地選擇晶體管結(jié)合在第一串和共源線之間，所述方法包括選擇第一串中的多個(gè)存儲(chǔ)單元晶體管中的一個(gè)作為用于編程操作的第一所選存儲(chǔ)單元晶體管，從而不選擇第一串中的其它存儲(chǔ)單元晶體管；在編程操作期間，將多個(gè)負(fù)電壓脈沖施加到第一所選存儲(chǔ)單元晶體管的溝道區(qū)；在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，將正通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電極；在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，將正編程電壓施加到第一所選存儲(chǔ)單元晶體管的控制柵電極。
2、 如權(quán)利要求l所述的方法，其中，將多個(gè)負(fù)電壓脈沖施加到第一所選 存儲(chǔ)單元晶體管的溝道區(qū)的步驟包括通過位線施加多個(gè)負(fù)電壓脈沖。
3、 如權(quán)利要求l所述的方法，其中，第一存儲(chǔ)單元晶體管、串選擇晶體管和地選擇晶體管設(shè)置在阱區(qū)上，將多個(gè)負(fù)電壓脈沖施加到第一所選存儲(chǔ)單 元晶體管的溝道區(qū)的步驟包括在將串選擇晶體管截止的同時(shí)通過阱區(qū)施加多 個(gè)負(fù)電壓脈沖。
4、 如權(quán)利要求1所述的方法，其中，存儲(chǔ)裝置還包括串聯(lián)結(jié)合在第二串 選擇晶體管和第二地選擇晶體管之間的第二串中的第二多個(gè)存儲(chǔ)單元晶體 管，其中，第二串選擇晶體管結(jié)合在第二串和第二位線之間，第二地選擇晶體管結(jié)合在第二串和共源線之間，所述方法還包括選擇第二串中的第二多個(gè)存儲(chǔ)單元晶體管中的 一個(gè)作為用于編程操作的第二所選存儲(chǔ)單元晶體管，從而不選擇第二串中的其它存儲(chǔ)單元晶體管，其 中，第一所選存儲(chǔ)單元晶體管和第二所選存儲(chǔ)單元晶體管的控制柵電極通過 共享字線電連接；在編程操作期間，將多個(gè)負(fù)電壓脈沖施加到第一所選存儲(chǔ)單元晶體管和 第二存儲(chǔ)單元晶體管的溝道區(qū)；在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，將正通過電壓施加到第一串 和第二串的未選存儲(chǔ)單元晶體管的控制柵電極；在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，將正編程電壓通過共享字線 施加到第一所選存儲(chǔ)單元晶體管和第二所選存儲(chǔ)單元晶體管的控制柵電極。
5、 如權(quán)利要求1所述的方法，其中，存儲(chǔ)裝置還包括串聯(lián)結(jié)合在第二串 選擇晶體管和第二地選擇晶體管之間的第二串中的第二多個(gè)存儲(chǔ)單元晶體 管，其中，第二串選擇晶體管結(jié)合在第二串和第二位線之間，第二地選擇晶體管結(jié)合在第二串和共源線之間，所述方法還包括選擇第二串中的第二多個(gè)存儲(chǔ)單元晶體管中的一個(gè)作為用于編程操作的第二所選存儲(chǔ)單元晶體管，從而不選擇第二串中的其它存儲(chǔ)單元晶體管，其 中，第一所選存儲(chǔ)單元晶體管和第二所選存儲(chǔ)單元晶體管的控制柵電極通過 共享字線電連接；在編程操作期間，在將多個(gè)負(fù)電壓脈沖施加到第 一 所選存儲(chǔ)單元晶體管 的溝道區(qū)的同時(shí)，將編程禁止電壓施加到第二所選存儲(chǔ)單元晶體管的溝道區(qū)；在將多個(gè)負(fù)電壓脈沖施加到第一所選存儲(chǔ)單元晶體管的溝道區(qū)的同時(shí)， 將正通過電壓施加到第一串和第二串的未選存儲(chǔ)單元晶體管的控制柵電極；在將多個(gè)負(fù)電壓脈沖施加到第一所選存儲(chǔ)單元晶體管的溝道區(qū)的同時(shí)， 將正編程電壓通過共享字線施加到第一所選存儲(chǔ)單元晶體管和第二所選存儲(chǔ) 單元晶體管的控制柵電極。
6、 如權(quán)利要求l所述的方法，其中，將正編程電壓施加為多個(gè)脈沖，其 中，正編程電壓的每個(gè)脈沖具有相對于從存儲(chǔ)裝置的外部接收的參考電壓恒 定的幅值。
7、 如權(quán)利要求1所述的方法，其中，多個(gè)負(fù)電壓脈沖中的一個(gè)負(fù)電壓脈 沖比前一負(fù)電壓脈沖更負(fù)。
8、 如權(quán)利要求7所述的方法，其中，連續(xù)的負(fù)電壓脈沖之間的差為0.15 伏特。
9、 如權(quán)利要求7所述的方法，其中，負(fù)電壓脈沖在負(fù)2伏特至負(fù)五伏特 的范圍內(nèi)。
10、 如權(quán)利要求1所述的方法，其中，在將多個(gè)負(fù)電壓脈沖施加到溝道 區(qū)的同時(shí)，將正通過電壓作為多個(gè)脈沖施加到未選存儲(chǔ)單元晶體管的控制柵 電極，其中，正通過電壓的每個(gè)脈沖具有恒定的幅值。
11、 如權(quán)利要求10所述的方法，其中，正通過電壓的每個(gè)脈沖的幅值在 4伏特至5伏特的范圍內(nèi)。
12、 如權(quán)利要求l所述的方法，其中，將正通過電壓施加到未選存儲(chǔ)單 元晶體管的控制柵電極的步驟包括在將連續(xù)的負(fù)電壓脈沖施加到溝道區(qū)的同 時(shí)施加增大的正通過電壓脈沖。
13、 如權(quán)利要求12所迷的方法，其中，連續(xù)的正通過電壓脈沖之間的差 為0.15伏特。
14、 如權(quán)利要求12所述的方法，其中，增大的正通過電壓脈沖在2伏特 至5伏特的范圍內(nèi)。
15、如權(quán)利要求1所述的方法，其中，在將連續(xù)的負(fù)電壓脈沖施加到溝 道區(qū)的同時(shí)，正通過電壓的幅值和正編程電壓的幅值之間的差保持恒定。
16、 如權(quán)利要求1所述的方法，其中，在將負(fù)電壓脈沖的第一個(gè)施加到 溝道區(qū)的同時(shí)正通過電壓的幅值和負(fù)電壓脈沖的第 一個(gè)的幅值之間的第 一差不同于在將負(fù)電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)正通過電壓的幅值和負(fù) 電壓脈沖的第二個(gè)的幅值之間的第二差。
17、 如權(quán)利要求l所述的方法，還包括在將多個(gè)負(fù)電壓脈沖中的每個(gè)施加到溝道區(qū)之后，執(zhí)行編程校驗(yàn)操作； 一旦通過了編程校驗(yàn)操作，則終止向溝道區(qū)的進(jìn)一步的負(fù)電壓脈沖的施加。
18、 一種操作包括串聯(lián)結(jié)合在串選擇晶體管和地選擇晶體管之間的串中 的多個(gè)存儲(chǔ)單元晶體管的存儲(chǔ)裝置的方法，其中，串選擇晶體管結(jié)合在串和 位線之間，地選擇晶體管結(jié)合在串和共源線之間，所述方法包括選擇串中的多個(gè)存儲(chǔ)單元晶體管中的一個(gè)作為用于編程操作的所選存儲(chǔ) 單元晶體管，從而不選擇串中的其它存儲(chǔ)單元晶體管；在編程操作期間，將多個(gè)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)；在將多個(gè)電壓脈沖施加到溝道區(qū)的同時(shí)，將通過電壓施加到未選存儲(chǔ)單 元晶體管的控制柵電極，其中，施加到溝道區(qū)的電壓脈沖和施加到未選存儲(chǔ) 單元晶體管的控制柵電極的通過電壓之間的差隨著施加到溝道區(qū)的連續(xù)的電 壓脈沖變化；在將多個(gè)電壓脈沖施加到溝道區(qū)的同時(shí)，將編程電壓施加到所選存儲(chǔ)單 元晶體管的控制柵電極。
19、如權(quán)利要求18所述的方法，其中，將多個(gè)電壓脈沖施加到所選存儲(chǔ) 單元晶體管的溝道區(qū)的步驟包括通過位線施加多個(gè)電壓脈沖。
20、 如權(quán)利要求18所述的方法，其中，存儲(chǔ)單元晶體管、串選擇晶體管 和地選擇晶體管設(shè)置在阱區(qū)上，將多個(gè)電壓脈沖施加到所選存儲(chǔ)單元晶體管 的溝道區(qū)的步驟包括在將串選擇晶體管截止的同時(shí)通過阱區(qū)施加多個(gè)電壓脈沖。
21、 如權(quán)利要求18所述的方法，其中，施加到溝道區(qū)的電壓脈沖和施加 到未選存儲(chǔ)單元晶體管的控制柵電極的通過電壓之間的差隨著施加到溝道區(qū) 的連續(xù)的電壓脈沖而增加。
22、 如權(quán)利要求18所述的方法，其中，將多個(gè)電壓脈沖施加到溝道區(qū)的 步驟包括將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)，將通過電壓施加到未選存儲(chǔ)單元 晶體管的控制柵電極的步驟包括將正通過電壓施加到控制柵電極。
23、 如權(quán)利要求18所述的方法，其中，將編程電壓施加為多個(gè)脈沖，其 中，編程電壓的每個(gè)脈沖具有相對于從存儲(chǔ)裝置的外部接收的參考電壓恒定 的巾畐i"直。
24、 如權(quán)利要求18所述的方法，其中，多個(gè)電壓脈沖中的一個(gè)電壓脈沖 比前一電壓脈沖小。
25、 如權(quán)利要求24所述的方法，其中，連續(xù)的電壓脈沖之間的差為0.15伏特。
26、 如權(quán)利要求24所述的方法，其中，電壓脈沖在負(fù)2伏特至負(fù)五伏特 的范圍內(nèi)。
27、 如權(quán)利要求18所述的方法，其中，在將多個(gè)電壓脈沖施加到溝道區(qū) 的同時(shí)，將通過電壓作為多個(gè)脈沖施加到未選存儲(chǔ)單元晶體管的控制柵電極， 其中，通過電壓的每個(gè)脈沖具有恒定的幅值。
28、 如權(quán)利要求27所述的方法，其中，通過電壓的每個(gè)脈沖的幅值在4 伏特至5伏特的范圍內(nèi)。
29、 如權(quán)利要求18所述的方法，其中，將通過電壓施加到未選存儲(chǔ)單元 晶體管的控制柵電極的步驟包括在將連續(xù)的電壓脈沖施加到溝道區(qū)的同時(shí)施 力口增大的通過電壓脈沖。
30、 如權(quán)利要求29所述的方法，其中，連續(xù)的通過電壓脈沖之間的差為 0.15伏特。
31、 如權(quán)利要求29所述的方法，其中，增大的通過電壓脈沖在2伏特至 5伏特的范圍內(nèi)。
32、 如權(quán)利要求18所述的方法，其中，在將連續(xù)的電壓脈沖施加到溝道 區(qū)的同時(shí)，通過電壓的幅值和編程電壓的幅值之間的差保持恒定。
33、 如權(quán)利要求18所述的方法，其中，在將電壓脈沖的第一個(gè)施加到溝 道區(qū)的同時(shí)通過電壓的幅值和電壓脈沖的第 一個(gè)的幅值之間的第 一差不同于 在將電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)通過電壓的幅值和電壓脈沖的第 二個(gè)的幅值之間的第二差。
34、 如權(quán)利要求18所述的方法，還包括在將多個(gè)電壓脈沖中的每個(gè)施加到溝道區(qū)之后，執(zhí)行編程校驗(yàn)操作； 一旦通過了編程校驗(yàn)操作，則終止向溝道區(qū)的進(jìn)一 步的電壓脈沖的施加。
35、 一種電子裝置，包括存儲(chǔ)單元陣列，包括串聯(lián)結(jié)合在串選擇晶體管和地選擇晶體管之間的串中的多個(gè)存儲(chǔ)單元晶體管，其中，串選擇晶體管結(jié)合在串和位線之間，地選 擇晶體管結(jié)合在串和共源線之間；控制器，電結(jié)合到存儲(chǔ)單元陣列，并且控制器^y勾造為選擇串中的多個(gè) 存儲(chǔ)單元晶體管中的 一個(gè)作為用于編程操作的所選存儲(chǔ)單元晶體管，從而不 選擇串中的其它存儲(chǔ)單元晶體管；控制器被構(gòu)造為在編程操作期間，將多個(gè)負(fù)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)；控制器被構(gòu)造為在將多個(gè) 負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，將正通過電壓施加到未選存儲(chǔ)單元晶體管 的控制柵電極；控制器被構(gòu)造為在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)， 將正編程電壓施加到所選存儲(chǔ)單元晶體管的控制柵電極。
36、 如權(quán)利要求35所述的電子裝置，其中，控制器被構(gòu)造為通過位線施 加多個(gè)負(fù)電壓脈沖。
37、 如權(quán)利要求35所述的電子裝置，其中，存儲(chǔ)單元晶體管、串選擇晶 體管和地選擇晶體管設(shè)置在阱區(qū)上，控制器被構(gòu)造為在將串選擇晶體管截止 的同時(shí)通過阱區(qū)施加多個(gè)負(fù)電壓脈沖。
38、 如權(quán)利要求35所述的電子裝置，其中，控制器被構(gòu)造為將正編程電 壓施加為多個(gè)脈沖，其中，正編程電壓的每個(gè)脈沖具有相對于從電子裝置的 外部接收的參考電壓恒定的幅值。
39、 如權(quán)利要求35所述的電子裝置，其中，多個(gè)負(fù)電壓脈沖中的一個(gè)負(fù) 電壓脈沖比前一負(fù)電壓月永沖更負(fù)。
40、 如權(quán)利要求39所述的電子裝置，其中，連續(xù)的負(fù)電壓脈沖之間的差為0.15伏特。
41、 如權(quán)利要求39所述的電子裝置，其中，負(fù)電壓脈沖在負(fù)2伏特至負(fù) 五伏特的范圍內(nèi)。
42、 如權(quán)利要求35所述的電子裝置，其中，控制器被構(gòu)造為在將多個(gè)負(fù) 電壓脈沖施加到溝道區(qū)的同時(shí)，將正通過電壓作為多個(gè)脈沖施加到未選存儲(chǔ) 單元晶體管的控制柵電極，其中，正通過電壓的每個(gè)脈沖具有恒定的幅值。
43、 如權(quán)利要求42所述的電子裝置，其中，正通過電壓的每個(gè)脈沖的幅 值在4伏特至5伏特的范圍內(nèi)。
44、 如權(quán)利要求35所述的電子裝置，其中，控制器被構(gòu)造為在將連續(xù)的 負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)將正通過電壓作為增大的正通過電壓脈沖施 加到未選存儲(chǔ)單元晶體管的控制柵電極。
45、 如權(quán)利要求44所述的電子裝置，其中，連續(xù)的正通過電壓脈沖之間 的差為0.15伏特。
46、 如權(quán)利要求44所述的電子裝置，其中，正通過電壓脈沖在2伏特至 5伏特的范圍內(nèi)。
47、 如權(quán)利要求35所述的電子裝置，其中，在將連續(xù)的負(fù)電壓脈沖施加 到溝道區(qū)的同時(shí)，正通過電壓的幅值和正編程電壓的幅值之間的差保持恒定。
48、 如權(quán)利要求35所述的電子裝置，其中，在將負(fù)電壓脈沖的第一個(gè)施 加到溝道區(qū)的同時(shí)正通過電壓的幅值和負(fù)電壓脈沖的第一個(gè)的幅值之間的第 一差不同于在將負(fù)電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)正通過電壓的幅值 和負(fù)電壓脈沖的第二個(gè)的幅值之間的第二差。
49、 如權(quán)利要求35所述的電子裝置，其中，控制器還被構(gòu)造為在將多個(gè) 負(fù)電壓脈沖中的每個(gè)施加到溝道區(qū)之后執(zhí)行編程校驗(yàn)操作，并且控制器被構(gòu) 造為一旦通過了編程校驗(yàn)操作則終止向溝道區(qū)的進(jìn)一步的負(fù)電壓脈沖的施 力口 。
50、 如權(quán)利要求35所述的電子裝置，還包括接口，電結(jié)合到控制器，其中，接口提供與微處理器可分離的電結(jié)合和 機(jī)械結(jié)合。
51、 如權(quán)利要求35所述的電子裝置，還包括無線電接口，電結(jié)合到控制器，其中，無線電接口提供與微處理器的無 線結(jié)合。
52、 如權(quán)利要求35所述的電子裝置，還包括 總線，電結(jié)合到控制器；微處理器，電結(jié)合到總線，其中，微處理器被構(gòu)造為將數(shù)據(jù)通過總線提 供到控制器，以將其編程到存儲(chǔ)單元陣列中。
53、 如權(quán)利要求52所述的電子裝置，還包括用戶接口，電結(jié)合到總線，其中，用戶接口被構(gòu)造為將數(shù)據(jù)提供到微處 理器，并且用戶接口被構(gòu)造為從微處理器接收數(shù)據(jù)。
54、 如權(quán)利要求35所述的電子裝置，其中，存儲(chǔ)單元陣列包括多條字線， 其中，每條字線結(jié)合到串中的對應(yīng)的存儲(chǔ)單元晶體管，控制器包括結(jié)合到字 線的行解碼器和結(jié)合到位線的頁緩沖器，控制器被構(gòu)造為通過對應(yīng)的字線施 加來自行解碼器的編程電壓和通過電壓，并且控制器被構(gòu)造為通過位線施加 來自頁緩沖器的多個(gè)負(fù)編程電壓脈沖。
55、 如權(quán)利要求35所述的電子裝置，還包括 數(shù)據(jù)總線，結(jié)合到控制器； 隨機(jī)存儲(chǔ)存儲(chǔ)器，結(jié)合到數(shù)據(jù)總線；密碼處理器，結(jié)合到數(shù)據(jù)總線，其中，密碼處理器被構(gòu)造為提供從電子 裝置的外部訪問總線的安全性；控制處理器，結(jié)合到數(shù)據(jù)總線，其中，控制處理器被構(gòu)造為在寫入操作 期間將寫入數(shù)據(jù)和寫入地址信息通過數(shù)據(jù)總線提供到控制器，以將寫入數(shù)據(jù)寫入到存儲(chǔ)單元陣列，并且控制處理器被構(gòu)造為在讀取操作期間對于將被從 存儲(chǔ)單元陣列讀取的數(shù)據(jù)將讀取地址信息通過數(shù)據(jù)總線提供到控制器。
56、 一種電子裝置，包括存儲(chǔ)單元陣列，包括串聯(lián)結(jié)合在串選擇晶體管和地選擇晶體管之間的串中的多個(gè)存儲(chǔ)單元晶體管，其中，串選擇晶體管結(jié)合在串和位線之間，地選 擇晶體管結(jié)合在串和共源線之間；控制器，電結(jié)合到存儲(chǔ)單元陣列，控制器被構(gòu)造為選擇串中的多個(gè)存儲(chǔ) 單元晶體管中的 一 個(gè)作為用于編程操作的所選存儲(chǔ)單元晶體管，從而不選擇 串中的其它的存儲(chǔ)單元晶體管，控制器被構(gòu)造為在編程操作期間將多個(gè)電壓 脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)，控制器被構(gòu)造為在將多個(gè)電壓脈 沖施加到溝道區(qū)的同時(shí)將通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電 極，其中，施加到溝道區(qū)的電壓脈沖和施加到未選存儲(chǔ)單元晶體管的控制柵電極的通過電壓之間的差隨著施加到溝道區(qū)的連續(xù)的電壓脈沖變化，并且控 制器被構(gòu)造為在將多個(gè)電壓脈沖施加到溝道區(qū)的同時(shí)將編程電壓施加到所選 存儲(chǔ)單元晶體管的控制柵電極。
57、 如權(quán)利要求56所述的電子裝置，其中，控制器被構(gòu)造為通過位線施 加多個(gè)電壓脈沖。
58、 如權(quán)利要求56所述的電子裝置，其中，存儲(chǔ)單元晶體管、串選擇晶 體管和地選擇晶體管設(shè)置在阱區(qū)上，控制器被構(gòu)造為在將串選擇晶體管截止 的同時(shí)通過阱區(qū)施加多個(gè)電壓脈沖。
59、 如權(quán)利要求56所述的電子裝置，其中，施加到溝道區(qū)的電壓脈沖和 施加到未選存儲(chǔ)單元晶體管的控制柵電極的通過電壓之間的差隨著施加到溝 道區(qū)的連續(xù)的電壓脈沖增大。
60、 如權(quán)利要求56所述的電子裝置，其中，控制器被構(gòu)造為將電壓脈沖 作為多個(gè)負(fù)電壓脈沖施加到溝道區(qū)，并且控制器被構(gòu)造為將通過電壓作為正 通過電壓施加到控制柵電極。
61、 如權(quán)利要求56所述的電子裝置，其中，控制器被構(gòu)造為將編程電壓 施加為多個(gè)脈沖，其中，編程電壓的每個(gè)脈沖具有相對于從電子裝置的外部 接收的參考電壓恒定的幅值。
62、 如權(quán)利要求56所述的電子裝置，其中，多個(gè)電壓脈沖中的一個(gè)電壓 脈沖比前 一 電壓脈沖小。
63、 如權(quán)利要求62所述的電子裝置，其中，連續(xù)的電壓脈沖之間的差為 0.5伏特。
64、 如權(quán)利要求62所述的電子裝置，其中，電壓脈沖在負(fù)2伏特至負(fù)五 伏特的范圍內(nèi)。
65、 如權(quán)利要求56所述的電子裝置，其中，控制器被構(gòu)造為在將多個(gè)電 壓脈沖施加到溝道區(qū)的同時(shí)，將通過電壓作為多個(gè)脈沖施加到未選存儲(chǔ)單元 晶體管的控制柵電極，其中，通過電壓的每個(gè)脈沖具有恒定的幅值。
66、 如權(quán)利要求65所述的電子裝置，其中，通過電壓的每個(gè)脈沖的幅值 在4伏特至5伏特的范圍內(nèi)。
67、 如權(quán)利要求56所述的電子裝置，其中，控制器被構(gòu)造為在將連續(xù)的 電壓脈沖施加到溝道區(qū)的同時(shí)將通過電壓施加為增大的通過電壓脈沖。
68、 如權(quán)利要求67所述的電子裝置，其中，連續(xù)的通過電壓脈沖之間的差為0.15伏特。
69、 如權(quán)利要求67所述的電子裝置，其中，通過電壓脈沖在2伏特至5 伏特的范圍內(nèi)。
70、 如權(quán)利要求56所述的電子裝置，其中，在將連續(xù)的電壓脈沖施加到 溝道區(qū)的同時(shí)，通過電壓的幅值和編程電壓的幅值之間的差保持恒定。
71、 如權(quán)利要求56所述的電子裝置，其中，在將電壓脈沖的第一個(gè)施加 到溝道區(qū)的同時(shí)通過電壓的幅值和電壓脈沖的第 一個(gè)的幅值之間的第一差不 同于在將電壓脈沖的第二個(gè)施加到溝道區(qū)的同時(shí)通過電壓的幅值和電壓脈沖 的第二個(gè)的幅值之間的第二差。
72、 如權(quán)利要求56所述的電子裝置，其中，控制器還被構(gòu)造為在將多個(gè) 電壓脈沖中的每個(gè)施加到溝道區(qū)之后執(zhí)行編程校驗(yàn)操作，并且控制器被構(gòu)造 為 一旦通過了編程校驗(yàn)操作則終止向溝道區(qū)的進(jìn)一步的電壓脈沖的施加。
73、 如權(quán)利要求56所述的電子裝置，還包括接口，電結(jié)合到控制器，其中，接口提供與微處理器可分離的電結(jié)合和 機(jī)械結(jié)合。
74、 如權(quán)利要求56所述的電子裝置，還包括無線電接口，電結(jié)合到控制器，其中，無線電接口提供與微處理器的無 線結(jié)合。
75、 如權(quán)利要求56所述的電子裝置，還包括 總線，電結(jié)合到控制器；微處理器，電結(jié)合到總線，其中，微處理器被構(gòu)造為將數(shù)據(jù)通過總線提 供到控制器，以將其編程到存儲(chǔ)單元陣列中。
76、 如權(quán)利要求75所述的電子裝置，還包括用戶接口，電結(jié)合到總線，其中，用戶接口被構(gòu)造為將數(shù)據(jù)提供到微處 理器，并且用戶接口被構(gòu)造為從微處理器接收數(shù)據(jù)。
77、 如權(quán)利要求56所述的電子裝置，其中，存儲(chǔ)單元陣列包括多條字線， 其中，每條字線結(jié)合到串中的對應(yīng)的存儲(chǔ)單元晶體管，控制器包括結(jié)合到字 線的行解碼器和結(jié)合到位線的頁緩沖器，控制器被構(gòu)造為通過對應(yīng)的字線施 加來自行解碼器的編程電壓和通過電壓，并且控制器被構(gòu)造為通過位線施加 來自頁緩沖器的多個(gè)負(fù)編程電壓脈沖。
78、 如權(quán)利要求56所述的電子裝置，還包括數(shù)據(jù)總線，結(jié)合到控制器； 隨機(jī)存儲(chǔ)存儲(chǔ)器，結(jié)合到數(shù)據(jù)總線；密碼處理器，結(jié)合到數(shù)據(jù)總線，其中，密碼處理器被構(gòu)造為提供從電子 裝置的外部訪問總線的安全性；控制處理器，結(jié)合到數(shù)據(jù)總線，其中，控制處理器被構(gòu)造為在寫入操作 期間將寫入數(shù)據(jù)和寫入地址信息通過數(shù)據(jù)總線提供到控制器，以將寫入數(shù)據(jù)寫入到存儲(chǔ)單元陣列，并且控制處理器被構(gòu)造為在讀取操作期間對于將被從 存儲(chǔ)單元陣列讀取的數(shù)據(jù)將讀取地址信息通過數(shù)據(jù)總線提供到控制器。
全文摘要
本發(fā)明提供操作包括負(fù)增量階躍脈沖編程的存儲(chǔ)裝置的方法及相關(guān)裝置。所述存儲(chǔ)裝置可以包括串聯(lián)結(jié)合在串選擇晶體管和地選擇晶體管之間的串中的多個(gè)存儲(chǔ)單元晶體管。此外，串選擇晶體管可以結(jié)合在串和位線之間，地選擇晶體管可以結(jié)合在串和共源線之間。在編程期間，可以選擇串中的多個(gè)存儲(chǔ)單元晶體管中的一個(gè)用于編程操作，從而不選擇串中的其它存儲(chǔ)單元晶體管，可以將多個(gè)負(fù)電壓脈沖施加到所選存儲(chǔ)單元晶體管的溝道區(qū)。在將多個(gè)負(fù)電壓脈沖施加到溝道區(qū)的同時(shí)，可以將正通過電壓施加到未選存儲(chǔ)單元晶體管的控制柵電極，可以將正編程電壓施加到所選存儲(chǔ)單元晶體管的控制柵電極。
文檔編號(hào)G11C16/12GK101303892SQ20081009643
公開日2008年11月12日 申請日期2008年5月9日 優(yōu)先權(quán)日2007年5月10日
發(fā)明者李承源 申請人:三星電子株式會(huì)社