專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲裝置，更具體地講，涉及半導(dǎo)體存 儲裝置的結(jié)構(gòu)和操作方法，該結(jié)構(gòu)和操作方法用于解決由高集成度而 在單位晶胞中產(chǎn)生的問題。
背景技術(shù)：
在由多個(gè)半導(dǎo)體器件構(gòu)成的系統(tǒng)中，半導(dǎo)體存儲裝置構(gòu)造成用 于存儲在系統(tǒng)中產(chǎn)生或處理過的數(shù)據(jù)。例如，如果從諸如中央處理單元(CPU)等數(shù)據(jù)處理器接收到請求，那么半導(dǎo)體存儲裝置根據(jù)與該請求一同傳送的地址，將數(shù)據(jù)從半導(dǎo)體存儲裝置的單位晶胞輸出至數(shù) 據(jù)處理器、或?qū)⒃摂?shù)據(jù)處理器所處理的數(shù)據(jù)存儲到單位晶胞中。近來，半導(dǎo)體存儲裝置的數(shù)據(jù)存儲容量增大，但是半導(dǎo)體存儲 裝置的尺寸并未成比例增大。因此，半導(dǎo)體存儲裝置所包括的多個(gè)單 位晶胞中的每一個(gè)都變小了，并且用于執(zhí)行讀出或?qū)懭氩僮鞯母鞣N組 件和元件的尺寸也減小了。于是，將在半導(dǎo)體存儲裝置中非必要地重 復(fù)的組件和元件，例如晶體管或?qū)Ь€等進(jìn)行組合或合并，以減少每個(gè) 組件所占的面積。具體地說，由于單位晶胞占用最大的面積之一，因 此半導(dǎo)體存儲裝置所包括的單位晶胞的尺寸縮小會對集成度的提高 產(chǎn)生影響。圖1是示出傳統(tǒng)半導(dǎo)體存儲裝置所包括的單位晶胞的電路圖。 具體地說，圖1示出易失性存儲器件類型的動態(tài)隨機(jī)存取存儲器(DRAM)，易失性存儲器件是構(gòu)造成在供應(yīng)電源時(shí)保持?jǐn)?shù)據(jù)的存儲 器件。如圖所示，單位晶胞包括作為開關(guān)的晶體管以及作為數(shù)據(jù)存儲 單元的電容器。晶體管的源極區(qū)和漏極區(qū)中的一個(gè)區(qū)域連接至位線 BL，而源極區(qū)和漏極區(qū)的另一個(gè)區(qū)域連接至存儲節(jié)點(diǎn)(SN)。晶體管的柵極連接至字線WL，并且晶體管的基體(body)連接至基體電壓vBB。當(dāng)將高電壓Vpp供應(yīng)到字線時(shí)，單位晶胞被激活以通過位線來 傳輸與數(shù)據(jù)"1"或"o"的邏輯電平對應(yīng)的電荷，并且將電荷存儲在電容器中。根據(jù)半導(dǎo)體存儲裝置的規(guī)格，供應(yīng)至字線以激活單位晶胞的驅(qū)動電壓可以包括電源電壓VDD或電平低于高電壓Vpp的核心電壓vC0RE。然而，通常將高電壓供應(yīng)到字線以使晶體管導(dǎo)通。當(dāng)供應(yīng)至晶體管的柵極上的電壓電平較高時(shí)，通過晶體管傳輸?shù)臄?shù)據(jù)可以更加 不受晶體管的臨界電壓的影響，由此避免數(shù)據(jù)的失真或劣化。通常，將核心電壓或接地電壓(0V)用作與傳輸?shù)絾挝痪О?存儲節(jié)點(diǎn)SN上的數(shù)據(jù)"1"或"0"的邏輯電平對應(yīng)的電壓。另外，將核心電壓的一半0.5XVcoKE供應(yīng)至電容器的另一側(cè)作為板極電壓。在這樣的情況下，在將數(shù)據(jù)"l"傳送到單位晶胞時(shí)，在電容器的兩 端之間保持+ 0.5XVcoRE的電位差，而在傳送數(shù)據(jù)"0"時(shí)，在電容 器的兩端之間保持一 0.5 X VCC)RE的電位差。因?yàn)樵诖鎯?jié)點(diǎn)的接面處產(chǎn)生的一些漏電流、或因?yàn)殡娙萜鞯?隨著時(shí)間變化的自然特性，在將數(shù)據(jù)"l"傳送至電容器之后，暫時(shí) 存儲在存儲節(jié)點(diǎn)中的電荷消散，即，電荷量降低。為了防止電荷減少， 已經(jīng)提出多種方法來增加單位晶胞所包括的電容器的電容量(Cs)， 從而使得在通過寫入操作將電荷輸入到單位晶胞之后，可以將更多的 電荷存儲在存儲節(jié)點(diǎn)中并且存儲更長的時(shí)間。例如，用具有較大介電 常數(shù)的先進(jìn)的絕緣膜，例如，硝化(nitrified)氧化物膜以及高介電 膜等來取代電容器的較早期的絕緣膜，例如，氧化物膜?；蛘撸瑢⒕哂卸S結(jié)構(gòu)的電容器改變?yōu)榫哂腥S柱狀結(jié)構(gòu)或溝槽結(jié)構(gòu)，由此增大 電容器的兩個(gè)電極表面。隨著設(shè)計(jì)規(guī)則減小，可以形成電容器的平面面積也減小。因此， 為了在狹窄區(qū)域中形成具有較高高度的電容器，使用了具有大高寬比 的材料。然而，隨著電容器所占的平面面積持續(xù)減小，對電容器的高 度或深度的增加有所限制。由于難以開發(fā)出用于形成電容器中的絕緣膜的材料，因而仍然7難以確保電容器的電容量大于25ff， 25fF的電容量適用于如下半導(dǎo)體存儲裝置其進(jìn)行讀出或?qū)懭霐?shù)據(jù)以及執(zhí)行刷新操作，從而在小于50nm的設(shè)計(jì)規(guī)則下防止數(shù)據(jù)失真。此外，由于在設(shè)計(jì)規(guī)則減小的情 況下單位晶胞的存儲節(jié)點(diǎn)的接面電阻以及晶體管的導(dǎo)通電阻增加，因 此執(zhí)行讀出和寫入操作變得更為困難。圖2是示出浮體(floating body)晶體管半導(dǎo)體存儲裝置的單位 晶胞的電路圖。如圖所示，單位晶胞包括一個(gè)晶體管，但是不包括用來存儲數(shù) 據(jù)的任何電容器。單位晶胞所包括的一個(gè)晶體管的基體是浮接的，并 且未連接至基體電壓。這種晶體管被稱為浮體(FB)晶體管。在單 位晶胞的寫入模式下，供應(yīng)到與FB晶體管的柵極耦接的字線上的電 壓電平減小，減小量為與數(shù)掘'l'的邏輯電平對應(yīng)的電壓電平的1/2 或1/3，從而產(chǎn)生大量熱載流子，其中與數(shù)據(jù)M'的邏輯電平對應(yīng) 的電壓電平可通過位線供應(yīng)至FB晶體管的源極區(qū)和漏極區(qū)中的一個(gè) 區(qū)域。此時(shí)，電源線是FB晶體管的源極區(qū)和漏極區(qū)中的另一個(gè)區(qū)域， 并連接至接地電壓(GND)。在寫入模式下，當(dāng)傳送數(shù)據(jù)"1"時(shí)，在FB晶體管和位線BL 之間的接面區(qū)域中產(chǎn)生大量熱載流子。然后，電子逸出到位線BL中， 但是空穴保留在浮體FB中。然而，當(dāng)傳送數(shù)據(jù)"0"時(shí)，在接面區(qū) 域中并未產(chǎn)生熱載流子，因而沒有任何空穴保留在浮體FB中。在讀出模式下，保留在浮體中的空穴降低了單位晶胞的晶體管 的臨界電壓；因此，流過晶體管的溝道的電流量會增加。換句話說， 在將空穴存儲到晶體管的浮體中時(shí)的電流量大于在不存儲空穴時(shí)的 電流量。該現(xiàn)象可以用來區(qū)別將數(shù)據(jù)"1"還是數(shù)據(jù)"0"存儲在單位 晶胞中。圖2所示的單位晶胞并不包括在傳統(tǒng)單位晶胞中占據(jù)相當(dāng)大面 積的電容器，因此提高了半導(dǎo)體存儲裝置的集成度。然而，ii為會在 電源線接面或位線接面處產(chǎn)生漏電流，因此要防止FB晶體管的浮體 所存儲的空穴量減少是困難的。一般說來，使FB晶體管的連接至位線或電源線的有源區(qū)(例如，源極區(qū)和漏極區(qū))包括高濃度的雜質(zhì)，以便降低在金屬層的接面處產(chǎn) 生的電阻。然而，若使FB晶體管的有源區(qū)摻雜有高濃度的雜質(zhì)，則 在有源區(qū)與浮體之間的漏電流量可能會增加。因此，存儲在浮體中的 空穴量隨著時(shí)間而消散。另外，由于漏電流量與溫度成比例地增加，因此存儲在單位晶胞的FB晶體管中的數(shù)據(jù)在高溫下容易被刪除。最 后，若單位晶胞構(gòu)造為僅具有FB晶體管而不具有任何電容器，則該 半導(dǎo)體存儲裝置應(yīng)該更頻繁地執(zhí)行刷新操作以保護(hù)數(shù)據(jù)；因而該半導(dǎo)體存儲裝置的性能會降低。 發(fā)明內(nèi)容本發(fā)明的各個(gè)實(shí)施例旨在提供一種半導(dǎo)體存儲裝置，所述裝置 構(gòu)造成將與數(shù)據(jù)對應(yīng)的電荷和空穴存儲在單位晶胞的電容器和浮體 中，以改善刷新性能。根據(jù)本發(fā)明的一個(gè)實(shí)施例， 一種半導(dǎo)體存儲裝置可以包括單 位晶胞，其包括晶體管和用于存儲電荷的電容器，所述晶體管的基體 是浮接的；字線，其用于激活所述單位晶胞；以及位線，其用于將數(shù) 據(jù)傳送至所述單位晶胞。優(yōu)選的是，將輸入的數(shù)據(jù)存儲在所述電容器和所述浮體這兩者 中。所述浮體根據(jù)由所述位線傳遞的數(shù)據(jù)所確定的熱載流子的產(chǎn)生來 存儲空穴。當(dāng)將高于電源電壓的電壓供應(yīng)至所述字線時(shí)，將通過所述 位線傳送的數(shù)據(jù)存儲在所述電容器中。當(dāng)電壓電平在與數(shù)據(jù)"1"對 應(yīng)的電壓電平的1/3至1/2的范圍內(nèi)時(shí)，所述浮體根據(jù)與傳送至所述 位線的數(shù)據(jù)對應(yīng)地確定的熱載流子的產(chǎn)生來存儲空穴。當(dāng)供應(yīng)低于與 數(shù)據(jù)"0"對應(yīng)的電壓電平的電壓時(shí)，連接至所述字線的單位晶胞未 激活(inactivated)。當(dāng)不傳送數(shù)據(jù)時(shí)，所述位線保持預(yù)充電電壓。 將電壓電平與所述預(yù)充電電壓相同的電壓供應(yīng)至與所述電容器的一 側(cè)連接的板極。當(dāng)將與數(shù)據(jù)"1"對應(yīng)的邏輯電平存儲在所述單位晶 胞中時(shí)，所述晶體管的臨界電壓降低。根據(jù)本發(fā)明的一個(gè)實(shí)施例， 一種操作半導(dǎo)體存儲器件的方法包 括響應(yīng)于寫入指令，依次地將數(shù)據(jù)存儲在單位晶胞的電容器和晶體管的浮體中；響應(yīng)于讀出指令，從所述單位晶胞輸出數(shù)據(jù)；以及響應(yīng) 于刷新指令，依次地對所述電容器和所述浮體進(jìn)行刷新。優(yōu)選的是，當(dāng)未選擇所述單位晶胞時(shí)，所述位線保持預(yù)充電電 壓，并且所述字線維持非激活(inactivating)電壓。將電平與所述預(yù) 充電電壓相同的電壓供應(yīng)至與所述電容器的一側(cè)連接的板極。優(yōu)選的是，依次地存儲數(shù)據(jù)的步驟包括將第一控制電壓供應(yīng) 至所述字線以將傳送至所述位線的數(shù)據(jù)存儲在所述電容器中；將第二 控制電壓供應(yīng)至所述字線以將所述數(shù)據(jù)存儲在所述浮體中；以及將非 激活電壓供應(yīng)至所述字線以使所述單位晶胞非激活。優(yōu)選的是，供應(yīng)所述第二控制電壓的步驟包括當(dāng)數(shù)據(jù)是"l" 時(shí)，將電平高于與數(shù)據(jù)"1"對應(yīng)的邏輯高電平的高數(shù)據(jù)電壓供應(yīng)至 所述位線；通過與所述第二控制電壓和所述高數(shù)據(jù)電壓對應(yīng)地形成的 熱載流子在所述浮體中保留多個(gè)空穴；以及當(dāng)數(shù)據(jù)是"0"時(shí)，將與 數(shù)據(jù)"0"對應(yīng)的邏輯低電平供應(yīng)至所述位線以防止產(chǎn)生熱載流子。優(yōu)選的是，所述第一控制電壓是高于電源電壓的電壓，并且所 述第二控制電壓在所述邏輯高電平或所述高數(shù)據(jù)電壓電平的1/3至 1/2的范圍內(nèi)。第一電壓包括當(dāng)未在所述浮體中存儲空穴時(shí)足以維持 反向的電壓、以及在存儲空穴時(shí)所述浮體的電壓升高值，并且第二電 壓包括所述第一電壓、以及根據(jù)從非激活電壓改變?yōu)楦唠妷旱乃鲎?線的電位而定的浮體的電壓升高值，在上述情況下，邏輯低電平的電 位高于所述第一電壓，但低于所述第二電壓。優(yōu)選的是，依次地刷新所述電容器和所述浮體的步驟包括將第一控制電壓供應(yīng)至字線以從所述單位晶胞中輸出數(shù)據(jù)并將所述數(shù)據(jù)放大；將所述第一控制電壓供應(yīng)至所述字線以將傳送至所述位線的 數(shù)據(jù)存儲在所述電容器中；將第二控制電壓供應(yīng)至所述字線以將數(shù)據(jù) 存儲在所述浮體中；以及將非激活電壓供應(yīng)至所述字線以使所述單位 晶胞非激活。優(yōu)選的是，所述第一控制電壓是高于電源電壓的電壓，并且所 述第二控制電壓在與數(shù)據(jù)"1"對應(yīng)的邏輯高電平的1/3至1/2或所 述高數(shù)據(jù)電壓電平的1/3至1/2的范圍內(nèi)。所述非激活電壓的電位低10于與數(shù)據(jù)"0"對應(yīng)的邏輯低電平。


圖1是示出普通半導(dǎo)體存儲裝置的單位晶胞的電路圖。圖2是示出浮體晶體管半導(dǎo)體存儲裝置的單位晶胞的電路圖。 圖3是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲裝置的單位晶 胞的電路圖。圖4是示出圖3的半導(dǎo)體存儲裝置的操作方法的圖表。
具體實(shí)施方式
根據(jù)本發(fā)明的一個(gè)實(shí)施例， 一種半導(dǎo)體存儲裝置可以包括多 個(gè)單位晶胞，每一個(gè)單位晶胞都具有一個(gè)晶體管以及用于存儲電荷的一個(gè)電容器，晶體管的基體是浮接的；多個(gè)字線，其用于激活單位晶 胞；以及多個(gè)位線，其用于將數(shù)據(jù)傳送至單位晶胞。圖3是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲裝置的單位晶 胞的電路圖。參照圖3，繪制出的半導(dǎo)體存儲裝置的單位晶胞包括一個(gè)晶體管 以及一個(gè)電容器。為了防止由電源線接面或位線接面產(chǎn)生漏電流，將 電容器連接至圖2的單位晶胞的晶體管的一側(cè)。與將晶體管的基體連 接至基體電壓的現(xiàn)有技術(shù)不同，該晶體管的基體是浮接的。因此，雖 然存儲在浮體中的空穴隨著時(shí)間而消散，仍然可以將數(shù)據(jù)存儲在電容 器中，從而防止漏電流的產(chǎn)生。換句話說，由于電容器的尺寸因設(shè)計(jì)規(guī)則的減小而變小，因此 傳統(tǒng)半導(dǎo)體存儲裝置的單位晶胞不能確保電容器具有足夠的電容量。 然而，在根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲裝置中，晶體管的基體 是浮接的以存儲空穴，因此盡管電容器的電容量較小，仍然可以延長 數(shù)據(jù)的存儲時(shí)間，并且不必將電容器設(shè)計(jì)成具有較大的電容量。圖2 的單位晶胞構(gòu)造成在晶體管的浮體中僅存儲與數(shù)據(jù)對應(yīng)的空穴，與此 相比，圖3的單位晶胞將數(shù)據(jù)存儲更長的時(shí)間，從而改善半導(dǎo)體存儲 裝置的刷新特性。圖4是示出圖3的半導(dǎo)體存儲裝置的操作方法的圖表。 參照圖4，半導(dǎo)體存儲裝置的操作包括寫入操作、讀出操作以及 刷新操作。在寫入操作中，將數(shù)據(jù)"1"或"0"傳送并且存儲在未激 活的單位晶胞中，并保持單位晶胞未激活。在讀出操作中，激活該未 激活的單位晶胞以讀出存儲在該單位晶胞中的數(shù)據(jù)"1"或"0"，并 且刷新該單位晶胞的存儲節(jié)點(diǎn)，并保持存儲節(jié)點(diǎn)未激活。在刷新操作 中，選擇未激活的單位晶胞以施加用于刷新存儲節(jié)點(diǎn)和浮體的電壓， 并保持單位晶胞未激活。在下文中，描述供應(yīng)至字線、位線以及板極 以執(zhí)行每個(gè)操作的電壓電平。在寫入操作中，當(dāng)半導(dǎo)體存儲裝置的單位晶胞未激活時(shí)，將非激活電壓(v^)供應(yīng)至與單位晶胞中的晶體管的柵極連接的字線， 并且將預(yù)充電電壓(0.5X (VH —Vl))供應(yīng)至與晶體管的一側(cè)連接 的位線。非激活電壓具有用于保持晶體管關(guān)斷的電壓電平，該電壓電 平低于邏輯低電平(VJ 。預(yù)充電電壓具有在對應(yīng)于數(shù)據(jù)"1"的邏 輯高電平(VH)與對應(yīng)于數(shù)據(jù)"0"的邏輯低電平(Vl)之間的中間 值。當(dāng)在未激活的單位晶胞中寫入數(shù)據(jù)"1"或"0"時(shí)，將高電壓 供應(yīng)至字線，從而將供應(yīng)至位線的數(shù)據(jù)"1"或"0"傳送至存儲節(jié)點(diǎn)，同時(shí)使數(shù)據(jù)的損失最小化。半導(dǎo)體存儲裝置對字線施加高柵極電壓(VHG)，并且對位線施加用于在浮體中存儲數(shù)據(jù)的電壓電平，所述 高柵極電壓具有邏輯高電平或者高數(shù)據(jù)電壓(VHD)電平的1/3至1/2 的電平。當(dāng)傳送至單位晶胞的數(shù)據(jù)是"1"時(shí)，向位線供應(yīng)電平高于 邏輯高電平的高數(shù)據(jù)電壓以將數(shù)據(jù)存儲在浮體中。因此，在施加有高 數(shù)據(jù)電壓的接面區(qū)域中產(chǎn)生熱載流子。熱載流子的電子逸出到接面區(qū) 域中，并且將空穴存儲在單位晶胞的晶體管的浮體中。在向字線供應(yīng) 高柵極電壓或非激活電壓，以及向位線供應(yīng)邏輯高電平或電平高于邏 輯高電平的高數(shù)據(jù)電壓時(shí)，會產(chǎn)生用于在浮體中存儲數(shù)據(jù)"1"的熱 載流子。在另一方面，當(dāng)將數(shù)據(jù)"0"寫入單位晶胞時(shí)，供應(yīng)邏輯低 電平。在該情況下，在接面區(qū)域中未產(chǎn)生熱載流子，因而實(shí)際上沒有 空穴保留在浮體中。在將數(shù)據(jù)依次地寫入存儲節(jié)點(diǎn)和浮體中之后，將非激活電壓供 應(yīng)至字線以使單位晶胞非激活，并且以預(yù)充電電壓(0.5X (Vh—VJ) 來對位線進(jìn)行預(yù)充電。在讀出操作中，當(dāng)向字線供應(yīng)高電壓以激活單位晶胞時(shí)，存儲 在單位晶胞的存儲節(jié)點(diǎn)和浮體中的數(shù)據(jù)被傳送至位線。在激活單位晶 胞之前(當(dāng)將非激活電壓供應(yīng)至字線時(shí))，位線維持預(yù)充電電壓，在 激活單位晶胞之后，位線具有隨著從單位晶胞輸出的數(shù)據(jù)而升高或降低的電壓電平。若位線的電位隨著數(shù)據(jù)的傳送而改變，則傳感放大器 (未示出)將電位差放大并進(jìn)行傳送。將放大后的數(shù)據(jù)傳送并存儲在 原單位晶胞中。換句話說，當(dāng)將高電壓供應(yīng)至字線時(shí)，將放大后的數(shù) 據(jù)傳送并存儲在單位晶胞的存儲節(jié)點(diǎn)中。然后，將高柵極電壓供應(yīng)至 字線，因此實(shí)際上沒有空穴會由于根據(jù)供應(yīng)至位線的數(shù)據(jù)的狀態(tài)產(chǎn)生 的熱載流子而留在該浮體中。在存儲節(jié)點(diǎn)和浮體恢復(fù)到與原先所存儲 的數(shù)據(jù)對應(yīng)的狀態(tài)之后，將非激活電壓供應(yīng)至字線，并且對位線進(jìn)行 預(yù)充電。在刷新操作中，將非激活電壓供應(yīng)至字線，并且依次刷新單位 晶胞的存儲節(jié)點(diǎn)和浮體，同時(shí)在未激活的狀態(tài)下對位線進(jìn)行預(yù)充電。 換句話說，為了刷新單位晶胞中的存儲節(jié)點(diǎn)，將高電壓供應(yīng)至字線以 輸出并放大存儲在單位晶胞中的數(shù)據(jù)，并且再次將數(shù)據(jù)存儲在存儲節(jié) 點(diǎn)中。將高柵極電壓供應(yīng)至字線，因此實(shí)際上沒有空穴會由于根據(jù)供 應(yīng)至位線的數(shù)據(jù)的狀態(tài)產(chǎn)生的熱載流子而留在該浮體中。在刷新操作 完成之后，半導(dǎo)體存儲裝置向字線施加非激活電壓，并且對位線進(jìn)行 預(yù)充電。如上所述，在寫入操作、讀出操作以及刷新操作中，將電平與 預(yù)充電電壓相同的電壓供應(yīng)至與單位晶胞所包括的電容器的一側(cè)連 接的板極上。參照圖4，如圖3所示的半導(dǎo)體存儲裝置的單位晶胞利用不同的 系統(tǒng)來將單位晶胞的數(shù)據(jù)分別存儲在兩個(gè)位置(浮體以及電容器)，并且對這兩個(gè)位置進(jìn)行刷新以保持?jǐn)?shù)據(jù)。然而，該半導(dǎo)體存儲裝置可 以不依次讀出單位晶胞的數(shù)據(jù)，而是同時(shí)地讀出單位晶胞的數(shù)據(jù)。13在圖3所示的半導(dǎo)體存儲裝置的單位晶胞的情況下，浮體的電 位由于存儲在晶體管的浮體中的空穴而變高。當(dāng)將非激活電壓供應(yīng)至 字線以使單位晶胞非激活，并且通過其它單位晶胞將邏輯低電平供應(yīng) 至位線時(shí)，雖然未激活單位晶胞，但是在浮體和位線之間的接面變?yōu)?順向的。換句話說，若在浮體和位線之間的接面變?yōu)轫樝虻?，則在存 儲數(shù)據(jù)"1"的未激活的單位晶胞中，與浮體對應(yīng)的空穴會因?yàn)榕c傳 送至其它已激活的單位晶胞中的數(shù)據(jù)"O"對應(yīng)的邏輯低電平而消散。 在將非激活電壓供應(yīng)至字線時(shí)，確定邏輯低電平以使得電位變高的浮 體與邏輯低電平所供應(yīng)到的位線之間的接面不會變?yōu)轫樝虻?。?dāng)將數(shù)據(jù)"0"寫入到存儲有數(shù)據(jù)"1"的單位晶胞中時(shí)，將高 電壓供應(yīng)至非激活電壓所供應(yīng)到的字線。于是，浮體的電位因?yàn)闁艠O 電容與浮體的寄生電容的耦合而立即升高。然而，當(dāng)寫入數(shù)據(jù)"0" 時(shí)，需要防止浮體的電位由于空穴而升高。因?yàn)榕c數(shù)據(jù)"0"對應(yīng)的 邏輯低電平所供應(yīng)到的位線的接面變?yōu)轫樝虻?，因此浮體的升高的電 位會降低。第一電壓(Vi)包括當(dāng)未在浮體中存儲空穴時(shí)維持反向所需的電壓、以及由所存儲的空穴造成的浮體的電壓升高部分。第二電壓(v2)包括第一電壓(v。和字線電壓從非激活電壓變化至高電壓 時(shí)所產(chǎn)生的浮體的電壓升高部分。與數(shù)據(jù)"o"對應(yīng)的邏輯低電平的電位高于第一電壓(V。但低于第二電壓(V2) (V,<VL<V2)。共享相同字線的未激活的位線的電壓維持在0.5X (Vh — Vl)， 電壓0.5X (Vh — Vl)是電位高于邏輯低電平的預(yù)充電電壓。確定邏 輯高電平以使得在共享字線的未激活單元的浮體(FB)中存儲的空 穴不會逸出，這是因?yàn)殡m然字線的電壓從非激活電壓變?yōu)楦唠妷海?是位線的P-N結(jié)也開始變?yōu)榉聪虻?。用于正常操作圖3所示半導(dǎo)體存儲裝置的單位晶胞的邏輯高電 平與邏輯低電平的關(guān)系如下。[關(guān)系式1]VH> (VL+2XV2)換句話說，邏輯高電平(VH)可以定義為大于將第二電壓(V2)的兩倍與邏輯低電平(Vl)相加所獲得的值。邏輯高電平與邏輯低電平的關(guān)系用以確定如下值的范圍艮口， 用于在單位晶胞的浮體中存儲空穴并且執(zhí)行半導(dǎo)體存儲裝置的正常 操作的值。實(shí)際上，在半導(dǎo)體存儲裝置中，使用具有各種電平的電壓， 例如，從外部輸入的電源電壓(VDD)和接地電壓(Vss)，并且以 上電壓是在考慮了通過除單位晶胞以外的外圍區(qū)域的電路傳送的數(shù) 據(jù)的邏輯電平范圍的情況下進(jìn)行確定的。與圖1所示的傳統(tǒng)存儲裝置的單位晶胞相比，當(dāng)將數(shù)據(jù)"1"存 儲在根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲裝置的單位晶胞中時(shí)，將空 穴存儲在浮體中以降低晶體管的臨界電壓，從而可以快速輸出存儲在 存儲節(jié)點(diǎn)中的數(shù)據(jù)。此外，通過實(shí)施根據(jù)本發(fā)明實(shí)施例的器件可以解 決半導(dǎo)體存儲裝置的單位晶胞的問題。另一方面，當(dāng)將數(shù)據(jù)"0"存 儲在根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體存儲裝置的單位晶胞中時(shí)，由熱載 流子產(chǎn)生的空穴并未存儲在浮體中，因而在數(shù)據(jù)輸出速度上與傳統(tǒng)的 單位晶胞并沒有不同。此外，在未激活單位晶胞時(shí)，浮體的電位隨著將空穴存儲在浮 體中而升高，從而使向存儲節(jié)點(diǎn)和浮體之間的接面供應(yīng)的電壓降低以 減少漏電流。當(dāng)將相同的電荷存儲在根據(jù)本發(fā)明實(shí)施例的單位晶胞以 及圖1的傳統(tǒng)單位晶胞這兩者中時(shí)，在本發(fā)明中，這些電荷可以維持 更長的時(shí)間。換句話說，本發(fā)明提高了半導(dǎo)體存儲裝置的刷新特性。 盡管根據(jù)本發(fā)明實(shí)施例的單位晶胞包括與單位晶胞相比電容量較小 的電容器，但是本發(fā)明的單位晶胞可以執(zhí)行正常操作，并且可以減小單位晶胞的電容器尺寸。從刷新特性方面來看，當(dāng)將數(shù)據(jù)"0"存儲 到單位晶胞中時(shí)，數(shù)據(jù)并未因?yàn)槁╇娏鞫?。因此，可以認(rèn)為根據(jù) 本發(fā)明實(shí)施例的半導(dǎo)體存儲裝置的刷新特性有所改善。如上所述，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲裝置的單位晶胞具有普通DRAM的單位晶胞以及浮體單位晶胞的結(jié)構(gòu)特征。由于這些 特征，在該半導(dǎo)體存儲裝置中，將用于在單位晶胞中存儲電荷的電容 器以及用于存儲空穴的浮體都用于存儲數(shù)據(jù)。因此，即使單位晶胞中 的電容器的電容量(Cs)小于傳統(tǒng)DRAM的電容量，在單位晶胞中15存儲的數(shù)據(jù)也能夠保持足夠長的時(shí)間。因此，單位晶胞中的電容器尺 寸可以減小至防止單位晶胞中的數(shù)據(jù)被擦除的程度。換句話說，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲裝置的單位晶胞的面積小于傳統(tǒng)DRAM單位晶胞的面積，從而提高了半導(dǎo)體存儲裝置的集成度。通過隨存儲空穴而電位升高的浮體，降低了從浮體和存儲節(jié)點(diǎn) 的接面處產(chǎn)生的漏電流，這還使原本會由于傳統(tǒng)電容器的電容量(Cs)減小而降低的刷新特性有所提高。另外，通過隨存儲空穴而 電位升高的浮體，降低了晶胞晶體管(cell transistor)的臨界電壓， 從而使從單位晶胞輸出數(shù)據(jù)的速度變快。因此，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲裝置的單位晶胞具有普 通DRAM的單位晶胞以及浮體單位晶胞的結(jié)構(gòu)特征，從而減小單位 晶胞的尺寸以縮小半導(dǎo)體存儲裝置的整體面積。此外，單位晶胞的數(shù)據(jù)輸出速度變快從而降低了漏電流，由此改善了刷新特性并且降低了 整體的功率損耗。本發(fā)明的上述實(shí)施例是示例性的而非限制性的。各種替代及等 同的方式都是可行的。本發(fā)明并不限于本文所述的沉積、蝕刻、拋光 和圖案化步驟的類型。本發(fā)明也不限于任何特定類型的半導(dǎo)體器件。 舉例來說，本發(fā)明可以用于動態(tài)隨機(jī)存取存儲(DRAM)器件或非易 失性存儲器件。對本發(fā)明內(nèi)容所作的其它增加、刪減或修改是顯而易 見的并且落入所附權(quán)利要求書的范圍內(nèi)。本申請要求2008年5月28日提交的韓國專利申請No. 10-2008-0049891的優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容通過引用并 入本文。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，包括單位晶胞，其包括晶體管和用于存儲電荷的電容器，所述晶體管的基體是浮接的；字線，其用于激活所述單位晶胞；以及位線，其用于將數(shù)據(jù)傳送至所述單位晶胞。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中，輸入的數(shù)據(jù)被存儲在所述電容器和所述基體這兩者中。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中， 所述基體根據(jù)由所述位線傳遞的數(shù)據(jù)所確定的熱載流子的產(chǎn)生來存儲空穴。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中， 當(dāng)將高于電源電壓的電壓供應(yīng)至所述字線時(shí)，將通過所述位線傳送的數(shù)據(jù)存儲在所述電容器中。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其中， 當(dāng)在與數(shù)據(jù)"1"對應(yīng)的電壓電平的1/3至1/2的范圍內(nèi)的柵極電壓施加至所述字線時(shí)，所述基體根據(jù)與傳送至所述位線的數(shù)據(jù)對應(yīng) 地確定的熱載流子的產(chǎn)生來存儲空穴。
6. 根據(jù)權(quán)利要求l所述的半導(dǎo)體存儲裝置，其中， 當(dāng)供應(yīng)低于與數(shù)據(jù)"0"對應(yīng)的電壓電平的電壓時(shí)，連接至所述字線的單位晶胞未激活。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中， 在不傳送數(shù)據(jù)時(shí)，所述位線保持預(yù)充電電壓電平。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中， 將電壓電平與所述預(yù)充電電壓相同的電壓供應(yīng)至與所述電容器的一側(cè)連接的板極。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲裝置，其中，當(dāng)將與數(shù)據(jù)"1"對應(yīng)的邏輯電平存儲在所述單位晶胞中時(shí)，所 述晶體管的臨界電壓降低。
10. —種操作半導(dǎo)體存儲裝置的方法，所述方法包括 響應(yīng)于寫入指令，依次地將數(shù)據(jù)存儲在單位晶胞的電容器以及晶體管的浮體中；響應(yīng)于讀出指令，從所述單位晶胞的電容器和所述浮體中輸出數(shù)據(jù)；以及響應(yīng)于刷新命令，依次地刷新所述電容器以及所述浮體。
11. 根據(jù)權(quán)利要求IO所述的方法，包括在未選擇所述單位晶胞時(shí)，在位線上保持預(yù)充電電壓，并且在 字線上保持非激活電壓。
12. 根據(jù)權(quán)利要求11所述的方法，包括將電平與所述預(yù)充電電壓相同的電壓供應(yīng)至與所述電容器的一 側(cè)連接的板極。
13. 根據(jù)權(quán)利要求IO所述的方法，其中，依次地存儲數(shù)據(jù)的步驟包括將第一控制電壓供應(yīng)至字線以將傳送至位線的數(shù)據(jù)存儲在所述 電容器中；將第二控制電壓供應(yīng)至所述字線以將所述數(shù)據(jù)存儲在所述浮體 中；以及將非激活電壓供應(yīng)至所述字線以使所述單位晶胞非激活。
14. 根據(jù)權(quán)利要求13所述的方法，其中，供應(yīng)所述第二控制電壓的步驟包括當(dāng)所述數(shù)據(jù)是"1"時(shí)，將電平高于與數(shù)據(jù)"1"對應(yīng)的邏輯高 電平的高數(shù)據(jù)電壓供應(yīng)到所述位線；通過與所述第二控制電壓和所述高數(shù)據(jù)電壓對應(yīng)地形成的熱載 流子在所述浮體中保留多個(gè)空穴；以及當(dāng)所述數(shù)據(jù)是"0"時(shí)，將與數(shù)據(jù)"0"對應(yīng)的邏輯低電平供應(yīng) 到所述位線以避免產(chǎn)生熱載流子。
15. 根據(jù)權(quán)利要求14所述的方法，其中，所述第一控制電壓是高于電源電壓的電壓，并且所述第二控制 電壓在所述邏輯高電平的1/3至1/2或所述高數(shù)據(jù)電壓電平的1/3至 1/2的范圍內(nèi)。
16. 根據(jù)權(quán)利要求14所述的方法，其中，若第一電壓包括當(dāng)未在所述浮體中存儲空穴時(shí)維持反向所需的 電壓、以及在存儲空穴時(shí)所述浮體的電壓升高值，并且第二電壓包括 所述第一電壓、以及根據(jù)從非激活電壓改變?yōu)楦唠妷旱乃鲎志€的電 位而定的浮體的電壓升高值時(shí)，則所述邏輯低電平的電位電平高于所 述第一電壓，但低于所述第二電壓。，
17. 根據(jù)權(quán)利要求IO所述的方法，其中， 依次地刷新所述電容器以及所述浮體的步驟包括 將第一控制電壓供應(yīng)至字線，以從所述單位晶胞中輸出數(shù)據(jù)并將所述數(shù)據(jù)放大；將所述第一控制電壓供應(yīng)至所述字線，以將傳送至所述位線的 數(shù)據(jù)存儲在所述電容器中；將第二控制電壓供應(yīng)至所述字線，以將數(shù)據(jù)存儲在所述浮體中；以及將非激活電壓供應(yīng)至所述字線，以使所述單位晶胞非激活。
18. 根據(jù)權(quán)利要求n所述的方法，其中， 所述第一控制電壓是高于電源電壓的電壓，并且所述第二控制電壓在與數(shù)據(jù)"1"對應(yīng)的邏輯高電平電壓的1/3至1/2或高數(shù)據(jù)電 壓電平的1/3至1/2的范圍內(nèi)。
19. 根據(jù)權(quán)利要求17所述的方法，其中，所述非激活電壓的電位電平低于與數(shù)據(jù)"O"對應(yīng)的邏輯低電平。
全文摘要
本發(fā)明公開一種半導(dǎo)體存儲裝置，該裝置包括單位晶胞，其具有帶浮體的晶體管和用于存儲電荷的電容器；字線，其用于激活單位晶胞；以及位線，其用于將數(shù)據(jù)傳送至單位晶胞。
文檔編號G11C11/40GK101593552SQ20081017754
公開日2009年12月2日 申請日期2008年11月21日 優(yōu)先權(quán)日2008年5月28日
發(fā)明者張?zhí)? 李正浩, 李相敦 申請人:海力士半導(dǎo)體有限公司