專利名稱：反及閘記憶體陣列格、反及閘快閃記憶體及其資料處理方法
技術領域：
本發(fā)明涉及一種快閃記憶體，更具體而言，涉及一種能夠在低電流、低電壓、和低 功耗中編程的反及閘記憶體陣列格，具有反及閘記憶體陣列格的反及閘快閃記憶體以及用 于反及閘快閃記憶體的資料處理方法。
背景技術：
依據(jù)配置于位元線和接地線之間的記憶體格的陣列方案，快閃記憶體結構主要可 分為一種反或閘快閃記憶體結構和一種反及閘快閃記憶體結構。在反或閘快閃記憶體中， 記憶體格并聯(lián)配置于位元線和接地線之間。在反及閘快閃記憶體中，記憶體格串聯(lián)配置于 位元線和接地線之間。在反或閘快閃記憶體中，使用一熱載子注入方案用于編程記憶體格，即是，在記憶 體格中儲存資料，以及使用一 Fowler-Nordhein^FN)穿隧方案來擦除在記憶體格中所編程 的資料。用于在反或閘記憶體格中儲存資料的一 N型儲存晶體管包括五個終端漏極端， 源極端，浮動間極端，控制間極端和體端。當由N型儲存晶體管所組成的所述反或間記憶體 格在熱載子注入方案中編程時，范圍在4V到5V的電壓加入于N型儲存晶體管的漏極端，大 約9V的高電壓加入于控制閘極端，幷且一接地電壓加入于源極端。在這個情況下，源極端和漏極端之間產生沿一通道移動的電子。在這個通道中，由 于在通道的飽和區(qū)中的強電場，所以電子獲得高動能。一些熱電子，即是，具有高動能的電 子，由于強電場穿過在浮動閘極端和通道區(qū)域之間的一浮動閘極電介質的勢壘，從而注入 到浮動間極端。注入到浮動間極端的電子在沒有外部改變的情況下在勢壘之內隔離。從配 置在浮動閘極端上的控制閘極端來看，在浮動閘極端之內隔離的電子導致N型儲存晶體管 的閾值電壓的增加。結果，N型儲存晶體管處于編程的狀態(tài)。經Fowler和Nordheim所觀察到的FN穿隧現(xiàn)象是一種物理現(xiàn)象，其中穿過一電介 質材料的穿隧電流在一強電場之下呈指數(shù)地增大，該強電場透過將一高電壓加入配置于兩 個電極之間的電介質材料上而在電介質材料中產生。對于利用FN穿隧現(xiàn)象來擦除在浮動閘極之內所隔離的電子的方法，有一方法是 在一控制閘極端和一體端之間加入高電壓，而一種方法是在控制閘極端和源極端或在控制 閘極端和漏極端之間加入高電壓。在控制閘極端和體端之間加入高電壓的方法中，將大約-9V的電壓加入于控制閘 極端，而大約+8V的電壓加入于體端。由于所加入的電壓，配置在浮動間極端和體端之間的 電介質材料中即產生了一強電場。由于所加入的電壓，浮動閘極端之內所隔離的電子向接 觸浮動閘極端的電介質材料移動，幷由于電介質材料中所產生的強電場，移動中的電子穿 隧進入體區(qū)域。當浮動閘極端之內所隔離的電子從浮動閘極端擦除時，從控制閘極端來看， N型儲存晶體管的閾值電壓降低。從浮動閘極端擦除隔離的電子表示編程操作的反操作。
透過在控制閘極端和體端之間加入高電壓以擦除電子的操作中，不在N型格M0S 晶體管的源極端或漏極擴散區(qū)域上加入偏壓。因此，雖然加入高電壓以至于從浮動間極端 擦除隔離的電子，N型儲存晶體管的擴散區(qū)域的面積或其閘極端的長度無需受到太多的影 響。對于透過在控制間極端和源極端之間或控制間極端和漏極端之間加入高偏壓而 從浮動閘極端擦除隔離電子的FN穿隧方法，由于在源極端或漏極端擴散區(qū)域上加入高電 壓，擴散區(qū)域需要大面積。因此，在增大記憶體格的尺寸方面有問題。具有選擇晶體管的傳統(tǒng)格主要分為以下幾種1. 一種具有一個選擇晶體管和一個儲存晶體管的2-晶體管格；2. 一種具有一個儲存晶體管和插入儲存晶體管的兩個選擇晶體管之3-晶體管 格；3. 一種具有多個串聯(lián)的儲存晶體管和插入儲存晶體管的兩個選擇晶體管的反及 閘格。在具有選擇晶體管的前述格的陣列格中，為了編程或讀取一所選擇的格，用于編 程或讀取的電流需要穿過選擇晶體管或穿過選擇晶體管以及至少一個格，從而存取對應的 格。在這種結構中，很難利用傳統(tǒng)的熱載子注入方案來應用編程方法，其中由于即將穿過裝 置的串聯(lián)電阻，高位階電流導致即將穿過裝置中的高電壓下降，所以需要流過100 i! A或以 上的高電流。由于這個原因，在FN穿隧編程方法中，控制閘極端和源極端之間或控制閘極 端和漏極端之間所加入的一高電壓用于編程具有選擇晶體管的格。在FN穿隧編程方法中， 大致上沒有電流消耗。然而，如以上所述，由于位元線電壓(Bit line V)或以上的高電壓 需要加入于源極端或漏極擴散區(qū)域，F(xiàn)N穿隧編程方法具有格尺寸增大的問題。相反的，使 用熱載子注入方案的編程方法中，5V或以下的相對低的電壓加入于漏極端。通常，一反及閘快閃記憶體包括至少32個串聯(lián)的儲存晶體管。為了在串聯(lián)的儲存 晶體管中存取位于的一中間位置處的一儲存晶體管，需要通過鄰近即將存取的儲存晶體管 的其他儲存晶體管。所述鄰近即將存取的晶體管的儲存晶體管稱為傳輸型晶體管。為了使 用熱載子注入方案編程位元線和接地線之間包括有串聯(lián)的儲存晶體管的反及間格，透過位 元線與100 i! A或以上的高電流一起加入的大約5V或以上的漏極電壓必須傳送到即將編程 的格。在此時，由于開啟的串聯(lián)的儲存晶體管的電阻導致電壓下降發(fā)生，為了防止電壓下降 的發(fā)生，在傳輸型晶體管的閘極端需要加入非常高的電壓。然而，由于傳輸型晶體管的電荷 儲存狀態(tài)中的改變導致干擾現(xiàn)象，所以閘極電壓的增大有限制。由于這個原因，需要在多個 串聯(lián)的儲存晶體管中穿過高電流和高電壓的熱載子注入方案很難用于對傳統(tǒng)反及閘格結 構的編程方法。因此，用于反及閘快閃記憶體的編程和擦除操作已僅使用FN穿隧方案來執(zhí) 行。

發(fā)明內容
(所欲解決之技術問題)本發(fā)明提供了一種反及閘記憶體陣列格，能夠在熱載子注入方案中來編程。(解決問題之技術手段)依據(jù)本發(fā)明的一個方面，提供有一種反及閘記憶體陣列格，其包括一選擇晶體管，具有一個終端連接至位元線以及一間極端加入一選擇信號；以及一儲存裝置，回應一字 線而操作，該儲存裝置具有一個終端連接到選擇晶體管的另一個終端，另一個終端連接到 一源極線，其中所述儲存裝置包括在選擇晶體管的另一 個終端和源極線之間至少兩個串聯(lián) 的儲存晶體管，以及其中每個儲存晶體管的閘極端分別連接到多條字線的每一條，其中的 體區(qū)域在寫入(編程)資料的時候加入體偏壓，然后浮動間極端或單一或多個電荷儲存層 配置在間極端和體端之間。依據(jù)本發(fā)明的另一個方面，提供有一種反及閘記憶體陣列格，其包括一儲存裝 置，包括在位元線和源極線之間串聯(lián)的至少兩個儲存晶體管，其中，在儲存裝置包括兩個儲 存晶體管的情況下，所述儲存裝置包括一第一儲存晶體管，具有一個終端連接到位元線和 一閘極端加入一第一字信號；以及一第二儲存晶體管，具有一個終端連接到第一儲存晶體 管的另一個終端，其另一個終端連接到源極線，而且間極端連接到第二字線，其中，在儲存 裝置包括N個儲存晶體管(N為3或以上的整數(shù))的情況下，所述儲存裝置包括一第一儲 存晶體管，其具有一個終端連接到位元線和一閘極端連接到第一字線；一第(N-1)儲存晶 體管，具有一個終端連接到第(N-2)儲存晶體管的另一個終端和一閘極端加入第(N-1)個 字信號；以及一第N儲存晶體管，其具有一個終端連接到第(N-1)儲存晶體管的另一個終 端，幷且另一個終端連接到源極線，以及一閘極端加入第N個字信號，以及其中，當寫入(編 程)資料時，所有儲存晶體管的體區(qū)域都在編程資料時加入體偏壓，幷且在間極端和體端 之間提供一浮動間極端或一單一或多電荷儲存電介質層。依據(jù)本發(fā)明的另一個方面，提供有一種具有多個記憶體陣列格的反及閘快閃記憶 體的資料處理方法，每個記憶體陣列格包括一選擇晶體管，其具有一個終端連接到位元線 和一間極端加入選擇信號，以及在選擇晶體管的另一個終端和源極線之間串聯(lián)的至少兩個 儲存晶體管，幷且回應兩個字線信號和加入于體區(qū)域的體偏壓而操作，其中，透過使用體區(qū) 域或至少兩個儲存晶體管的通道區(qū)域中所產生的熱載子而在反及間快閃記憶體中編程資 料，所述熱載子藉由位元線加入電壓，藉由源極線加入電壓以及體偏壓而產生。(功效)依據(jù)本發(fā)明在低電流和低電壓條件下能夠處理資料的反及閘記憶體陣列格，提供 了一個選擇晶體管和至少兩個儲存晶體管。依據(jù)本發(fā)明，反及閘記憶體陣列格使用了熱載 子注入方案，從而可增加編程(寫入)速度直到反或閘記憶體陣列格的速度幷實現(xiàn)低功率 操作。因此，可增進平行編程過程的性能直到傳統(tǒng)反及間快閃記憶體的編程性能，以及可增 加每單位時間的寫入比率(資料寫入通量)而超過傳統(tǒng)反及閘快閃記憶體的寫入比率。另 外，由于可減少儲存晶體管的數(shù)量而少于傳統(tǒng)的反及閘快閃記憶體的儲存晶體管的數(shù)量， 讀取和寫入于反及閘記憶體陣列格的資料所需的時間可以減少，從而反及閘記憶體陣列格 可用作用于儲存和執(zhí)行程式碼的一儲存裝置。依據(jù)本發(fā)明，由于在源極線上沒有提供選擇晶體管，所以格的有效尺寸可維持較 小而串聯(lián)的儲存晶體管的數(shù)量可以減少。另外，由于操作電壓低于傳統(tǒng)反及閘快閃記憶體 的操作電壓，減小格的尺寸幷增進格的可擴充性是可行的?？闪私獾降氖?，決定反及閘快閃記憶體中的格尺寸的操作條件僅為編程(寫入) 條件。在擦除操作中，由于偏壓加入于一個單位的格塊，則偏壓與單位格的尺寸沒有直接相 關。另外，在讀取操作中，漏極端電壓和閘極端電壓遠低于編程操作的電壓，從而漏極端電壓和閘極端電壓不會明顯地影響格的尺寸。通常，具有高讀取速度的反或閘快閃記憶體用于儲存程式碼，幷且具有高寫入速 度的反及閘快閃記憶體用于儲存一般資料。由于傳統(tǒng)的反及閘快閃記憶體需要太長的時間 來讀取資料，所以傳統(tǒng)的反及閘快閃記憶體不能用于執(zhí)行密碼。然而，由于依據(jù)本發(fā)明的反 及閘記憶體陣列格具有高寫入速度和讀取速度，所以此反及閘記憶體陣列格可用于儲存和 執(zhí)行密碼。此外，依據(jù)本發(fā)明，由于在低電流和低電壓條件下執(zhí)行資料處理，則格的尺寸、電 路的面積、以及晶片的尺寸與傳統(tǒng)的快閃記憶體相較，都可減小。依據(jù)本發(fā)明的反及閘記憶體陣列格中，沒有選擇晶體管或僅一個選擇晶體管，而 且編程操作透過利用低功耗的熱載子注入方案來執(zhí)行。因此，獲得了以下優(yōu)點1)在編程操作中，可降低操作電壓。在傳統(tǒng)的FN穿隧方案中，加入于格的閘極 端或字線上的電壓大約為18V，而在未選擇的反及閘串的擴散區(qū)域中所產生的電壓大約為 7V。然而，依據(jù)本發(fā)明的反及閘記憶體陣列格中，由于使用了熱載子注入方案，加入于格的 閘極端或字線上的電壓大約為9V或以下，而且加入于擴散區(qū)域的電壓大約為4V或以下。2)由于在體偏壓的條件下從低電壓逐漸增大間極端電壓而編程記憶體格，所述記 憶體格可在數(shù)十納安到幾微安范圍中的低電流條件下進行編程。3)依據(jù)本發(fā)明的反及閘記憶體陣列格，位元組編程速度可增加直到反或閘記憶體 陣列格的編程速度，另外，大量的格可利用低電流特性來同時編程。因此，高速資料傳送可 在反及閘記憶體陣列格中來實現(xiàn)。4)此外，由于在格中提供了選擇晶體管，所以沒有過度擦除的問題。因此，擦除速 度可提高到與傳統(tǒng)的反及閘記憶體陣列格一樣高。5)反及閘記憶體陣列格的格串中的格數(shù)量可減少到少于傳統(tǒng)的反及閘記憶體陣 列格的格數(shù)量，從而提高讀取的速度直到反或間記憶體陣列格的讀取速度幷增進資料可靠 性直到與反或閘記憶體陣列格的程度相當，是可行的。在這個情況下，由于沒有源極選擇晶 體管，所以格串中的格數(shù)量中的減少降低了或補償了對格有效尺寸的增加。6)由于提供了選擇晶體管，所以防止反或閘記憶體陣列格的傳統(tǒng)問題是可行的， 例如過渡擦除、位元線干擾、和位元線的電流泄漏。7)由于反及閘記憶體陣列格形成為反及閘串型，所以與傳統(tǒng)的反或閘記憶體陣列 格相較大大地減小格的有效尺寸。8)由于可利用低電流和低電壓的熱載子注入方案來實現(xiàn)反及閘快閃記憶體，所以 可大大地減小周邊電路的面積。9)可同時實現(xiàn)傳統(tǒng)的反或閘記憶體陣列格的優(yōu)點，例如高速讀取操作、高速位元 組寫入操作、以及高資料可靠性、以及傳統(tǒng)的反及間記憶體陣列格的優(yōu)點，例如高速資料傳 送和高速擦除。10)此外，格尺寸可減小到大大地低于傳統(tǒng)反或閘記憶體陣列格的格尺寸，幷且與 反及閘快閃記憶體格有關的周邊電路的面積可大大地減小，從而晶片的尺寸可減小。因此， 可大大地增進非揮發(fā)性記憶體晶片的產量。11)在傳統(tǒng)的反及閘快閃記憶體中，由于操作電壓太高，所以高電壓電路、字線驅 動器、位元線解碼電路、和高壓傳輸電路具有大面積。因此，當反及間快閃記憶體的密度低 于給定的制程產生時，格面積與整個晶片面積之間的比率大大地降低。換言之，在高密度產品中，反及閘快閃記憶體具有一產量高于反或閘快閃記憶體的產量。然而，在低密度產 品中，反及閘快閃記憶體具有一產量低于反或閘快閃記憶體的產量。另一方面，在反或閘快 閃記憶體中，格的尺寸較大。因此，在高密度產品中，反或閘記憶體具有一產量低于反及閘 快閃記憶體的產量。依據(jù)本發(fā)明的記憶體格尺寸可減小到與反及閘快閃記憶體的尺寸一樣 小，幷且操作所用的電壓與反或閘快閃記憶體的操作電壓一樣低，從而獲得格尺寸減小和 電路面積減小的優(yōu)點是可行的。因此，依據(jù)本發(fā)明中利用記憶體陣列格的晶片和周邊電路 在高密度快閃記憶體產品以及在低密度快閃記憶體產品皆具有高競爭力。


圖1為一剖面圖，表示依據(jù)本發(fā)明第一實施例的反及閘記憶體陣列格；圖2為一剖面圖，表示依據(jù)本發(fā)明第二實施例的反及閘記憶體陣列格；圖3為一剖面圖，表示依據(jù)本發(fā)明第三實施例的反及閘記憶體陣列格；圖4為一剖面圖，表示依據(jù)本發(fā)明第四實施例的反及閘記憶體陣列格；圖5為一示意圖，表示圖1至圖3中所表示的位元線和源極線以及反及閘記憶體 陣列格之間的連接；圖6為一概要示意圖，表示圖4中所表示的位元線和源極線以及反及閘記憶體陣 列格之間的連接；圖7為一概要示意圖，表示圖5中組成反及閘快閃記憶體的一個反及閘記憶體陣 列格；圖8為一表格，表示圖7中所表示的在反及閘記憶體陣列格中資料儲存、資料讀 取、或資料擦除的偏置條件；以及圖9為一概要示意圖，表示圖6中所表示的組成反及閘快閃記憶體的一個反及閘 記憶體陣列格。
具體實施例方式以下，參考所附圖式對本發(fā)明的示例性實施例做更詳細的描述。首先，描述本發(fā)明的主要構想。依據(jù)本發(fā)明的反及閘快閃記憶體中，一漏極端選擇晶體管配置在位元線和其中一 個串聯(lián)的儲存晶體管的一個終端之間，以及一源極線直接連接到所述儲存晶體管的另一個 終端。因此，熱載子注入方案可在以下偏置條件下用于實現(xiàn)僅具有一個選擇晶體管的反及 閘快閃記憶體。在傳統(tǒng)的反及閘快閃記憶體中，由于FN穿隧方案用于寫入資料，所以已提出了一 種反及閘快閃記憶體結構，其具有連接到位元線的一漏極端選擇晶體管和連接到源極線的 一源極端選擇晶體管。然而，依據(jù)本發(fā)明，提出了一種能夠使用熱載子注入方案寫入資料的 反及閘快閃記憶體，連同用于所述反及閘快閃記憶體的低電流和低電壓的方法。所述傳統(tǒng)的反及閘快閃記憶體陣列格一般具有大于或等于32個串聯(lián)的儲存晶體 管。由于串聯(lián)的儲存晶體管的數(shù)量很大，所以在格中用于讀取所儲存的資料的感測電流減 少，幷且由于大量的串聯(lián)電阻而變得非常小，從而資料讀取速度(隨機存取速度)下降，而 資料可靠性也可能惡化。由于需要太多的時間來讀取資料，所以傳統(tǒng)的反及閘快閃記憶體不適合用于儲存和執(zhí)行編程代碼。用于增進讀取速度的方法是減少串聯(lián)的儲存晶體管的數(shù) 量，例如，減少到少于16個。然而，針對傳統(tǒng)的反及閘快閃陣列，由于兩個選擇晶體管的大 尺寸，串聯(lián)的儲存晶體管的數(shù)量減少即大大增加了有效格尺寸。結果，反及閘快閃記憶體在 生產力上不再具有競爭力。選擇晶體管占用的硅面積對于傳統(tǒng)的反及閘快閃記憶體而言非 常大，因為在編程和擦除期間高位階的操作電壓。然而，依據(jù)本發(fā)明的反及閘快閃記憶體和該反及閘快閃記憶體的資料處理方法， 串聯(lián)的儲存晶體管的數(shù)量可減少而沒有明顯地增大有效格的尺寸，因為所提出的反及閘記 憶體陣列格僅具有一個選擇晶體管而且其操作電壓大大地低于傳統(tǒng)的反及閘陣列格的操 作電壓。串聯(lián)的儲存晶體管數(shù)量的減少即增加了感測電流幷且讀取資料所用的時間也減 少。因此，可增進讀取速度和資料的可靠性，而且反及間快閃記憶體可相配地用于儲存和執(zhí) 行程式代碼而維持反及閘儲存陣列的小格尺寸的優(yōu)點。圖1為一剖面圖，表示依據(jù)本發(fā)明第一實施例的反及閘記憶體陣列格。參考圖1，在反及閘記憶體陣列格中，一個漏極端選擇晶體管(Select Tr)和四個 儲存晶體管(Storage Tr)串聯(lián)連接。用點線繪有陰影的四個儲存晶體管(Storage Tr)向 右方向代表第一至第四儲存晶體管。雖然為了描述上的方便，圖1中表示了四個儲存晶體 管，但反及閘記憶體陣列格可包括少于或多于四個的儲存晶體管。—個終端，即是，所述漏極端選擇晶體管(Select Tr)的漏極端與位元線(Bit line)透過一接觸連接，而其間極端加入選擇信號(圖中未示)。第一儲存晶體管的一個終 端連接到漏極端選擇晶體管(Select Tr)的另一個終端，而其閘極端連接到第一字線(圖 中未示)。第二儲存晶體管的一個終端連接到第一儲存晶體管的另一個終端，而其間極端連 接到第二字線(圖中未示)。第三儲存晶體管的一個終端連接到第二儲存晶體管的另一個 終端，而其間極端連接到第三字線(圖中未示)。第四儲存晶體管的一個終端連接到第三儲 存晶體管的另一個終端，而其閘極端連接到第四字線(圖中未示)。雖然圖1中沒有詳細地表示，四個儲存晶體管(Storage Tr)的公共體區(qū)域(基 板)加入體偏壓。另外，選擇晶體管(Select Tr)的體區(qū)域也可加入相同的體偏壓?；蛘撸?選擇晶體管的體區(qū)域可從四個儲存晶體管的體區(qū)域分離。特別是，依據(jù)本發(fā)明，對于NM0S 晶體管的情況，可在反及閘記憶體陣列格中寫入(編程)資料的時候將負極體偏壓加入于 四個儲存晶體管(Storage Tr)。所述漏極端選擇晶體管(Select Tr)和四個儲存晶體管 (Storage Tr)透過雜質布植擴散區(qū)域串聯(lián)連接，即是，格的源極區(qū)域和漏極區(qū)域。另外，這 四個儲存晶體管(Storage Tr)的每一個當中，在閘極端(Gate)和體區(qū)域之間提供了電荷 儲存浮動間極或電荷儲存電介質層。所述電荷儲存電介質層透過迭層至少一個氧化物層和至少一個氮化物層或透過 迭層一四面體非晶質碳層和至少一個氧化物層所構成。電荷儲存電介質層可例如為一氮氧 化物(0N)層、一氧化氮氧化物(0N0)層、或一四面體非晶質碳氧化物(TAC-0)層。幷且任 何其他類型的儲存材料，如鐵電體材料、磁性材料等也可在間極端和體端之間合幷。雖然沒 有在圖中表示出來，選擇晶體管(Select Tr)的閘極電介質層可由單一氧化物層或前述的 電荷儲存電介質層所構成。所述選擇晶體管(Select Tr)的閘極電介質層還可由在材料、 結構和厚度方面與儲存晶體管相同或不同的層所構成。在以下描述中，雖然沒有特別描述，但所有的儲存晶體管都可包括浮動閘極端或電荷儲存電介質層。另外，所有儲存晶體管(Storage Tr)和選擇晶體管(Select Tr)的體 區(qū)域都加入體偏壓。類似圖1，在以下圖式中，為了簡化圖式可省略連接到閘極端的選擇信號和字線信 號。在以下圖式中，閘極端、選擇信號、和字線信號中的連接可輕易地參考圖1演變而來。圖2為一剖面圖，表示依據(jù)本發(fā)明第二實施例的反及閘記憶體陣列格。參考圖2，依據(jù)第二實施例的反及閘記憶體陣列格具有與圖1中所表示的依據(jù)第 一實施例的反及閘記憶體陣列格相同的結構，除了沒有擴散區(qū)域，該擴散區(qū)域不包括構成 連接到位元線(Bit line)的漏極端選擇晶體管(Select Tr)的一個終端的擴散區(qū)域，以及 構成連接到源極線VS(圖中未示)的第四儲存晶體管的一個終端的擴散區(qū)域。用點線繪有 陰影的四個儲存晶體管(Storage Tr)向右方向代表第一至第四儲存晶體管。圖3為一剖面圖，表示依據(jù)本發(fā)明第三實施例的反及閘記憶體陣列格。參考圖3，依據(jù)第三實施例的反及閘記憶體陣列格具有與圖2中所表示的依據(jù)第 二實施例的反及閘記憶體陣列格相同的結構，除了選擇晶體管(Select Tr)和第一儲存晶 體管透過額外的擴散區(qū)域連接。用點線繪有陰影的四個儲存晶體管(Storage Tr)向右方 向代表第一至第四儲存晶體管。如圖1至圖3所表示，本發(fā)明使用位于漏極端的選擇晶體管(Select Tr)提出反 及閘記憶體陣列格?；蛘撸景l(fā)明不使用選擇晶體管也提出了反及閘記憶體陣列格。圖4為一剖面圖，表示依據(jù)本發(fā)明第四實施例的反及閘記憶體陣列格。參考圖4，在反及閘記憶體陣列格中，沒有選擇晶體管和儲存晶體管之間的擴散區(qū) 域。儲存晶體管(Storage Tr)的其中之一的一個終端直接地連接到位元線(Bit line)，幷 且儲存晶體管中相對的一個終端連接到源極端。如圖1至圖4中所表示的反及閘記憶體陣列格可透過在體上加入固定電壓或可變 電壓而在熱載子注入方案中編程。反及間記憶體陣列格的編程將隨后描述。圖5為一示意圖，表示圖1至圖3中所表示的位元線和源極線以及反及閘記憶體 陣列格之間的連接。參考圖5，不同于傳統(tǒng)的反及閘記憶體陣列格使用連接到源極線的選擇晶體管，依 據(jù)本發(fā)明的反及閘記憶體陣列格中，僅使用直接連接到位元線(Bit line) 1或位元線(Bit line)2的選擇晶體管(Select Tr)。另外，不同于傳統(tǒng)的反及閘快閃記憶體，依據(jù)本發(fā)明的 反及間記憶體陣列格可透過在儲存晶體管上加入體偏壓(圖中未示)及/或在所選擇的儲 存晶體管上加入可變間極電壓而在熱載子注入方案中編程，相關內容將隨后描述。選擇信號透過選擇信號線加入于選擇晶體管(Select Tr)的閘極端，而字信號透 過字線到加在四個儲存晶體管的閘極端。圖6為一概要示意圖，表示圖4中所表示的位元線和源極線以及反及閘記憶體陣 列格之間的連接。參考圖6，儲存晶體管(Storage Tr)直接連接到位元線(Bit line) 1或(Bit line) 2。不同于傳統(tǒng)的反及閘快閃記憶體，圖6中所表示的反及閘記憶體陣列格也可透過 在儲存晶體管上加入體偏壓及/或在所選擇的儲存晶體管上加入可變間極電壓而在熱載 子注入方案中編程。字信號透過字線到加入于四個儲存晶體管的閘極端。圖7為一概要示意圖，表示圖5中組成反及閘快閃記憶體的一個反及閘記憶體陣列格。圖8為一表格，表示圖7中所表示的在反及閘記憶體陣列格中資料儲存(編程)、 資料讀取、或資料擦除的偏置條件。參考圖7，所述反及閘快閃記憶體包括一個選擇晶體管(Select Tr)和四個儲存 晶體管(Storage Tr)。所述四個儲存晶體管為示例性地用于描述的方便，但反及閘快閃記 憶體可包括少于或多于這四個儲存晶體管。一漏極電壓VD透過位元線加入于選擇晶體管的一個終端，幷且選擇信號VSG透過 選擇信號線加入于選擇晶體管的間極端。第一儲存晶體管的一個終端連接到選擇晶體管的 另一個終端，而第一字電壓VPSD透過第一字線加入于第一儲存晶體管的間極端。第二儲存 晶體管的一個終端連接到第一儲存晶體管的另一個終端，而第二字電壓VCG透過第二字線 連接到第二儲存晶體管的間極端。第三儲存晶體管的一個終端連接到第二儲存晶體管的另 一個終端，而第三字電壓VPSS透過第三字線加入于第三儲存晶體管的閘極端。第四儲存晶 體管的一個終端連接到第三儲存晶體管的另一個終端，而第四字電壓VPSS透過第四字線 加入于第四儲存晶體管的閘極端?，F(xiàn)在，將對橢圓虛線所標示出的所選擇的儲存晶體管的 資料儲存操作、資料讀取操作、以及資料擦除操作進行描述。為了儲存(編程)、讀取、或擦除晶體管的資料，加入于每個晶體管的閘極端和體 端上的偏壓的偏置條件列在圖8中所表示的表格中。更具體而言，儲存晶體管的資料可透 過調節(jié)位元線的電壓位階VD，加入于第一至第四字線上的電壓位階VCG、VPSD、和VPSS，以 及源極線的電壓位階VS而儲存、讀取、或擦除。在隨后的描述中，示例了 NM0S晶體管。然而，相同的描述也可應用于PM0S晶體管。首先，描述在四個儲存晶體管中的第二儲存晶體管中寫入(編程)資料的情況。當在第二儲存晶體管中儲存資料時，第二儲存晶體管的通道區(qū)域或體區(qū)域中所產 生的高能電荷需要在第二儲存晶體管的浮動間極端或電荷儲存電介質層中利用熱載子注 入方案而儲存。為了使其可行，需要在儲存有資料的第二儲存晶體管的漏極端和源極端之 間加入高電壓，幷且每個剩余的儲存晶體管的漏極和源極之間電壓需要盡可能地降低。選 擇晶體管中的電壓下降也需要盡可能地低。在偏置條件下，未選擇的剩余儲存晶體管作為 傳輸型晶體管，其可傳輸電壓和電流。在這個方式中，在儲存有資料的第二儲存晶體管的漏 極端和源極端之間產生強電場，從而由于強電場而產生熱載子(高能電荷)。由于第二儲存 晶體管的間極端加入了電壓而在間極端和體區(qū)域之間產生垂直電場，而導致熱載子被浮動 閘極端或電荷儲存電介質層吸引和捕捉。為了形成這種偏置條件，所選擇的第二儲存晶體管的閘極端加入了低于剩余的傳 輸型儲存晶體管的閘極端電壓的電壓。如果閘極端電壓低，則晶體管的通道電阻增加，從而 晶體管的漏極端和源極端之間的電壓下降可增加。加入于間極端的合適電壓位階可依據(jù)儲 存晶體管的物理特性來調節(jié)。選擇晶體管的閘極端電壓也需要夠高，使漏極電壓VD通過選 擇晶體管時沒有顯著的電壓下降。依據(jù)圖8的表格，加入于所選擇的第二儲存晶體管的閘極端的信號的電壓位階 VCG設定為低于加入于剩余的儲存晶體管的閘極端的信號的電壓位階VPSD和VPSS。配置于從所選擇的儲存晶體管以朝向位元線的位置上的第一儲存晶體管的電壓 位階VPSD可設定為不同于在從所選擇的儲存晶體管以朝向源極線的位置上的第三和第四晶體管的電壓位階VPSS。加入于剩余的未選擇的儲存晶體管的閘極端的信號的電壓位階需 要依據(jù)儲存晶體管的漏極端電壓和物理特性來適當?shù)卣{節(jié)。參考圖8，加入于第一儲存晶體 管的閘極端的信號的電壓位階VPSD大約在3V到12V的范圍中，而加入于第三和第四儲存 晶體管的閘極端的信號的電壓位階VPSS大約在2V到12V的范圍中。當資料在第二儲存晶體管中儲存(編程)時，加入于第二儲存晶體管的閘極端的 信號的電壓位階VCG大約可在-3V到12V的范圍中。然而，在編程操作期間，電壓可逐漸從 低電壓位階增加到高電壓位階，從而編程第二儲存晶體管。例如，在編程操作的初始階段， 電壓設定為在-3V到3V的范圍中合適的電壓位階，而在此之后，電壓逐漸增加到在0V到 12V范圍中的合適電壓位階，從而編程第二儲存晶體管。在這個情況下，加入于閘極端的電 壓可階梯式地、線形地或以其他方式來增加。另外，閘極電壓VCG的增加比率可依據(jù)編程速 率的目標值和操作電流來調節(jié)。例如，在使用階形信號的情況下，性能和功率消耗可透過調 節(jié)電壓階形和時間間隔之間的電壓差而最佳化，即是，電壓階形之間的脈沖寬度。通常，隨著閘極電壓VCG的遞增比率的增加，編程速率增加，而操作電流也增加。 如果操作電流增大超過預定值，編程速率可減小。因此，合適的條件依據(jù)儲存晶體管的物理 特性和產品的規(guī)格來選擇。在另外的示例中，高速條件下粗略地執(zhí)行編程直到預定的閾值電壓，且在此之后， 在低速條件下精細地執(zhí)行編程直到目標閾值電壓。本發(fā)明的編程方法還可用于多位階編程，因為閾值電壓可透過控制閘極電壓VCG 的遞增比率而精確地編程。在這個方式中，如果加入于儲存有資料的儲存晶體管的閘極端的信號的電壓位階 在編程操作中逐漸從低位階增加到高位階，則熱載子注入方案可輕易地用于反及閘記憶體 陣列格。通常，當加入于閘極端的信號的電壓位階從低位階逐漸增加到高位階的編程操作 中，操作電流可維持在低位階，直到少于一微安。舉例來說，當加入于儲存有資料的任意儲存晶體管的閘極端的電壓位階維持在恒 定值的狀態(tài)中，執(zhí)行熱載子注入編程操作。在這個情況下，隨著編程操作的進行，閾值電壓 增加，從而編程效率降低。因此，閾值電壓收斂為某一值。因此，如果加入于儲存晶體管的 閘極端的信號的電壓位階設定為編程操作的初始階段的較低值，所述閾值電壓可收斂為低 于目標值的值。因此，從編程操作的初始階段以來的一適當時間(脈沖寬度)之后，如果加 入于間極端的信號的電壓位階增加，編程速率可再一次增加，從而閾值電壓可增加直到一 更高的值。編程操作也可依據(jù)編程電流來描述。當加入于儲存晶體管的閘極端的信號的電壓 位階維持在恒定值的狀態(tài)下，執(zhí)行編程操作。在這個情況下，隨著編程操作的進行，閾值增 加，從而用于編程操作的操作電流逐漸減少。在此時，如果加入于閘極端的信號的電壓再一 次增加，則電流也增加。在此之后，隨著編程操作的進行，電流逐漸減少。在這個方式下，加 入于間極端的信號的電壓位階在編程操作中階梯式地增加，從而峰值編程電流可控制在較 低值。另外，提出的編程操作可透過所選擇的儲存晶體管的相對低的最大間極電壓來執(zhí)行， 這是因為閘極端電壓和閾值電壓之間的電壓差可控制在非常低的值。電壓差和峰值電流的 實際值可透過儲存晶體管的物理特性和目標產品設計的規(guī)格來決定。對于反及閘記憶體陣列格中，上述的閘極端電壓改變方案可用于低電壓和低電流的熱載子輸入編程操作中。所述熱載子注入方案的編程效率依據(jù)所產生的熱載子的數(shù)量和傳送至儲存裝置 中的熱載子注入效率來決定。前述的閘極端電壓改變方案是一種減少操作電流的方法。由 于操作電流減少，透過串聯(lián)的儲存晶體管的漏極電壓的傳送效率可增加，從而編程效率可 提升?，F(xiàn)在，描述增加熱載子產生比率的方法。
在晶體管結構中，如果增加漏極電壓，則熱載子的數(shù)量增加。然而，由于漏極電壓 的增加，晶體管可能處于擊穿區(qū)域，進而產生大量的漏電流而且也增加了操作電流。另外， 為了提供高電壓和電流，高電壓產生電路的面積以及沿漏極電壓供應路徑的晶體管的尺寸 都增加。如果漏極電壓和電流增加，則反及閘記憶體陣列格中的格儲存晶體管的尺寸或加 入于儲存晶體管的閘極端信號的電壓位階需要增加。因此，格可擴充性也會惡化。為了減少格和電路的面積幷增進格的可擴充性，有必要降低漏極電壓幷增加熱載 子的產生比率。漏極電壓的降低和熱載子的產生比率的增加可透過加入體偏壓來實現(xiàn)，即 是，編程操作中加于基板上的逆接偏壓。所述熱載子注入編程操作透過在基板上加入負的 體偏壓的狀態(tài)下將電壓加入于漏極端和間極端來執(zhí)行。因此，通道和基板中的熱載子的產 生比率、從而編程效率可大大地增加。即是，實際編程電流(閘極端電流)與漏極端電流之 間的比率可大大地增加。編程效率定義為流經儲存晶體管的閘極端電流與漏極端電流的比率。因此，如果 編程效率高，則獲得相同編程特性所需的漏極電流較低。另外，如果使用體偏壓加入的方 法，則相同編程特性所需的漏極電壓可大大地減少。因此，如果在反及閘記憶體陣列格中使 用體偏壓方法，則可實現(xiàn)低電流和低電壓的熱載子注入方案。參考圖8，加入于體端的體偏 壓大約在-4V到OV的范圍中。另外，如果在反及閘記憶體陣列格中使用體偏壓方法，則可最小化或排除晶體管 貫穿現(xiàn)象和快速回溯現(xiàn)象，這就大大地增進了用于深亞微米技術的快閃記憶體格的可擴充 性。如果閘極端電壓改變方法和體偏壓加入的方法同時用在反及閘記憶體陣列格中， 高速低電流低電壓熱載子注入編程操作可更加有效地執(zhí)行。不同于傳統(tǒng)的方法，本發(fā)明具有的優(yōu)點是，可執(zhí)行低電流和低電壓的熱載子注入 編程操作。前述的用于記憶體格的資料編程(儲存)操作參考圖8來描述。用于儲存晶體管 的資料讀取操作或資料擦除操作可利用圖8的表格中所列的合適的偏壓條件來輕易地執(zhí) 行。因此，資料讀取操作和資料擦除操作的詳細描述即省略。在資料擦除操作中，雖然20V 的高電壓可用于反及閘快閃記憶體的單極性方案中，但減小到大約IOV或以下的最大絕對 電壓有利于用于反或閘快閃記憶體的雙極性方案中，從而依據(jù)本發(fā)明更加有效地使用低電 壓寫入(編程)操作。圖9為一概要示意圖，表示圖6中所表示的組成反及閘快閃記憶體的一個反及閘 記憶體陣列格。第10圖為一表格，表示圖9中所表示的在反及閘記憶體陣列格中資料儲存、資料 讀取、或資料擦除的偏置條件。
參考圖9，第一儲存晶體管的一個終端直接連接到位元線VD，而其閘極端經由第 一字線加入第一字電壓VPSD。第二儲存晶體管的一個終端連接到第一儲存晶體管的另一終 端，而其間極端經由第二字線加入第二字電壓VCG。第三儲存晶體管的一個終端連接到第二 儲存晶體管的另一終端，而其閘極端經由第三字線加入第三字電壓VPSS。第四儲存晶體管 的一個終端連接到第三儲存晶體管的另一終端，而另一終端連接到源極線VS，其閘極端經 由字線加入第四字電壓VPSS。
圖9中所表示的反及閘記憶體陣列格不同于圖7中所表示的反及閘記憶體陣列 格，在于沒有提供所述選擇晶體管(Select Tr) 0參考第10圖的表格，位元線上加入電壓位階VD、第一至第四字線上加入的電壓位 階VCG、VPSDJP VPSS，源極線上加入的電壓位階VS、以及記憶體格的資料編程(儲存)、讀 取、和擦除操作所需的體偏壓VB在表格中列出。對于四個儲存晶體管中橢圓虛線所標識出的第二儲存晶體管(Storage Tr)的資 料寫入操作，加入于第二儲存晶體管的閘極端的信號的電壓位階VCG、加入于第一儲存晶體 管的信號的電壓位階VPSD、以及加入于第四儲存晶體管的閘極端的信號的電壓位階VPSS 都在第10圖的表格中列出。所述偏壓加入方法、偏壓條件、和編程效率參考圖7和圖8如以上所描述。由于圖9和第10圖的描述可從圖8的描述中輕易地演變而來，所以圖9和第10 圖的詳細描述即省略。在傳統(tǒng)的反及閘記憶體陣列格中，在每個反及閘格串中提供兩個選擇晶體管，其 中一個位于位元線而另一個位于源極線。提供在源極線上的選擇晶體管用于穿隧編程方 案。然而，依據(jù)本發(fā)明的熱載子注入方案，沒有必要在源極線上提供選擇晶體管，因此一單 位格的有效尺寸可能會減小。當兩個選擇晶體管用在傳統(tǒng)的反及閘記憶體陣列格中時，由 于選擇晶體管增加導致電壓下降幷可能造成記憶體格的電特性的嚴重惡化。因此，源極線 最好不要提供選擇晶體管。在IEEE文件(IEDM-87，P. 25. 6，1987 IEEE)中所揭露的使用熱電子注入方案的一 傳統(tǒng)反及閘記憶體陣列格可能與圖4中所表示的本發(fā)明的反及閘記憶體陣列格類似，在于 沒有選擇晶體管幷且儲存晶體管之間有擴散區(qū)域。然而，在傳統(tǒng)反及間記憶體陣列格中，缺 點是編程操作中的操作電流和漏極端電壓太高。另外，為了傳輸高操作電流和高漏極端電 壓，需要使用21V的高傳輸閘極端電壓。這種高電壓和高電流導致較大的格和較大的電路 尺寸，幷還可能引起嚴重的可靠性問題。
權利要求
一種反及閘記憶體陣列格，包括一選擇晶體管，具有連接到一位元線的一個終端和加入一選擇信號的一閘極端；以及一儲存裝置，回應多條字線而操作，所述儲存裝置具有所述一個終端連接到所述選擇晶體管的另一個終端，而所述另一個終端連接到一源極線，其中，所述儲存裝置包括至少兩個儲存晶體管，在所述選擇晶體管的所述另一個終端和所述源極線之間串聯(lián)。
2.依據(jù)權利要求1所述的反及閘記憶體陣列格， 其中，所述儲存裝置和所述選擇晶體管為NMOS晶體管。 其中，所述體偏壓在編程的時候為一負電壓。
3.依據(jù)權利要求1所述的反及閘記憶體陣列格，其中，在所述儲存裝置包括所述兩個儲存晶體管的情況下，所述儲存裝置包括 一第一儲存晶體管，具有所述一個終端連接到所述選擇晶體管的所述另一終端，以及 一閘極端連接到一第一字線；以及一第二儲存晶體管，具有所述一個終端連接到所述第一儲存晶體管的所述另一個終 端，而另一個終端連接到所述源極線，且一間極連接到一第二字線，以及其中，在所述儲存裝置包括N個儲存晶體管(N為3或以上的整數(shù))的情況下，所述儲 存裝置包括一第一儲存晶體管，具有所述一個終端連接到所述選擇晶體管的所述另一個終端，以 及一閘極端連接到一第一字線；一第(N-I)儲存晶體管，具有所述一個終端連接到所述第(N-2)儲存晶體管的所述另 一個終端，以及一閘極端連接到一第(N-I)字線。
4.依據(jù)權利要求1所述的反及閘記憶體陣列格，其中，在所述選擇晶體管的所述一個終端和所述另一個終端上提供擴散區(qū)域，幷且在所述至 少兩個儲存晶體管的所述一個終端和所述另一個終端上提供擴散區(qū)域。
5.依據(jù)權利要求1所述的反及閘記憶體陣列格，其中，在所述選擇晶體管的所述一個終端上提供擴散區(qū)域，幷且在所述至少兩個串聯(lián)的儲存 晶體管的最后一個儲存晶體管的另一個終端上提供擴散區(qū)域。
6.依據(jù)權利要求1所述的反及閘記憶體陣列格，其中，在所述選擇晶體管的所述一個終端和所述另一個終端上提供擴散區(qū)域，幷且在所述至 少兩個串聯(lián)的儲存晶體管的所述最后一個儲存晶體管的所述另一個終端上提供擴散區(qū)域。
7.一種包括一儲存裝置的反及閘記憶體陣列格，在一位元線和一源極線之間包括串聯(lián) 的至少兩個儲存晶體管，其中，在所述儲存裝置包括所述兩個儲存晶體管的情況下，所述儲存裝置包括 一第一儲存晶體管，具有所述一個終端連接到所述位元線，以及一間極端加入一第一 字信號；以及一第二儲存晶體管，具有所述一個終端連接到所述第一儲存晶體管的所述另一個終 端，所述另一個終端連接到所述源極線，而一間極端連接到一第二字線，其中，在所述儲存裝置包括N個儲存晶體管(N為3或以上的整數(shù))的情況下，所述儲 存裝置包括一第一儲存晶體管，具有所述一個終端連接到所述位元線，以及一間極端連接到所述第一字線；一第(N-I)儲存晶體管，具有所述一個終端連接到一第(N-2)儲存晶體管的所述另一 個終端，以及一閘極端加入一第(N-I)字信號；以及一第N儲存晶體管，具有所述一個終端連接到所述第(N-I)儲存晶體管的所述另一個 終端，所述另一個終端連接到所述源極線，且一間極端加入一第N字信號，以及其中，當一資料編程時，所有所述儲存晶體管的體區(qū)域在寫入(編程)資料的時候加入 一體偏壓，幷且在所述間極端和所述體端之間提供一浮動間極或電荷儲存電介質層。
8.依據(jù)權利要求7所述的反及閘記憶體陣列格， 其中，所述儲存裝置和所述選擇晶體管為NMOS晶體管， 其中，所述體偏壓在編程的時候為一負電壓。
9.依據(jù)權利要求7所述的反及閘記憶體陣列格，其中，在連接到所述位元線的所述儲存晶體管的所述一個終端上提供的擴散區(qū)域，以及連接 到所述源極線的所述儲存晶體管的所述另一個終端上提供的擴散區(qū)域。
10.一種用于具有多個記憶體陣列格的一反及閘快閃記憶體的資料處理方法，每個記 憶體陣列格包括一選擇晶體管，其具有連接到一位元線的所述一個終端和加入一選擇信號 的一閘極端，以及在所述選擇晶體管的所述另一端和一源極線之間串聯(lián)的至少兩個儲存晶 體管，幷回應至少兩個字線信號和加入一體區(qū)域的一體偏壓而操作，其中，利用所述體區(qū)域中所產生的熱載子或經由所述位元線加入的一電壓、經由所述 源極線加入的一電壓、和所述體偏壓，而在至少兩個儲存晶體管的通道區(qū)域中所產生的熱 載子，一資料在所述反及閘快閃記憶體中編程。
11.依據(jù)權利要求10所述的資料處理方法，其中，所述選擇晶體管和所述至少兩個儲存晶體管為NMOS晶體管， 其中，依據(jù)所述以下的條件，所述資料在所述每個儲存晶體管中編程， 其中，所述位元線的一電壓位階在一 IV到6V的范圍中， 其中，所述選擇信號的一電壓位階在一 3V到12V的范圍中，其中，在所述至少兩個字線信號中加入于進行編程的所述資料的所述儲存晶體管的一 字線信號的一電壓位階在一 -3V至IOV的范圍中，其中，在所述剩余的儲存晶體管之中，在所述選擇晶體管和儲存所述資料的所述儲存 晶體管之間的一儲存晶體管上加入的一字線信號的一電壓位階在一 3V到12V的范圍中，幷 且在所述源極線和儲存所述資料的所述儲存晶體管之間的一儲存晶體管上加入的一字線 信號的一電壓位階在一 2V到12V的范圍中，其中，所述源極線的一電壓位階在一 OV到2V的范圍中。
12.一種用于具有多個記憶體陣列格的一反及閘快閃記憶體的資料處理方法，每個記 憶體陣列格包括一選擇晶體管，其具有連接到一位元線的所述一個終端和加入一選擇信號 的一間極端，以及在所述選擇晶體管的所述另一個終端和一源極線之間串聯(lián)的至少兩個儲 存晶體管，幷回應至少兩個字線信號和加入一體區(qū)域的一體偏壓而操作，其中，利用所述體區(qū)域中所產生的熱載子或經由所述位元線加入的一電壓、經由所述 源極線加入的一電壓、和所述體偏壓，而在所述至少兩個儲存晶體管的通道區(qū)域中所產生的熱載子，一資料在所述反及閘快閃記憶體中編程。
13.依據(jù)權利要求12所述的資料處理方法，其中，編程所述資料的所述儲存晶體管上加入的所述字線信號的所述電壓位階從一初始電 壓位階到一最終電壓位階階梯式地或線性地改變。
14.依據(jù)權利要求12所述的資料處理方法，其中，當編程所述資料時，在所述未編程資料的所述儲存晶體管上加入的所述字線信號和所 述選擇信號的所述電壓位階的至少其中之一從一初始電壓位階改變到一最終電壓位階。
15.依據(jù)權利要求12所述的資料處理方法，其中，所述選擇晶體管和所述至少兩個儲存晶體管為NMOS晶體管， 其中，依據(jù)所述以下的條件，所述資料在所述儲存晶體管中編程， 其中，所述位元線的一電壓位階在一 IV到6V的范圍中， 其中，所述選擇信號的一電壓位階在一 3V到12V的范圍中，其中，在所述至少兩個字線信號中加入于進行編程的所述資料的所述儲存晶體管的一 字線信號的一電壓位階在一-3V到IOV的范圍中，其中，在所述剩余的儲存晶體管之中，在所述選擇晶體管和儲存所述資料的所述儲存 晶體管之間的一儲存晶體管上加入的一字線信號的一電壓位階在一 3V到12V的范圍中，幷 且在所述源極線和儲存所述資料的所述儲存晶體管之間的一儲存晶體管上加入的一字線 信號的一電壓位階在一 2V到12V的范圍中，其中，所述源極線的一電壓位階在一 OV到2V的范圍中。
16.依據(jù)權利要求13所述的資料處理方法， 其中，所述儲存晶體管為一 NMOS晶體管，其中，所述初始電壓位階在一 -3V到3V的范圍中，以及
17.依據(jù)權利要求12所述的資料處理方法，其中，所述選擇晶體管和所述至少兩個儲存晶體管為NMOS晶體管， 其中，依據(jù)所述以下的條件在所述儲存晶體管中編程一資料， 其中，所述位元線、所述選擇信號、和所述源極線在一浮動狀態(tài)中， 其中，加入于擦除所述資料的所述儲存晶體管上的所有字線信號的電壓位階在一-12 到OV的范圍中。
18.依據(jù)權利要求17所述的資料處理方法，其中，在擦除所述數(shù)據(jù)的操作期間，所有所述字線的所述電壓位階從一較高電壓逐漸減小到 一較低電壓及/或所述體偏壓從一較低電壓逐漸增加到一較高電壓。
19.依據(jù)權利要求12所述的資料處理方法，其中，所述選擇晶體管和所述至少兩個儲存晶體管為NMOS晶體管， 其中，依據(jù)所述以下的條件，讀取在所述儲存晶體管中編程的一資料， 其中，所述位元線的一電壓位階在一 0. 4V到2V的范圍中， 其中，所選擇信號的一電壓位階在一 IV到7V的范圍中，其中，加入于讀取所述資料的所述儲存晶體管的一字線信號的一電壓位階在一 OV到 5V的范圍中，其中，加入于所述剩余儲存晶體管的字線信號的電壓位階在一 IV到7V的范圍中，其中，所述源極線的一電壓位階為0V。
20.一種用于具有多個記憶體陣列格的一反及閘快閃記憶體的資料處理，每個記憶體 陣列格在一位元線和一源極線之間串聯(lián)的包括至少兩個選擇晶體管，幷回應至少兩個字線 信號和加入一體區(qū)域的一體偏壓來操作，其中，利用所述體區(qū)域中所產生的熱載子或經由所述位元線加入的一電壓、經由所述 源極線加入的一電壓、和所述體偏壓，而在至少兩個儲存晶體管的通道區(qū)域中所產生的熱 載子，一資料在所述反及閘快閃記憶體中編程。
21.依據(jù)權利要求20所述的資料處理方法，其中，在編程所述資料期間，在未編程所述資料的所述儲存晶體管上加入的所述字線信號的 所述電壓位階的至少其中之一從一初始電壓位階改變到一最終電壓位階。
22.依據(jù)權利要求20所述的資料處理方法， 其中，至少所述兩個選擇晶體管為NMOS晶體管，其中，依據(jù)所述以下的條件，在所述反及閘快閃記憶體中編程一資料， 其中，所述位元線的一電壓位階在一 IV到6V的范圍中，其中，在所述至少兩個字線信號中加入于編程所述資料的所述儲存晶體管的一字線信 號的一電壓位階在一 -3V到IOV的范圍中，其中，除了在其中儲存所述資料的所述儲存晶體管，加入于儲存晶體管的字線信號的 電壓位階在一 2V到12V的范圍中，其中，所述源極線的一電壓位階在一 OV到2V的范圍中。
23.依據(jù)權利要求20所述的資料處理方法， 其中，至少所述兩個選擇晶體管為NMOS晶體管，其中，依據(jù)以下的條件，在所述至少兩個儲存晶體管中編程一資料， 其中，在至少所述兩個字線信號中，加入于儲存所述資料的所述儲存晶體管的所述字 線信號的所述電壓位階在所述資料編程操作期間從一初始電壓位階改變到一最終電壓位 階。
24.依據(jù)權利要求20所述的資料處理方法， 其中，至少所述兩個儲存晶體管為NMOS晶體管，其中，依據(jù)以下的條件，擦除在所述至少兩個儲存晶體管中編程的資料， 其中，所述位元線和所述源極線在一浮動狀態(tài)中，其中，加入于所述至少兩個儲存晶體管的所有字線信號的電壓位階在一 -12V到OV的 范圍中。
25.依據(jù)權利要求24所述的資料處理方法，在擦除所述資料的操作期間，所有字線信號的所述電壓位階從一較高電壓逐漸減小到 一較低電壓及/或所述體偏壓從一較低電壓逐漸增加到一較高電壓。
全文摘要
本發(fā)明提供了一種可在熱載流子注入方案中編程的反及閘記憶體陣列格，一種具有所述反及閘記憶體陣列格的反及閘快閃記憶體，以及一種用于所述反及閘快閃記憶體的資料處理方法。所述反及閘記憶體陣列格包括一個選擇晶體管和至少兩個儲存晶體管。所述反及閘記憶體陣列格可透過控制體偏壓和加入于一閘極的一電壓，而在所述熱載子注入方案中進行編程。
文檔編號G11C16/02GK101809671SQ200880109689
公開日2010年8月18日 申請日期2008年9月10日 優(yōu)先權日2007年10月1日
發(fā)明者崔雄林 申請人:崔雄林