專利名稱：半導(dǎo)體存儲器件與半導(dǎo)體系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及半導(dǎo)體技術(shù)領(lǐng)域，且更具體而言，涉及一種半導(dǎo)體存儲器件與半導(dǎo)體系統(tǒng)。
背景技術(shù)：
一般而言，為了提高可靠性，半導(dǎo)體系統(tǒng)執(zhí)行故障測試以檢測有故障的半導(dǎo)體存儲器件。通過以下處理來執(zhí)行故障測試:將相同的數(shù)據(jù)寫入存儲器單元，然后讀取以檢查半導(dǎo)體存儲器件是否在故障測試中失效?；趯懭氲臄?shù)據(jù)是否與讀取的數(shù)據(jù)相同來確定半導(dǎo)體存儲器件是否失效(具有故障)。即，當(dāng)寫入的數(shù)據(jù)與讀取的數(shù)據(jù)相同時，半導(dǎo)體存儲器件被確定為好的器件，當(dāng)寫入的數(shù)據(jù)與讀取的數(shù)據(jù)不同時，半導(dǎo)體存儲器件被確定為壞的或者失效的器件。故障測試之后，在內(nèi)部儲存半導(dǎo)體器件的故障信息。與在讀取操作過程中在內(nèi)部產(chǎn)生的延遲時鐘信號同步地執(zhí)行儲存操作，并且通過將與讀取命令同步地產(chǎn)生的時鐘信號延遲來產(chǎn)生所述延遲時鐘信號。然而，當(dāng)由于PVT (工藝、電壓及溫度)變化在半導(dǎo)體存儲器件中發(fā)生歪斜(skew)時，與延遲的時鐘信號同步地調(diào)節(jié)定時是困難的，其中按所述定時來儲存被確定為故障單元的存儲器單元的信息。因此，以可靠的方式儲存半導(dǎo)體存儲器件的故障信息可能是困難的。

發(fā)明內(nèi)容
本發(fā)明的實施例涉及一種半導(dǎo)體存儲器件及一種半導(dǎo)體系統(tǒng)，所述半導(dǎo)體存儲器件及半導(dǎo)體系統(tǒng)基于半導(dǎo)體存儲器件的故障信息產(chǎn)生脈沖并與所述脈沖同步地儲存故障信息。因此，盡管可能存在由于PVT變化而引起的時鐘歪斜，但仍可以可靠地儲存半導(dǎo)體存儲器件的故障信息。在一個實施例中，一種半導(dǎo)體系統(tǒng)包括半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件被配置成在測試模式過程中，響應(yīng)于寫入命令在存儲器單元中儲存接收的數(shù)據(jù)，響應(yīng)于讀取命令讀取儲存的數(shù)據(jù)作為信息數(shù)據(jù)，并且與當(dāng)信息數(shù)據(jù)的電平響應(yīng)于讀取命令而變化時產(chǎn)生的脈沖同步地在內(nèi)部儲存信息數(shù)據(jù)。在另一個實施例中，一種半導(dǎo)體存儲器件包括:存儲單元，所述存儲單元被配置成與響應(yīng)于讀取命令而產(chǎn)生的讀取時鐘信號同步地輸出通過寫入操作而儲存在存儲器單元中的數(shù)據(jù)作為測試數(shù)據(jù)；感測放大單元，所述感測放大單元被配置成與通過將讀取時鐘信號延遲而產(chǎn)生的延遲時鐘信號同步地感測和放大測試數(shù)據(jù)并且輸出放大了的數(shù)據(jù)作為信息數(shù)據(jù)；脈沖產(chǎn)生單元，所述脈沖產(chǎn)生單元被配置成產(chǎn)生包括當(dāng)信息數(shù)據(jù)的電平變化時產(chǎn)生的脈沖的脈沖信號；以及儲存單元，所述儲存單元被配置成響應(yīng)于所述脈沖信號儲存信息數(shù)據(jù)。在另一個實施例中，一種在測試模式期間操作半導(dǎo)體器件的方法可以包括:響應(yīng)于寫入命令在存儲器單元中儲存接收到的數(shù)據(jù)；響應(yīng)于讀取命令讀取儲存的數(shù)據(jù)作為信息數(shù)據(jù)；以及與當(dāng)信息數(shù)據(jù)的電平響應(yīng)于讀取命令而變化時產(chǎn)生的脈沖同步地在內(nèi)部儲存信息數(shù)據(jù)。


結(jié)合附圖從下面詳細(xì)的描述中將更清晰地理解以上及其他的方面、特點及優(yōu)點:圖1是示出根據(jù)本發(fā)明的一個實施例的半導(dǎo)體系統(tǒng)的示例性配置的框圖；圖2是示出包括在圖1的半導(dǎo)體系統(tǒng)中的半導(dǎo)體存儲器件的示例性配置的框圖；圖3是包括在圖2的半導(dǎo)體存儲器件中的示例性感測放大器單元的電路圖；圖4是包括在圖2的半導(dǎo)體存儲器中的示例性脈沖產(chǎn)生單元的電路圖；圖5是包括在圖2的半導(dǎo)體存儲器件中的示例性儲存單元的電路圖；以及圖6是解釋在圖1的半導(dǎo)體系統(tǒng)中執(zhí)行的故障測試的示例性時序圖。
具體實施例方式以下將參照附圖描述本發(fā)明的實施例。然而，這些實施例只是出于說明性的目的，并不是為了限制本發(fā)明的范圍。圖1是示出根據(jù)本發(fā)明的一個實施例的半導(dǎo)體系統(tǒng)的示例性配置的框圖。參見圖1，根據(jù)本發(fā)明的實施例，半導(dǎo)體系統(tǒng)包括測試電路I和半導(dǎo)體存儲器件2。測試電路I被配置成施加用于寫入操作的寫入命令WTCMD和數(shù)據(jù)DATA，施加用于讀取操作的讀取命令RDCMD，以及根據(jù)讀取操作接收輸出數(shù)據(jù)D0UT。半導(dǎo)體存儲器件2被配置成響應(yīng)于寫入命令WTCMD在存儲器單元中(未示出)儲存數(shù)據(jù)DATA，響應(yīng)于讀取命令RDCMD在內(nèi)部儲存故障信息，并且輸出儲存的故障信息作為輸出數(shù)據(jù)D0UT。參見圖2，下面將更詳細(xì)地描述半導(dǎo)體存儲器件2的配置。參見圖2，半導(dǎo)體存儲器件2包括存儲單元21、延遲單元22、感測放大單元23、脈沖產(chǎn)生單元24、儲存單元25以及輸出控制單元26。存儲單元21包括在根據(jù)寫入命令WTCMD執(zhí)行的寫入操作的過程中用于儲存數(shù)據(jù)DATA的多個存儲器單元，并且被配置成與響應(yīng)于讀取命令RDCMD而產(chǎn)生的讀取時鐘信號RD_CLK同步地輸出在存儲器單元儲存的數(shù)據(jù)作為測試數(shù)據(jù)TG0。延遲單元22被配置成將讀時鐘信號RD_CLK延遲預(yù)設(shè)的時段并產(chǎn)生延遲時鐘信號CLKD。感測放大單元23被配置成與延遲時鐘信號CLKD同步地感測和放大測試數(shù)據(jù)TG0，并且輸出放大了的數(shù)據(jù)作為信息數(shù)據(jù)IFD。脈沖產(chǎn)生單元24被配置成產(chǎn)生包括當(dāng)信息數(shù)據(jù)IFD的電平變化時發(fā)生的脈沖的脈沖信號TOL。儲存單元25被配置成當(dāng)輸入脈沖信號PUL的脈沖時儲存信息數(shù)據(jù)IFD，并且響應(yīng)于第一測試模式信號TMl輸出儲存的數(shù)據(jù)作為輸出數(shù)據(jù)D0UT。輸出控制單元26被配置成響應(yīng)于第二測試模式信號TM2將輸出數(shù)據(jù)DOUT輸出到數(shù)據(jù)焊盤DQ。這里，以在半導(dǎo)體存儲器件2沒有故障時具有與測試電路I施加的數(shù)據(jù)DATA相同的邏輯電平、而在半導(dǎo)體存儲器件2有故障時具有與來自數(shù)據(jù)DATA的不同的邏輯電平的方式設(shè)置信息數(shù)據(jù)IFD?；旧?，數(shù)據(jù)DATA具有與從存儲單元21讀取的測試數(shù)據(jù)TGO相同的邏輯電平。參見圖3至圖5，將更詳細(xì)地描述圖2所示的感測放大單元23、脈沖產(chǎn)生單元24以及儲存單元25的配置。參見圖3，感測放大單元23包括驅(qū)動部231和預(yù)充電緩沖器部232。驅(qū)動部231被配置成響應(yīng)于測試數(shù)據(jù)TGO并與延遲的時鐘信號CLKD同步地驅(qū)動內(nèi)部節(jié)點nd21。預(yù)充電緩沖器部232被配置成響應(yīng)于讀取脈沖RD_P對內(nèi)部節(jié)點nd21預(yù)充電，緩沖內(nèi)部節(jié)點nd21的信號，并且輸出緩沖了的信號作為信息數(shù)據(jù)IFD。這里，讀取脈沖RD_P是在讀取操作的過程中斷言為邏輯高電平的信號。以這種方式配置的感測放大單元23根據(jù)測試數(shù)據(jù)TGO的電平來驅(qū)動內(nèi)部節(jié)點nd21，緩沖內(nèi)部節(jié)點nd21的信號，并且當(dāng)延遲時鐘信號CLKD處于邏輯高電平時輸出緩沖了的信號作為信息數(shù)據(jù)IFD。參見圖4，脈沖產(chǎn)生單元24包括反相器IV21、反相延遲部241以及邏輯部242。脈沖產(chǎn)生單元24被配置成產(chǎn)生包括在信息數(shù)據(jù)IFD的下降沿——即當(dāng)信息數(shù)據(jù)IFD從邏輯高電平變?yōu)檫壿嫷碗娖綍r——產(chǎn)生的脈沖的脈沖信號PUL。參見圖5，儲存單元25包括測試時鐘產(chǎn)生部251、輸入部252、控制信號產(chǎn)生部253以及緩沖器部254。測試時鐘產(chǎn)生部251被配置成響應(yīng)于脈沖信號PUL和控制信號CNT產(chǎn)生測試時鐘信號TCLK和反相測試時鐘信號TCLKB。輸入部252被配置成響應(yīng)于測試時鐘信號TCLK和反相測試時鐘信號TCLKB接收和緩沖信息數(shù)據(jù)IFD。控制信號產(chǎn)生部253被配置成響應(yīng)于第一測試模式信號TMl將控制信號CNT預(yù)充電為邏輯低電平，緩沖經(jīng)由輸入部252輸入的數(shù)據(jù)，輸出緩沖了的數(shù)據(jù)作為控制信號CNT，以及響應(yīng)于測試時鐘信號TCLK和反相測試時鐘信號TCLKB鎖存和儲存控制信號。緩沖器部254被配置成將控制信號CNT反相并緩沖并且輸出緩沖了的信號作為輸出數(shù)據(jù)D0UT。儲存單元25按以下方式被配置成:當(dāng)?shù)谝粶y試模式信號TMl處于邏輯高電平時，根據(jù)脈沖信號PUL來產(chǎn)生控制信號CNT與輸出數(shù)據(jù)D0UT。即，當(dāng)由于在半導(dǎo)體存儲器件中沒有發(fā)生故障而沒有產(chǎn)生脈沖信號PUL的脈沖時，產(chǎn)生處于邏輯高電平的測試時鐘信號TCLK，并且產(chǎn)生處于邏輯低電平的反相測試時鐘信號TCLKB。因此，鎖存并儲存控制信號CNT。控制信號CNT維持在預(yù)充電為邏輯低電平的狀態(tài)，并因此，輸出數(shù)據(jù)DOUT處于邏輯高電平。當(dāng)由于在半導(dǎo)體存儲器件中發(fā)生故障而產(chǎn)生脈沖信號PUL的脈沖時，產(chǎn)生處于邏輯低電平的測試時鐘信號TCLK，并且產(chǎn)生處于邏輯高電平的反相測試時鐘信號TCLKB。因此，經(jīng)由輸入部252輸入低電平的信息數(shù)據(jù)IFD，使得控制信號CNT變?yōu)檫壿嫺唠娖讲⑶逸敵鰯?shù)據(jù)DOUT變?yōu)檫壿嫷碗娖?。參見圖6，將更詳細(xì)地描述在以上述方式配置的半導(dǎo)體系統(tǒng)中執(zhí)行的故障測試。下面描述將集中于通過寫入操作在存儲單元中儲存了邏輯高電平數(shù)據(jù)DATA之后的操作。首先，由于在時間點tl之前的時段第一測試模式信號TMl處于邏輯低電平，因此控制信號CNT被預(yù)充電為邏輯低電平，并且輸出數(shù)據(jù)DOUT具有邏輯高電平。由于脈沖信號PUL被復(fù)位為邏輯低電平以產(chǎn)生邏輯高電平測試時鐘信號TCLK和互補的邏輯低電平的反相測試時鐘信號TCLKB，所以控制信號CNT被鎖存并儲存。當(dāng)在第一測試模式信號TMl在時間點tl變?yōu)檫壿嫺唠娖街笮畔?shù)據(jù)IFD在時間點t2變?yōu)檫壿嫷碗娖綍r，產(chǎn)生脈沖信號TOL的脈沖以產(chǎn)生邏輯低電平測試時鐘信號TCLK。因此，因為傳送邏輯低電平的信息數(shù)據(jù)IFD，所以控制信號CNT變?yōu)檫壿嫺唠娖?，并且輸出?shù)據(jù)DOUT變?yōu)檫壿嫷碗娖?。在輸入脈沖信號PUL的脈沖之后，測試時鐘信號TCLK變?yōu)檫壿嫺唠娖揭枣i存并儲存變?yōu)檫壿嫺唠娖降目刂菩盘朇NT。因此，輸出數(shù)據(jù)DOUT維持在邏輯低電平。然后，在第二測試模式信號TM2處于邏輯高電平的從時間點t3到時間點t4的時段，將邏輯低電平輸出數(shù)據(jù)DOUT輸出到數(shù)據(jù)焊盤DQ。如上所述，當(dāng)在半導(dǎo)體器件中發(fā)生故障時，產(chǎn)生脈沖信號TOL的脈沖以儲存并輸出低電平的信息數(shù)據(jù)IFD。由于脈沖信號PUL的脈沖是當(dāng)信息數(shù)據(jù)IFD從邏輯高電平變?yōu)檫壿嫷碗娖綍r產(chǎn)生的信號，所以所述脈沖不受依賴于PVT的變化而發(fā)生的歪斜的影響。因此，當(dāng)通過半導(dǎo)體系統(tǒng)執(zhí)行故障測試時，盡管可能有依賴于PVT的變化的歪斜，仍然可以可靠地儲存半導(dǎo)體存儲器件的故障信息。以上已經(jīng)公開了示例性目的的本發(fā)明的實施例。本領(lǐng)域的技術(shù)人員將會理解的是，在不脫離所附的權(quán)利要求所公開的本發(fā)明的范圍與精神的情況下，可以進(jìn)行不同的修改、增加以及替換。
權(quán)利要求
1.一種半導(dǎo)體系統(tǒng),包括: 半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件被配置成在測試模式期間，響應(yīng)于寫入命令在存儲器單元中儲存接收的數(shù)據(jù)； 響應(yīng)于讀取命令讀取所儲存的數(shù)據(jù)作為信息數(shù)據(jù)；以及 與當(dāng)所述信息數(shù)據(jù)響應(yīng)于所述讀取命令而變化時產(chǎn)生的脈沖同步地在內(nèi)部儲存所述信息數(shù)據(jù)。
2.按權(quán)利要求1所述的半導(dǎo)體系統(tǒng)，其中所述半導(dǎo)體存儲器件響應(yīng)于測試模式信號來輸出所儲存的所述信息數(shù)據(jù)作為輸出數(shù)據(jù)。
3.按權(quán)利要求2所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體存儲器件包括: 存儲單元，所述存儲單元被配置成與響應(yīng)于所述讀取命令而產(chǎn)生的讀取時鐘信號同步地輸出儲存在存儲器單元中的數(shù)據(jù)作為測試數(shù)據(jù)； 感測放大單元，所述感測放大單元被配置成與通過將所述讀取時鐘信號延遲而產(chǎn)生的延遲時鐘信號同步地感測和放大所述測試數(shù)據(jù)，并且輸出放大了的數(shù)據(jù)作為信息數(shù)據(jù)； 脈沖產(chǎn)生單元，所述脈沖產(chǎn)生單元被配置成產(chǎn)生包括當(dāng)所述信息數(shù)據(jù)的電平變化時產(chǎn)生的脈沖的脈沖信號；以及 儲存單元，所述儲存單元被配置成響應(yīng)于所述脈沖信號來儲存所述信息數(shù)據(jù)。
4.按權(quán)利要求3所述的半導(dǎo)體系統(tǒng)，其中，所述儲存單元響應(yīng)于第一測試模式信號來輸出所儲存的信息數(shù)據(jù)作為所述輸出數(shù)據(jù)。
5.按權(quán)利要求4所述的半導(dǎo)體系統(tǒng)，還包括輸出控制單元，所述輸出控制單元被配置成響應(yīng)于第二測試模式信 號將所述輸出數(shù)據(jù)輸出到數(shù)據(jù)焊盤。
6.按權(quán)利要求3所述的半導(dǎo)體系統(tǒng)，其中，所述感測放大單元包括: 驅(qū)動部，所述驅(qū)動部被配置成接收所述測試數(shù)據(jù)并與所述延遲時鐘信號同步地驅(qū)動內(nèi)部節(jié)點；以及 預(yù)充電緩沖器部，所述預(yù)充電緩沖器部被配置成對所述內(nèi)部節(jié)點預(yù)充電，緩沖所述內(nèi)部節(jié)點的信號，并且在讀取操作時段輸出緩沖了的信號作為所述信息數(shù)據(jù)。
7.按權(quán)利要求3所述的半導(dǎo)體系統(tǒng)，其中，所述脈沖產(chǎn)生單元響應(yīng)于所述信息數(shù)據(jù)的下降沿來產(chǎn)生脈沖。
8.按權(quán)利要求3所述的半導(dǎo)體系統(tǒng)，其中，所述儲存單元通過鎖存響應(yīng)于第一測試模式信號而被預(yù)充電的控制信號來產(chǎn)生所述輸出數(shù)據(jù)，并且通過在產(chǎn)生所述脈沖信號的脈沖時接收和鎖存所述信息數(shù)據(jù)來產(chǎn)生所述輸出數(shù)據(jù)。
9.按權(quán)利要求8所述的半導(dǎo)體系統(tǒng)，其中，所述儲存單元包括: 輸入部，所述輸入部被配置成響應(yīng)于測試時鐘信號來接收所述信息數(shù)據(jù)；以及 控制信號產(chǎn)生部，所述控制信號產(chǎn)生部被配置成響應(yīng)于所述第一測試模式信號傳送經(jīng)由所述輸入部而輸入的數(shù)據(jù)作為控制信號，并且響應(yīng)于所述測試時鐘信號鎖存所述控制信號。
10.按權(quán)利要求9所述的半導(dǎo)體系統(tǒng)，其中，所述儲存單元還包括: 緩沖器部，所述緩沖器部被配置成緩沖所述控制信號并且輸出緩沖了的信號作為所述輸出數(shù)據(jù)；以及 測試時鐘產(chǎn)生部，所述測試時鐘產(chǎn)生部被配置成響應(yīng)于所述控制信號和所述脈沖信號來產(chǎn)生所述測試時鐘信號。
11.按權(quán)利要求1所述的半導(dǎo)體系統(tǒng)，包括測試電路，所述測試電路被配置成傳送用于所述寫入操作的所述寫入命令和數(shù)據(jù)，傳送用于讀取操作的所述讀取命令，并且根據(jù)所述讀取操作來接收所述輸出數(shù)據(jù)。
12.一種半導(dǎo)體存儲器件，包括: 存儲單元，所述存儲單元被配置成與響應(yīng)于讀取命令而產(chǎn)生的讀取時鐘信號同步地輸出通過寫入操作而儲存在存儲器單元中的數(shù)據(jù)作為測試數(shù)據(jù)； 感測放大單元，所述感測放大單元被配置成與通過將所述讀取時鐘信號延遲而產(chǎn)生的延遲時鐘信號同步地感測和放大所述測試數(shù)據(jù)，并且輸出放大了的數(shù)據(jù)作為所述信息數(shù)據(jù)； 脈沖產(chǎn)生單元，所述脈沖產(chǎn)生單元被配置成產(chǎn)生包括當(dāng)所述信息數(shù)據(jù)的電平變化時產(chǎn)生的脈沖的脈沖信號；以及 儲存單元，所述儲存單元被配置成響應(yīng)于所述脈沖信號來儲存所述信息數(shù)據(jù)。
13.按權(quán)利要求12所述的半導(dǎo)體存儲器件，其中，所述儲存單元響應(yīng)于第一測試模式信號來輸出所儲存的信息數(shù)據(jù)作為輸出數(shù)據(jù)。
14.按權(quán)利要求13所述的半導(dǎo)體存儲器件，還包括輸出控制單元，所述輸出控制單元被配置成響應(yīng)于第二測試模式信號將所述輸出數(shù)據(jù)輸出到數(shù)據(jù)焊盤。
15.按權(quán)利要求12所述的半導(dǎo)體存儲器件，其中，所述感測放大單元包括: 驅(qū)動部，所述驅(qū)動部被配置成接收所述測試數(shù)據(jù)并與所述延遲時鐘信號同步地驅(qū)動內(nèi)部節(jié)點；以及 預(yù)充電緩沖器部，所述預(yù)充電緩沖器部被配置成對所述內(nèi)部節(jié)點預(yù)充電，緩沖所述內(nèi)部節(jié)點的信號，以及在讀取操作時段輸出緩沖了的信號作為所述信息數(shù)據(jù)。
16.按權(quán)利要求12所述的半導(dǎo)體存儲器件，其中，所述脈沖產(chǎn)生單元響應(yīng)于所述信息數(shù)據(jù)的下降沿而產(chǎn)生脈沖。
17.按權(quán)利要求12所述的半導(dǎo)體存儲器件，其中，所述儲存單元通過鎖存響應(yīng)于第一測試模式信號而被預(yù)充電的控制信號來產(chǎn)生所述輸出數(shù)據(jù)，并且通過在產(chǎn)生所述脈沖信號的脈沖時接收和鎖存所述信息數(shù)據(jù)來產(chǎn)生所述輸出數(shù)據(jù)。
18.按權(quán)利要求17所述的半導(dǎo)體存儲器件，其中，所述儲存單元包括: 輸入部，所述輸入部被配置成響應(yīng)于測試時鐘信號來接收所述信息數(shù)據(jù)；以及 控制信號產(chǎn)生部，所述控制信號產(chǎn)生部被配置成響應(yīng)于所述第一測試模式信號傳送經(jīng)由所述輸入部輸入的數(shù)據(jù)作為控制信號，并且響應(yīng)于所述測試時鐘信號鎖存所述控制信號。
19.按權(quán)利要求18所述的半導(dǎo)體存儲器件，其中，所述儲存單元包括: 緩沖器部，所述緩沖器部被配置成緩沖所述控制信號并且輸出緩沖了的信號作為所述輸出數(shù)據(jù)；以及 測試時鐘產(chǎn)生部，所述測試時鐘產(chǎn)生部被配置成響應(yīng)于所述控制信號和所述脈沖信號來產(chǎn)生所述測試時鐘信號。
20.一種在測試模式期間操作半導(dǎo)體器件的方法，包括: 響應(yīng)于寫入命令在存儲器單元中儲存接收到的數(shù)據(jù)；響應(yīng)于讀取命令取回所儲存的數(shù)據(jù)作為信息數(shù)據(jù)；以及 與當(dāng)所述信息數(shù)據(jù)的電平響應(yīng)于讀取命令而變化時產(chǎn)生的脈沖同步地在內(nèi)部儲存所述 信息數(shù)據(jù)。
全文摘要
一種半導(dǎo)體系統(tǒng)包括半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件被配置成在測試模式過程中響應(yīng)于寫入命令在存儲器單元中儲存接收的數(shù)據(jù)，響應(yīng)于讀取命令讀取儲存的數(shù)據(jù)作為信息數(shù)據(jù)，并且響應(yīng)于讀取命令與當(dāng)信息數(shù)據(jù)的電平變化時產(chǎn)生的脈沖同步地內(nèi)部儲存信息數(shù)據(jù)。
文檔編號G11C29/12GK103093830SQ20121011962
公開日2013年5月8日 申請日期2012年4月23日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者姜泰珍 申請人:海力士半導(dǎo)體有限公司