1.一種電源管理單元，所述電源管理單元包括被構(gòu)造成執(zhí)行上電序列的第一電壓源和第二電壓源，其中：
在第一時間段期間，來自所述第一電壓源的電壓輸出向上斜升，并且來自所述第二電壓源的電壓輸出向上斜升；
在緊接著所述第一時間段的第二時間段期間，來自所述第一電壓源的電壓輸出向上斜升，并且來自所述第二電壓源的電壓輸出保持在恒定電平；
在緊接著所述第二時間段的第三時間段期間，來自所述第一電壓源的電壓輸出向上斜升，并且來自所述第二電壓源的電壓輸出向上斜升；并且
在緊接著所述第三時間段的第四時間段期間，來自所述第一電壓源的電壓輸出向上斜升，并且來自所述第二電壓源的電壓輸出保持在恒定電平。
2.根據(jù)權(quán)利要求1所述的電源管理單元，其中所述第一電壓源和所述第二電壓源被構(gòu)造成執(zhí)行斷電序列，其中：
在第五時間段期間，來自所述第一電壓源的電壓輸出向下斜降，并且來自所述第二電壓源的電壓輸出保持在恒定電平；
在緊接著所述第五時間段的第六時間段期間，來自所述第一電壓源的電壓輸出向下斜降，并且來自所述第二電壓源的電壓輸出向下斜降，并隨后保持在恒定電平；并且
在緊接著所述第六時間段的第七時間段期間，來自所述第一電壓源的電壓輸出向下斜降，并且來自所述第二電壓源的電壓輸出向下斜降。
3.一種電源管理單元，包括被構(gòu)造成執(zhí)行上電序列的第一電壓源、第二電壓源和第三電壓源，其中：
在第一時間段期間，來自所述第一電壓源的電壓輸出向上斜升，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第一時間段的第二時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第二時間段的第三時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出向上斜升，并且來自所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第三時間段的第四時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且所述第三電壓源的電壓輸出保持在恒定電平；并且
在緊接著所述第四時間段的第五時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出向上斜升。
4.根據(jù)權(quán)利要求3所述的電源管理單元，其中所述第一電壓源、所述第二電壓源和所述第三電壓源被構(gòu)造成執(zhí)行斷電序列，其中：
在第六時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出向下斜降；
在緊接著所述第六時間段的第七時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出向下斜降，并且來自所述第三電壓源的電壓輸出向下斜降。
5.根據(jù)權(quán)利要求3所述的電源管理單元，其中所述第一電壓源、所述第二電壓源和所述第三電壓源被構(gòu)造成執(zhí)行斷電序列，其中：
在第六時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出向下斜降；
在緊接著所述第六時間段的第七時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第七時間段的第八時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出保持在恒定電平；并且
在緊接著所述第八時間段的第九時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出向下斜降。
6.一種電源管理單元，包括被構(gòu)造成執(zhí)行上電序列的第一電壓源、第二電壓源和第三電壓源，其中：
在第一時間段期間，來自所述第一電壓源的電壓輸出向上斜升，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出向上斜升；
在緊接著所述第一時間段的第二時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第二時間段的第三時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出向上斜升，并且來自所述第三電壓源的電壓輸出保持在恒定電平。
7.根據(jù)權(quán)利要求6所述的電源管理單元，其中所述第一電壓源、所述第二電壓源和所述第三電壓源被構(gòu)造成執(zhí)行斷電序列，其中：
在第四時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出向下斜降；
在緊接著所述第四時間段的第五時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出向下斜降，并且來自所述第三電壓源的電壓輸出向下斜降。
8.一種電源管理單元，包括被構(gòu)造成執(zhí)行上電序列的第一電壓源、第二電壓源、第三電壓源和第四電壓源，其中：
在第一時間段期間，來自所述第一電壓源的電壓輸出向上斜升，來自所述第二電壓源的電壓輸出保持在恒定電平，來自所述第三電壓源的電壓輸出保持在恒定電平，并且來自第四電壓源的電壓輸出保持在恒定電平；
在緊接著所述第一時間段的第二時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，來自所述第三電壓源的電壓輸出保持在恒定電平，并且來自所述第四電壓源的電壓輸出保持在恒定電平；
在緊接著所述第二時間段的第三時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出向上斜升隨后保持在恒定電平，來自所述第三電壓源的電壓輸出保持在恒定電平，并且來自所述第四電壓源的電壓輸出保持在恒定電平；并且
在緊接著所述第三時間段的第四時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，來自所述第三電壓源的電壓輸出向上斜升，并且來自所述第四電壓源的電壓輸出向上斜升。
9.根據(jù)權(quán)利要求8所述的電源管理單元，其中所述第一電壓源、所述第二電壓源、所述第三電壓源和所述第四電壓源被構(gòu)造成執(zhí)行斷電序列，其中：
在第五時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，來自所述第三電壓源的電壓輸出向下斜降，并且來自所述第四電壓源的電壓輸出保持恒定隨后向下斜降；
在緊接著所述第五時間段的第六時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，來自所述第三電壓源的電壓輸出保持在恒定電平，并且來自所述第四電壓源的電壓輸出保持在恒定電平；
在緊接著所述第六時間段的第七時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出保持在恒定電平，來自所述第三電壓源的電壓輸出保持在恒定電平，并且來自所述第四電壓源的電壓輸出保持在恒定電平；并且
在緊接著所述第七時間段的第八時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出向下斜降，來自所述第三電壓源的電壓輸出保持在恒定電平，并且來自所述第四電壓源的電壓輸出保持在恒定電平。
10.一種電源管理單元，包括被構(gòu)造成執(zhí)行上電序列的第一電壓源、第二電壓源和第三電壓源，其中：
在第一時間段期間，來自所述第一電壓源的電壓輸出向上斜升，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第一時間段的第二時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第二時間段的第三時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出向上斜升隨后保持在恒定電平，并且來自所述第三電壓源的電壓輸出向上斜升隨后保持在恒定電平；并且
在緊接著所述第三時間段的第四時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出向上斜升隨后保持在恒定電平，并且來自所述第三電壓源的電壓輸出向上斜升。
11.根據(jù)權(quán)利要求10所述的電源管理單元，其中所述第一電壓源、所述第二電壓源和所述第三電壓源被構(gòu)造成執(zhí)行斷電序列，其中：
在第五時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出向下斜降；
在緊接著所述第五時間段的第六時間段期間，來自所述第一電壓源的電壓輸出保持在恒定電平，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出保持在恒定電平；
在緊接著所述第六時間段的第七時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出保持在恒定電平，并且來自所述第三電壓源的電壓輸出保持在恒定電平；并且
在緊接著所述第七時間段的第八時間段期間，來自所述第一電壓源的電壓輸出向下斜降，來自所述第二電壓源的電壓輸出向下斜降，并且來自所述第三電壓源的電壓輸出向下斜降。
12.一種操作包括主電源、核心邏輯電源和電源控制單元的電源管理控制系統(tǒng)的方法，包括：
當來自所述主電源的輸出電壓超過第一預(yù)定電平時，提供第一檢測就緒輸出信號；
當來自所述核心邏輯電源的輸出電壓超過第二預(yù)定電平時，提供第二檢測就緒輸出信號；
響應(yīng)于所述第一檢測就緒輸出信號，通過所述電源控制單元使來自所述主電源的電力能夠供應(yīng)到嵌入式閃存裝置；以及
響應(yīng)于所述第二檢測就緒輸出信號，通過所述電源控制單元使來自所述核心邏輯電源的電力能夠供應(yīng)到所述嵌入式閃存裝置。
13.根據(jù)權(quán)利要求12所述的方法，還包括：
通過所述電源控制單元，使來自所述主電源的電力能夠供應(yīng)到電荷泵電路。
14.一種通電序列使能電路，包括
PMOS晶體管；
第一NMOS晶體管；
第一電壓源，所述第一電壓源被構(gòu)造成能夠執(zhí)行上電序列，其中：
在加電時間段期間，來自所述第一電壓源的電壓輸出通過所述PMOS晶體管向上斜升以接近來自第二電壓源的電壓輸出，以及
在斷電時段期間，來自所述第二電壓源的電壓通過所述第一NMOS晶體管向下斜降以接近大于零伏特的中間電壓。
15.根據(jù)權(quán)利要求14所述的電路，還包括：
電源管理控制系統(tǒng)，所述電源管理控制系統(tǒng)用于控制所述第一電壓源和所述第二電壓源的使能電路。
16.根據(jù)權(quán)利要去15所述的電路，其中所述電源管理控制系統(tǒng)提供多個檢測就緒輸出信號以控制所述使能電路。
17.根據(jù)權(quán)利要求14所述的電路，其中所述中間電壓是浮動的。
18.一種通電禁用系統(tǒng)，包括：
第一組，所述第一組包括第一PMOS晶體管和第二PMOS晶體管，其中所述第一PMOS晶體管的塊體連接到所述第一PMOS晶體管的源極，所述第二PMOS晶體管的塊體連接到所述第二PMOS晶體管的漏極，并且所述第一PMOS晶體管的漏極連接到所述第二PMOS晶體管的源極；
第二組，所述第二組包括第三PMOS晶體管和第四PMOS晶體管，其中所述第三PMOS晶體管的塊體連接到所述第三PMOS晶體管的源極，所述第四PMOS晶體管的塊體連接到所述第四PMOS晶體管的漏極，并且所述第三PMOS晶體管的漏極連接到所述第四PMOS晶體管的源極；
其中所述第二PMOS晶體管的漏極連接到所述第四PMOS晶體管的漏極；
連接到所述第一PMOS晶體管的源極的第一電壓源；
連接到所述第三PMOS晶體管的源極的第二電壓源；以及
具有已知狀態(tài)輸出的電力電平移位電路，所述輸出控制所述第一組和所述第二組。