本申請要求于2015年12月4日提交的申請?zhí)枮?0-2015-0172401的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文。

技術(shù)領(lǐng)域

本發(fā)明的示例性實(shí)施例涉及一種存儲器裝置的編程/擦除驗(yàn)證操作，且更特別地，涉及一種用于通過編程/擦除驗(yàn)證操作檢查存儲器單元的狀態(tài)的存儲器裝置及其操作方法。

背景技術(shù)：

計(jì)算機(jī)環(huán)境范式已經(jīng)轉(zhuǎn)變?yōu)槟軌蛟谌魏蔚胤胶腿魏螘r(shí)間使用的普適計(jì)算系統(tǒng)。因此，諸如移動電話、數(shù)碼相機(jī)和筆記本電腦的便攜式電子裝置的使用已迅速地增加。這些便攜式電子裝置通常使用具有用于存儲數(shù)據(jù)的一個(gè)或多個(gè)半導(dǎo)體存儲器裝置，即數(shù)據(jù)存儲裝置的存儲器系統(tǒng)。存儲器系統(tǒng)可被用作便攜式電子裝置的主要或輔助存儲器裝置。

使用半導(dǎo)體存儲器裝置的存儲器系統(tǒng)提供了優(yōu)良的穩(wěn)定性、耐久性、高的信息存取速度和低功耗，這是因?yàn)椴幌衿渌愋偷臄?shù)據(jù)存儲裝置，它們沒有移動部件。具有這些優(yōu)勢的存儲器系統(tǒng)的示例包括通用串行總線(USB)存儲器裝置、具有各種接口的存儲卡和固體驅(qū)動器(SSD)。

技術(shù)實(shí)現(xiàn)要素：

本公開的各種實(shí)施例涉及一種用于通過編程/擦除驗(yàn)證操作檢查存儲器單元的狀態(tài)的存儲器裝置和其操作方法。

在本公開的實(shí)施例中，存儲器裝置可包括：多個(gè)存儲塊，每個(gè)存儲塊包括多個(gè)存儲器單元；讀取/寫入電路，其適于讀取多個(gè)存儲器單元的第一組存儲器單元的數(shù)據(jù)并且適于驗(yàn)證對第一組存儲器單元的每個(gè)存儲器單元的編程操作；成功/失敗檢查電路，其適于比較第一參考位數(shù)與第一組存儲器單元中的作為讀取/寫入電路的驗(yàn)證操作的結(jié)果被驗(yàn)證為編程失敗的第一存儲器單元的數(shù)量，并且適于檢查第一組存儲器單元是成功還是失?。灰约翱刂齐娐?，其適于當(dāng)作為成功/失敗檢查電路的成功/失敗檢查操作的結(jié)果，發(fā)現(xiàn)第一組存儲器單元成功時(shí)，基于小于第一參考位數(shù)的第二參考位數(shù)，控制成功/失敗檢查電路以重新檢查第一組存儲器單元是成功還是失敗。

在本公開的實(shí)施例中，存儲器裝置可包括：多個(gè)存儲塊，每個(gè)存儲塊包括多個(gè)存儲器單元；讀取/寫入電路，其適于讀取每個(gè)存儲塊的多個(gè)存儲器單元的數(shù)據(jù)并且驗(yàn)證對存儲塊的擦除操作；成功/失敗檢查電路，其適于比較第一參考位數(shù)與多個(gè)存儲器單元中的作為讀取/寫入電路的驗(yàn)證操作的結(jié)果被驗(yàn)證為擦除失敗的第一存儲器單元的數(shù)量，并且適于檢查存儲塊是成功還是失??；以及控制電路，其適于當(dāng)作為成功/失敗檢查電路的成功/失敗檢查操作的結(jié)果，發(fā)現(xiàn)存儲塊成功時(shí)，基于小于第一參考位數(shù)的第二參考位數(shù)，控制成功/失敗檢查電路以重新檢查存儲塊是成功還是失敗。

在本公開的實(shí)施例中，存儲器裝置的操作方法可包括：通過將編程電壓施加于多個(gè)存儲器單元的第一組存儲器單元上，對多個(gè)存儲器單元的第一組存儲器單元編程；驗(yàn)證第一組存儲器單元的每一個(gè)的編程狀態(tài)；比較第一參考位數(shù)與第一組存儲器單元中的作為編程狀態(tài)的驗(yàn)證結(jié)果被驗(yàn)證為編程失敗的第一存儲器單元的數(shù)量；檢查第一組存儲器單元是成功還是失敗；以及當(dāng)作為第一組存儲器單元的檢查結(jié)果，發(fā)現(xiàn)第一組存儲器單元成功時(shí)，基于小于第一參考位數(shù)的第二參考位數(shù)，重新檢查第一組存儲器單元是成功還是失敗。

附圖說明

圖1是說明根據(jù)本發(fā)明的實(shí)施例的包括存儲器系統(tǒng)的數(shù)據(jù)處理系統(tǒng)的簡圖。

圖2是說明在圖1的存儲器系統(tǒng)中采用的存儲器裝置的簡圖。

圖3是說明圖2的存儲器裝置的存儲塊的配置示例的電路圖。

圖4-圖11是示意性地說明根據(jù)本發(fā)明的各種實(shí)施例的圖2的存儲器裝置的各方面的簡圖。

圖12是說明根據(jù)本發(fā)明的實(shí)施例的存儲器裝置的配置的簡圖。

圖13是根據(jù)本發(fā)明的實(shí)施例的包括在圖12的讀取/寫入電路中的頁面緩沖器的示例的電路圖。

圖14是根據(jù)本發(fā)明的實(shí)施例的圖12的成功/失敗檢查電路的示例的電路圖。

圖15是說明根據(jù)本發(fā)明的實(shí)施例的圖12的存儲器裝置的總體操作的簡圖。

具體實(shí)施方式

下面將參照附圖描述各個(gè)實(shí)施例。然而，注意的是，本發(fā)明可呈現(xiàn)為不同形式，并且不應(yīng)被理解為限于本文所闡述的實(shí)施例。而是，提供這些實(shí)施例使得本公開將徹底且完整，并且將本發(fā)明充分地傳達(dá)給本領(lǐng)域技術(shù)人員。

在整個(gè)公開中，在本發(fā)明的各幅附圖和實(shí)施例中，使用相同的參考標(biāo)號指代相同的部件。

將理解的是，雖然可在本文使用術(shù)語“第一”、“第二”、“第三”等以描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)受這些術(shù)語限制。使用這些術(shù)語以將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)元件、組件、區(qū)域、層或部分區(qū)分開。因此，在不脫離本公開的精神和范圍的情況下，下文所描述的第一元件、第一組件、第一區(qū)域、第一層或第一部分可被稱做第二元件、第二組件、第二區(qū)域、第二層或第二部分。

將進(jìn)一步理解的是，當(dāng)元件或?qū)颖环Q作“連接至”或“聯(lián)接至”另一個(gè)元件或?qū)訒r(shí)，其可以直接在另一個(gè)元件或?qū)由?、連接至或聯(lián)接至另一個(gè)元件或?qū)?，或可存在一個(gè)或多個(gè)中間元件或?qū)印Ａ硗?，也將理解的是，?dāng)元件或?qū)颖环Q作在兩個(gè)元件或?qū)印爸g”時(shí)，其可以是兩個(gè)元件或?qū)又g唯一的元件或?qū)?，或者也可存在一個(gè)或多個(gè)中間元件或?qū)印?/p>

并且，本文使用的術(shù)語只是用于描述具體實(shí)施例的目的，而不旨在限制本公開。如本文使用的，單數(shù)形式“一”和“一個(gè)”旨在也包括復(fù)數(shù)形式，除非上下文另外清楚地表明。將進(jìn)一步理解的是，當(dāng)在本說明書中使用時(shí)，術(shù)語“包括”、“包括有”、“包含”和“包含有”指定所陳述的特征、整體、操作、元件和/或組件的存在，但不排除一個(gè)或多個(gè)其它特征、整體、操作、元件、組件和/或其組合的存在或添加。如本文使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)列出項(xiàng)目的任意和所有的組合。

除非另有說明，否則本文使用的包括技術(shù)術(shù)語和科學(xué)術(shù)語的所有術(shù)語具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同的含義。將進(jìn)一步理解的是，諸如在通常使用的字典中定義的那些術(shù)語的術(shù)語應(yīng)被解釋為具有與其在相關(guān)領(lǐng)域的語境中的含義相一致的含義，并不應(yīng)以理想化或過于正式的意義來解釋，除非本文專門如此定義。

在下面的描述中，為了提供本公開的徹底理解，闡述許多具體細(xì)節(jié)?？稍跓o某些或所有這些具體細(xì)節(jié)的情況下實(shí)踐本公開。在其它情況下，為了不使本公開不必要混淆，不再詳細(xì)地描述熟知的進(jìn)程結(jié)構(gòu)和/或進(jìn)程。下文中，將參照附圖詳細(xì)地描述本公開的各個(gè)實(shí)施例。

現(xiàn)在參照圖1，提供根據(jù)本發(fā)明的實(shí)施例的數(shù)據(jù)處理系統(tǒng)100。數(shù)據(jù)處理系統(tǒng)100可包括主機(jī)102和存儲器系統(tǒng)110。

主機(jī)102可包括任何合適的電子裝置。例如，主機(jī)102可包括諸如移動電話、MP3播放器、筆記本電腦等便攜式電子裝置。主機(jī)可包括諸如臺式電腦、游戲機(jī)、TV、投影儀等非便攜式電子裝置。

存儲器系統(tǒng)110可響應(yīng)于來自主機(jī)102的請求存儲待被主機(jī)102訪問的數(shù)據(jù)。存儲器系統(tǒng)110可用作主機(jī)102的主要存儲器系統(tǒng)或輔助存儲器系統(tǒng)。存儲器系統(tǒng)110可根據(jù)主機(jī)接口的協(xié)議被實(shí)施為與主機(jī)102電聯(lián)接?？墒褂靡粋€(gè)或多個(gè)半導(dǎo)體存儲器裝置?？墒褂靡资源鎯ζ餮b置或非易失性存儲器裝置。例如，存儲器系統(tǒng)110可利用固態(tài)驅(qū)動器(SSD)、多媒體卡(MMC)、嵌入式MMC(eMMC)、減小尺寸的MMC(RS-MMC)和微型-MMC、安全數(shù)字(SD)卡、迷你-SD和微型-SD、通用串行總線(USB)存儲裝置、通用閃速存儲(UFS)裝置、標(biāo)準(zhǔn)閃存(CF)卡、智能媒體(SM)卡、記憶棒等來實(shí)施。

用于存儲器系統(tǒng)110的存儲裝置可利用諸如動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)等易失性存儲器裝置來實(shí)施?？蛇x地，用于存儲器系統(tǒng)110的存儲裝置可利用諸如只讀存儲器(ROM)、掩膜ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、鐵電隨機(jī)存取存儲器(FRAM)、相變RAM(PRAM)、磁阻RAM(MRAM)、電阻式RAM(RRAM)等非易失性存儲器裝置來實(shí)施。

存儲器系統(tǒng)110可包括用于存儲數(shù)據(jù)的存儲器裝置150和用于控制數(shù)據(jù)在存儲器裝置150中的存儲的控制器130。存儲器裝置150中存儲的數(shù)據(jù)可被主機(jī)102訪問。

控制器130和存儲器裝置150可被集成在單個(gè)半導(dǎo)體裝置中。例如，控制器130和存儲器裝置150可被集成在配置為固態(tài)驅(qū)動器(SSD)的半導(dǎo)體裝置中。將存儲器系統(tǒng)110配置為SSD通?？扇菰S主機(jī)102的操作速度顯著提高。

控制器130和存儲器裝置150可被集成在配置為諸如個(gè)人計(jì)算機(jī)存儲卡國際協(xié)會(PCMCIA)卡、標(biāo)準(zhǔn)閃存(CF)卡、智能媒體(SM)卡(SMC)、記憶棒、多媒體卡(MMC)、RS-MMC和微型-MMC、安全數(shù)字(SD)卡、迷你-SD、微型-SD和SDHC、通用閃速存儲(UFS)裝置等存儲卡的半導(dǎo)體裝置中。

并且，例如，存儲器系統(tǒng)110可以是或者包括計(jì)算機(jī)、超移動PC(UMPC)、工作站、上網(wǎng)本、個(gè)人數(shù)字助理(PDA)、便攜式電腦、網(wǎng)絡(luò)平板、平板電腦、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機(jī)、航海裝置、黑匣子、數(shù)字相機(jī)、數(shù)字多媒體廣播(DMB)播放器、三維(3D)電視、智能電視、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、配置數(shù)據(jù)中心的存儲器、能夠在無線環(huán)境下傳輸和接收信息的裝置、配置家庭網(wǎng)絡(luò)的各種電子裝置中的一個(gè)、配置計(jì)算機(jī)網(wǎng)絡(luò)的各種電子裝置中的一個(gè)、配置遠(yuǎn)程信息處理網(wǎng)絡(luò)的各種電子裝置中的一個(gè)、RFID裝置、配置計(jì)算系統(tǒng)的各種組成元件中的一個(gè)等。

存儲器裝置150可存儲從主機(jī)102提供的數(shù)據(jù)。在讀取操作期間，存儲器裝置150可將存儲的數(shù)據(jù)提供至主機(jī)102?？刹捎靡粋€(gè)或多個(gè)存儲器裝置150。一個(gè)或多個(gè)存儲器裝置150可基本上相同。一個(gè)或多個(gè)存儲器裝置可以是不同的存儲器裝置。存儲器裝置150可包括一個(gè)或多個(gè)存儲塊152、154和156。存儲塊152、154和156中的每個(gè)可包括多個(gè)頁面。每個(gè)頁面可包括電聯(lián)接至多個(gè)字線(WL)的多個(gè)存儲器單元。存儲器裝置150可以是甚至當(dāng)電源被切斷或關(guān)閉時(shí)能夠保留所存儲的數(shù)據(jù)的非易失性存儲器裝置。根據(jù)實(shí)施例，存儲器裝置可以是閃速存儲器。存儲器裝置可以是具有三維(3D)堆疊結(jié)構(gòu)的閃速存儲器裝置。稍后在本文中參照圖2-圖11描述具有三維(3D)堆疊結(jié)構(gòu)的非易失性存儲器裝置150的示例。

控制器130可控制存儲器裝置150的諸如讀取操作、寫入操作、編程操作和/或擦除操作的全部操作。通常，控制器130可響應(yīng)于來自主機(jī)102的請求控制存儲器裝置150。例如，控制器130可響應(yīng)于來自主機(jī)102的讀取請求，將從存儲器裝置150讀取的數(shù)據(jù)提供至主機(jī)102?；蛘撸沧鳛槭纠?，控制器可響應(yīng)于寫入請求將從主機(jī)102提供的數(shù)據(jù)存儲到存儲器裝置150中。

可以使用任何合適的控制器。例如，控制器130可包括主機(jī)接口單元132、處理器134、錯(cuò)誤校正碼(ECC)單元138、電源管理單元(PMU)140、NAND閃速控制器(NFC)142和存儲器144。

主機(jī)接口單元132可處理從主機(jī)102提供的命令和/或數(shù)據(jù)。主機(jī)接口單元132可通過諸如以下的各種接口協(xié)議中的至少一個(gè)與主機(jī)102通信：通用串行總線(USB)、多媒體卡(MMC)、高速外圍組件互連(PCI-E)、串列SCSI(SAS)、串行高級技術(shù)附件(SATA)、并行高級技術(shù)附件(PATA)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、增強(qiáng)型小型磁盤接口(ESDI)、集成驅(qū)動電路(IDE)等。主機(jī)接口單元132可包括適于與主機(jī)102和如所需的控制器130的其它組件通信的任何合適的電路、系統(tǒng)或裝置。

在讀取操作期間，ECC單元138可檢測并且校正從存儲器裝置150中讀取的數(shù)據(jù)的錯(cuò)誤?？梢圆捎酶鞣N檢測和校正技術(shù)。例如，如果由ECC單元138檢測的錯(cuò)誤位的數(shù)量大于或等于可校正錯(cuò)誤位的閥值數(shù)量，則ECC單元138可不校正錯(cuò)誤位并輸出指示校正錯(cuò)誤位失敗的錯(cuò)誤校正失敗信號。

ECC單元138可基于任何合適的錯(cuò)誤校正方案執(zhí)行錯(cuò)誤校正操作。例如，ECC單元138可基于諸如以下的編碼調(diào)制方案執(zhí)行錯(cuò)誤校正操作：例如，低密度奇偶校驗(yàn)(LDPC)碼、博斯-喬德里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)碼、turbo碼、里德-所羅門(Reed-Solomon，RS)碼、卷積碼、遞歸系統(tǒng)碼(RSC)、格碼調(diào)制(TCM)、組編碼調(diào)制(BCM)等。ECC單元138可包括錯(cuò)誤檢測和校正操作所需的任何合適的電路、系統(tǒng)或裝置。

PMU 140可為控制器130提供和管理電力。例如，如所需要，PMU 140可提供和管理用于控制器130的各種組件的電力。

NFC 142可用作控制器130和存儲器裝置150之間的存儲器接口，從而容許控制器130響應(yīng)于來自主機(jī)102的請求控制存儲器裝置150。例如，NFC 142可產(chǎn)生用于存儲器裝置150的控制信號。當(dāng)存儲器裝置150為閃速存儲器特別是NAND閃速存儲器時(shí)，NFC可在處理器134的控制下處理數(shù)據(jù)。

存儲器144可用作存儲器系統(tǒng)110和控制器130的工作存儲器并且存儲用于驅(qū)動存儲器系統(tǒng)110和控制器130的數(shù)據(jù)。例如，當(dāng)控制器130控制存儲器裝置150的操作時(shí)，存儲器144可存儲由控制器130和存儲器裝置150用于諸如讀取操作、寫入操作、編程操作和擦除操作的操作的數(shù)據(jù)。

存儲器144可以是或包括易失性存儲器。例如，存儲器144可以是或包括靜態(tài)隨機(jī)存取存儲器(SRAM)或動態(tài)隨機(jī)存取存儲器(DRAM)。如上所述，存儲器144可存儲由主機(jī)102和存儲器裝置150用于讀取操作和/或?qū)懭氩僮鞯臄?shù)據(jù)。存儲器144可以是或包括編程存儲器、數(shù)據(jù)存儲器、寫入緩沖器、讀取緩沖器、映射緩沖器等。

處理器134可控制存儲器系統(tǒng)110的一般操作。例如，處理器134可響應(yīng)于來自主機(jī)102的寫入請求控制存儲器裝置150的寫入操作。并且，例如，處理器134可響應(yīng)于來自主機(jī)102的讀取請求控制存儲器裝置150的讀取操作。處理器134可驅(qū)動也被稱為閃存轉(zhuǎn)換層(FTL)的固件以用于控制存儲器系統(tǒng)110的一般操作。處理器134可利用微處理器、中央處理單元(CPU)等來實(shí)施。可使用任何合適的處理器。

例如，管理單元(未示出)可被包括在處理器134中，用于執(zhí)行存儲器裝置150的壞塊管理。因此，管理單元可找到包括在存儲器裝置150中的壞存儲塊，即處于用于進(jìn)一步使用的不令人滿意的條件中的存儲塊，并且對壞存儲塊執(zhí)行壞塊管理操作。例如，當(dāng)諸如NAND閃速存儲器的閃速存儲器被用作存儲器裝置150時(shí)，由于NAND邏輯功能的內(nèi)在特性，可在寫入操作期間發(fā)生編程失敗。在壞塊管理期間，編程失敗的存儲塊(例如，壞存儲塊)的數(shù)據(jù)可被編程至新的存儲塊中。由于編程失敗導(dǎo)致的壞塊可使存儲器裝置，特別是具有3D堆疊結(jié)構(gòu)的存儲器裝置的利用效率嚴(yán)重惡化，從而負(fù)面影響存儲器系統(tǒng)110的可靠性。

參照圖2，存儲器裝置150可包括多個(gè)存儲塊，例如第零至第(N-1)塊210至240，其中N為正整數(shù)。多個(gè)存儲塊210至240中的每一個(gè)可包括多個(gè)頁面，例如，2^M數(shù)量的頁面(2^M頁面)，其中M為正整數(shù)。多個(gè)頁面中的每一個(gè)可包括多個(gè)存儲器單元，其中多個(gè)字線可電聯(lián)接至多個(gè)存儲器單元。注意的是，可以采用任何數(shù)量的合適的塊且每塊可采用任何數(shù)量的合適的頁面。

根據(jù)每個(gè)存儲器單元中可存儲的位的數(shù)量，存儲塊可以是單層單元(SLC)存儲塊和/或多層單元(MLC)存儲塊。SLC存儲塊可包括利用存儲器單元實(shí)施的多個(gè)頁面，其中每個(gè)存儲器單元能夠存儲1位數(shù)據(jù)。MLC存儲塊可包括利用存儲器單元實(shí)施的多個(gè)頁面，其中每個(gè)存儲器單元能夠存儲多位數(shù)據(jù)，例如，兩位或更多位數(shù)據(jù)?？刹捎冒ɡ妹總€(gè)能夠存儲3位數(shù)據(jù)的存儲器單元實(shí)施的多個(gè)頁面的MLC存儲塊并且其可被稱作三層單元(TLC)存儲塊。

在寫入操作期間，多個(gè)存儲塊210至240的每一個(gè)存儲塊可存儲從主機(jī)裝置102提供的數(shù)據(jù)并且可在讀取操作期間將存儲的數(shù)據(jù)提供至主機(jī)102。

參照圖3，存儲器裝置150的存儲塊152可包括分別電聯(lián)接至位線BL0至BLm-1的多個(gè)單元串340。每個(gè)單元串340可包括至少一個(gè)漏極選擇晶體管DST和至少一個(gè)源極選擇晶體管SST。多個(gè)存儲器單元或多個(gè)存儲器單元晶體管MC0至MCn-1可串聯(lián)地電聯(lián)接在選擇晶體管DST和SST之間。各自的存儲器單元MC0至MCn-1可由多層單元(MLC)組成，其中每一個(gè)多層單元存儲多個(gè)位的數(shù)據(jù)信息。存儲器單元可具有任何合適的架構(gòu)。

在圖3中，“DSL”表示漏極選擇線，“SSL”表示源極選擇線以及“CSL”表示共源線。

作為示例，圖3示出由NAND閃速存儲器單元所配置的存儲塊152。然而，將注意的是，存儲塊152不限于NAND閃速存儲器，并且在其它實(shí)施例中可由NOR閃速存儲器、組合有至少兩種存儲器單元的混合閃速存儲器或具有內(nèi)置在存儲器芯片內(nèi)的控制器的NAND閃速存儲器來實(shí)現(xiàn)。并且，半導(dǎo)體裝置的操作特性不僅可被應(yīng)用至其中通過導(dǎo)電浮柵配置電荷存儲層的閃速存儲器裝置，而且可被應(yīng)用至其中通過介電層配置電荷存儲層的電荷捕獲閃存(CTF)。

還注意的是，存儲器裝置150不限于僅閃速存儲器裝置。例如，存儲器裝置150可以是DRAM或SRAM裝置。

存儲器裝置150的電壓發(fā)生器310可產(chǎn)生根據(jù)操作模式待被供應(yīng)至各自的字線的字線電壓，例如編程電壓、讀取電壓或通過電壓。電壓發(fā)生器310可產(chǎn)生待被供應(yīng)至體材料(bulk)，例如其中形成有存儲器單元的阱區(qū)的電壓。電壓發(fā)生器310可在控制電路(未示出)的控制下執(zhí)行電壓產(chǎn)生操作。電壓發(fā)生器310可產(chǎn)生多個(gè)可變的讀取電壓，從而產(chǎn)生多個(gè)讀取數(shù)據(jù)。電壓發(fā)生器310可在控制電路的控制下選擇存儲塊或存儲器單元陣列的扇區(qū)中的一個(gè)，選擇被選擇的存儲塊的字線中的一個(gè)并且將字線電壓提供至被選擇的字線和未被選擇的字線。

存儲器裝置150的讀取/寫入電路320可由控制電路來控制并且可根據(jù)操作模式用作感測放大器或?qū)懭腧?qū)動器。在驗(yàn)證/正常讀取操作期間，讀取/寫入電路320可作為感測放大器，用于從存儲器單元陣列中讀取數(shù)據(jù)。并且，在編程操作期間，讀取/寫入電路320可作為寫入驅(qū)動器，用于根據(jù)待存儲在存儲器單元陣列中的數(shù)據(jù)來驅(qū)動位線。在編程操作期間，讀取/寫入電路320可從緩沖器(未示出)中接收待被寫入在存儲器單元陣列中的數(shù)據(jù)，并可以根據(jù)輸入的數(shù)據(jù)來驅(qū)動位線。為了此目的，讀取/寫入電路320可包括分別對應(yīng)于列(或位線)或者列對(或位線對)的多個(gè)頁面緩沖器322、324和326。頁面緩沖器322、324和326中的每一個(gè)可包括多個(gè)鎖存器(未示出)。

圖4是說明根據(jù)本發(fā)明的實(shí)施例的存儲器裝置150的多個(gè)存儲塊152至156的示例的框圖。

如圖4中示出，存儲器裝置150可包括多個(gè)存儲塊BLK0至BLKN-1。存儲塊BLK0至BLKN-1中的每一個(gè)可以3D結(jié)構(gòu)或垂直結(jié)構(gòu)來實(shí)現(xiàn)。各自的存儲塊BLK0至BLKN-1可包括在第一至第三方向例如x-軸方向、y-軸方向和z-軸方向上延伸的多個(gè)結(jié)構(gòu)。

各自的存儲塊BLK0至BLKN-1可包括在第二方向上延伸的多個(gè)NAND串NS(圖8)。多個(gè)NAND串NS可在第一方向和第三方向上提供。每一個(gè)NAND串NS可被電聯(lián)接至位線BL、至少一個(gè)源極選擇行SSL、至少一個(gè)接地選擇行GSL、多個(gè)字線WL、至少一個(gè)虛擬字線DWL和共源線CSL。各自的存儲塊BLK0至BLKN-1可被電聯(lián)接至多個(gè)位線BL、多個(gè)源極選擇線SSL、多個(gè)接地選擇線GSL、多個(gè)字線WL、多個(gè)虛擬字線DWL和多個(gè)共源線CSL。

圖5為圖4中示出的多個(gè)存儲塊BLK0至BLKN-1的一個(gè)存儲塊BLKi的立體圖。圖6為圖5中示出的存儲塊BLKi的沿線I-I＇截取的截面圖。

參照圖5和圖6，存儲塊BLKi可包括在第一至第三方向上延伸的結(jié)構(gòu)。

存儲塊可包括襯底5111，該襯底5111包括摻雜有第一類型雜質(zhì)的硅材料。例如，襯底5111可包括摻雜有p-型雜質(zhì)的硅材料。襯底5111可以是p-型阱，例如口袋(pocket)p阱。襯底5111可進(jìn)一步包括圍繞p-型阱的n-型阱。雖然在本發(fā)明的實(shí)施例中，襯底5111被例示為p-型硅，但是將注意的是，襯底5111不限于p-型硅。

在第一方向上延伸的多個(gè)摻雜區(qū)域5311至5314可被設(shè)置在襯底5111上方。摻雜區(qū)域在第三方向上以均勻間隔隔開。多個(gè)摻雜區(qū)域5311至5314可含有與襯底5111中使用的雜質(zhì)的類型不同的第二類型雜質(zhì)。例如，多個(gè)摻雜區(qū)域5311至5314可摻雜有n-型雜質(zhì)。雖然在本發(fā)明的實(shí)施例中，第一至第四摻雜區(qū)域5311至5314被例示為n-型，但是注意的是其并不限于n-型。

在第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的襯底5111上方的區(qū)域中，在第一方向上延伸的多個(gè)介電材料區(qū)域5112可在第二方向上以均勻間隔隔開。介電材料區(qū)域5112也可在第二方向上與襯底5111分離預(yù)定距離。介電材料區(qū)域5112中的每一個(gè)可在第二方向上彼此分離預(yù)設(shè)距離。介電材料5112可包括諸如氧化硅的任何合適的介電材料。

在兩個(gè)連續(xù)的摻雜區(qū)域之間例如在摻雜區(qū)域5311和5312之間的襯底5111上方的區(qū)域中，多個(gè)柱狀物5113在第一方向上以均勻間隔隔開。多個(gè)柱狀物5113在第二方向上延伸并且可穿過介電材料區(qū)域5112使得它們與襯底5111電聯(lián)接。每個(gè)柱狀物5113可包括一種或多種材料。例如，每個(gè)柱狀物5113可包括內(nèi)層5115和外表面層5114。表面層5114可包括摻雜有雜質(zhì)的摻雜的硅材料。例如，表面層5114可包括摻雜有與襯底5111相同或相同類型雜質(zhì)的硅材料。雖然在本發(fā)明的實(shí)施例中，表面層5114被例示為包括p-型硅，但是表面層5114并不限于p-型硅且本領(lǐng)域技術(shù)人員可能容易設(shè)想到其它實(shí)施例，在這些實(shí)施例中，襯底5111和柱狀物5113的表面層5114可摻雜有n-型雜質(zhì)。

每個(gè)柱狀物5113的內(nèi)層5115可以由介電材料形成。內(nèi)層5115可以是或包括諸如氧化硅的介電材料。

在第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的區(qū)域內(nèi)，介電層5116可沿著介電材料區(qū)域5112、柱狀物5113和襯底5111的暴露表面設(shè)置。介電層5116的厚度可小于介電材料區(qū)域5112之間的距離的一半。換句話說，不同于介電材料5112和介電層5116的材料的區(qū)域可被設(shè)置在(i)介電材料區(qū)域5112的第一介電材料的底面下方的介電層5116和(ii)設(shè)置在介電材料區(qū)域5112的第二介電材料的頂面上方的介電層5116之間。介電材料區(qū)域5112可位于第一介電材料下方。

在連續(xù)的摻雜區(qū)域之間的區(qū)域中，諸如在第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的區(qū)域中，多個(gè)導(dǎo)電材料區(qū)域5211至5291可被設(shè)置在介電層5116的暴露表面上方。在第一方向上延伸的多個(gè)導(dǎo)電材料區(qū)域可以在與多個(gè)介電材料區(qū)域5112的交叉配置中在第二方向上以均勻間隔隔開。介電層5116填充導(dǎo)電材料區(qū)域和介電材料區(qū)域5112之間的空間。因此例如，在第一方向上延伸的導(dǎo)電材料區(qū)域5211可被設(shè)置在與襯底5111鄰近的介電材料區(qū)域5112和襯底5111之間。特別地，在第一方向上延伸的導(dǎo)電材料區(qū)域5211可被設(shè)置在(i)設(shè)置在襯底5111上方的介電層5116和(ii)設(shè)置在與襯底5111鄰近的介電材料區(qū)域5112的底面下方的介電層5116之間。

在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291中的每一個(gè)可被設(shè)置在(i)設(shè)置在介電材料區(qū)域5112的頂面上方的介電層5116和(ii)設(shè)置在下一個(gè)介電材料區(qū)域5112的底面下方的介電層5116之間。在第一方向上延伸的導(dǎo)電材料區(qū)域5221至5281可被設(shè)置在介電材料區(qū)域5112之間。在第一方向上延伸的頂部導(dǎo)電材料區(qū)域5291可被設(shè)置在最上面的介電材料5112上方。在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291可由金屬材料制成或者包括金屬材料。在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291可由諸如多晶硅的導(dǎo)電材料制成或者包括諸如多晶硅的導(dǎo)電材料。

在第二摻雜區(qū)域5312和第三摻雜區(qū)域5313之間的區(qū)域中，可設(shè)置與第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的結(jié)構(gòu)相同的結(jié)構(gòu)。例如，在第二摻雜區(qū)域5312和第三摻雜區(qū)域5313之間的區(qū)域中，可設(shè)置在第一方向上延伸的多個(gè)介電材料區(qū)域5112、順序地設(shè)置在第一方向上并且在第二方向上穿過多個(gè)介電材料區(qū)域5112的多個(gè)柱狀物5113、設(shè)置在多個(gè)介電材料區(qū)域5112和多個(gè)柱狀物5113的暴露表面上方的介電層5116和在第一方向上延伸的多個(gè)導(dǎo)電材料區(qū)域5212至5292。

在第三摻雜區(qū)域5313和第四摻雜區(qū)域5314之間的區(qū)域中，可設(shè)置與第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的結(jié)構(gòu)相同的結(jié)構(gòu)。例如，在第三摻雜區(qū)域5313和第四摻雜區(qū)域5314之間的區(qū)域中，可設(shè)置在第一方向上延伸的多個(gè)介電材料區(qū)域5112、順序地設(shè)置在第一方向上并且在第二方向上穿過多個(gè)介電材料區(qū)域5112的多個(gè)柱狀物5113、設(shè)置在多個(gè)介電材料區(qū)域5112和多個(gè)柱狀物5113的暴露表面上方的介電層5116和在第一方向上延伸的多個(gè)導(dǎo)電材料區(qū)域5213至5293。

漏極5320可分別設(shè)置在多個(gè)柱狀物5113之上。漏極5320可以由摻雜有第二類型雜質(zhì)的硅材料制成。漏極5320可以由摻雜有n-型雜質(zhì)的硅材料制成。雖然為了解釋方便，漏極5320被例示為包括n-型硅，但注意到的是，漏極5320并不限于n-型硅。例如，每個(gè)漏極5320的寬度可大于每個(gè)對應(yīng)的柱狀物5113的寬度。每個(gè)漏極5320可以焊盤的形狀設(shè)置在每個(gè)對應(yīng)的柱狀物5113的頂面上方。

在第三方向上延伸的導(dǎo)電材料區(qū)域5331至5333可被設(shè)置在漏極5320上方。導(dǎo)電材料區(qū)域5331至5333中的每一個(gè)可在第一方向上彼此以預(yù)設(shè)的分開距離延伸地設(shè)置在順序地設(shè)置在第三方向上的漏極5320上方。各自的導(dǎo)電材料區(qū)域5331至5333可與在其下的漏極5320電聯(lián)接。漏極5320和在第三方向上延伸的導(dǎo)電材料區(qū)域5331至5333可通過接觸插塞電聯(lián)接。在第三方向上延伸的導(dǎo)電材料區(qū)域5331至5333可由金屬材料制成。在第三方向上延伸的導(dǎo)電材料區(qū)域5331至5333可由諸如多晶硅的導(dǎo)電材料制成。

在圖5和圖6中，各自的柱狀物5113可與介電層5116和在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293一起形成串。各自的柱狀物5113可與介電層5116和在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293一起形成NAND串NS。每一個(gè)NAND串NS可包括多個(gè)晶體管結(jié)構(gòu)TS。

現(xiàn)在參照圖7，在圖6所示的晶體管結(jié)構(gòu)TS中，介電層5116可包括第一至第三子介電層5117、5118和5119。

在每一柱狀物5113中的p-型硅的表面層5114可作為主體。與柱狀物5113鄰近的第一子介電層5117可作為隧穿介電層，并且可包括熱氧化層。

第二子介電層5118可作為電荷存儲層。第二子介電層5118可作為電荷捕獲層，并且可包括氮化物層或諸如氧化鋁層、氧化鉿層等金屬氧化物層。

與導(dǎo)電材料5233鄰近的第三子介電層5119可作為阻斷介電層。與導(dǎo)電材料5233鄰近的在第一方向上延伸的第三子介電層5119可被形成為單層或多層。第三子介電層5119可以是介電常數(shù)大于第一子介電層5117和第二子介電層5118的諸如氧化鋁層、氧化鉿層等高-k介電層。

導(dǎo)電材料5233可作為柵或控制。例如，柵或控制柵5233、阻斷介電層5119、電荷存儲層5118、隧穿介電層5117和主體5114可形成晶體管或存儲器單元晶體管結(jié)構(gòu)。例如，第一至第三子介電層5117至5119可形成氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。在實(shí)施例中，為了解釋方便，每一柱狀物5113中的p-型硅的表面層5114將被稱為第二方向上的主體。

存儲塊BLKi可包括多個(gè)柱狀物5113。例如，存儲塊BLKi可包括多個(gè)NAND串NS。具體地，存儲塊BLKi可包括在第二方向或垂直于襯底5111的方向上延伸的多個(gè)NAND串NS。

每一NAND串NS可包括在第二方向上設(shè)置的多個(gè)晶體管結(jié)構(gòu)TS。每一NAND串NS的多個(gè)晶體管結(jié)構(gòu)TS中的至少一個(gè)可作為串源極晶體管SST。每一NAND串NS的多個(gè)晶體管結(jié)構(gòu)TS中的至少一個(gè)可作為接地選擇晶體管GST。

柵或控制柵可對應(yīng)于在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293。例如，柵或控制柵可在第一方向上延伸并形成字線和包括至少一個(gè)源極選擇線SSL和至少一個(gè)接地選擇線GSL的至少兩個(gè)選擇線。

在第三方向上延伸的導(dǎo)電材料區(qū)域5331至5333可被電聯(lián)接至NAND串NS的一端。在第三方向上延伸的導(dǎo)電材料區(qū)域5331至5333可作為位線BL。例如，在一個(gè)存儲塊BLKi中，多個(gè)NAND串NS可被電聯(lián)接至1個(gè)位線BL。

在第一方向上延伸的第二類型摻雜區(qū)域5311至5314可被設(shè)置于NAND串NS的其它端。在第一方向上延伸的第二類型摻雜區(qū)域5311至5314可作為共源線CSL。

例如，存儲塊BLKi可包括在垂直于襯底5111的方向即第二方向上延伸的多個(gè)NAND串NS，并且可作為例如電荷捕獲型存儲器的NAND閃速存儲塊，其中多個(gè)NAND串NS被電聯(lián)接至1個(gè)位線BL。

雖然在圖5至圖7中示出在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293被設(shè)置成九(9)層，但是注意的是，在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293并不限于此。例如，在第一方向上延伸的導(dǎo)電材料區(qū)域可被設(shè)置成八(8)層、十六(16)層或任何多層。例如，在一個(gè)NAND串NS中，晶體管的數(shù)量可以是8、16或更多。

雖然在圖5至圖7中示出三(3)個(gè)NAND串NS被電聯(lián)接至1個(gè)位線BL，但是注意的是，實(shí)施例不限于此。在存儲塊BLKi中，m個(gè)NAND串NS可被電聯(lián)接至1個(gè)位線BL，m為正整數(shù)。在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293的數(shù)量和共源線5311至5314的數(shù)量可隨著被電聯(lián)接至1個(gè)位線BL的NAND串NS的數(shù)量而變化。

此外，雖然在圖5至圖7中示出三(3)個(gè)NAND串NS被電聯(lián)接至在第一方向上延伸的一個(gè)導(dǎo)電材料，但是注意的是，實(shí)施例不限于此。例如，n個(gè)NAND串NS可被電聯(lián)接至在第一方向上延伸的一個(gè)導(dǎo)電材料，n為正整數(shù)。位線5331至5333的數(shù)量可隨著被電聯(lián)接至在第一方向上延伸的一個(gè)導(dǎo)電材料的NAND串NS的數(shù)量而變化。

參照圖8，在具有第一結(jié)構(gòu)的塊BLKi中，多個(gè)NAND串NS11至NS31可被設(shè)置在第一位線BL1和共源線CSL之間。第一位線BL1可對應(yīng)于在第三方向上延伸的圖5和圖6的導(dǎo)電材料區(qū)域5331。NAND串NS12至NS32可被設(shè)置在第二位線BL2和共源線CSL之間。第二位線BL2可對應(yīng)于在第三方向上延伸的圖5和圖6的導(dǎo)電材料區(qū)域5332。NAND串NS13至NS33可被設(shè)置在第三位線BL3和共源線CSL之間。第三位線BL3可對應(yīng)于在第三方向上延伸的圖5和圖6的導(dǎo)電材料區(qū)域5333。

每個(gè)NAND串NS的源極選擇晶體管SST可被電聯(lián)接至對應(yīng)的位線BL。每個(gè)NAND串NS的接地選擇晶體管GST可被電聯(lián)接至共源線CSL。存儲器單元MC1和MC6可被設(shè)置在每個(gè)NAND串NS的源極選擇晶體管SST和接地選擇晶體管GST之間。

在這個(gè)示例中，NAND串NS可由行和列單元限定。電聯(lián)接至1個(gè)位線的NAND串NS可形成一列。電聯(lián)接至第一位線BL1的NAND串NS11至NS31可以對應(yīng)于第一列。電聯(lián)接至第二位線BL2的NAND串NS12至NS32可以對應(yīng)于第二列。電聯(lián)接至第三位線BL3的NAND串NS13至NS33可以對應(yīng)于第三列。電聯(lián)接至一個(gè)源極選擇線SSL的NAND串NS可形成一行。電聯(lián)接至第一源極選擇線SSL1的NAND串NS11至NS13可形成第一行。電聯(lián)接至第二源極選擇線SSL2的NAND串NS21至NS23可形成第二行。電聯(lián)接至第三源極選擇線SSL3的NAND串NS31至NS33可形成第三行。

在每一NAND串NS中，可定義高度。在每一NAND串NS中，與接地選擇晶體管GST鄰近的存儲器單元MC1的高度可具有例如值“1”。在每一NAND串NS中，當(dāng)從襯底5111測量時(shí)，存儲器單元的高度可隨著存儲器單元靠近源極選擇晶體管SST而增加。例如，在每一NAND串NS中，與源極選擇晶體管SST鄰近的存儲器單元MC6的高度可具有例如值“7”。

在相同行中布置的NAND串NS的源極選擇晶體管SST可共享源極選擇線SSL。在不同行中布置的NAND串NS的源極選擇晶體管SST可分別被電聯(lián)接至不同的源極選擇線SSL1、SSL2和SSL3。

在相同行中的NAND串NS中的相同高度處的存儲器單元可共享字線WL。例如，在相同高度處，電聯(lián)接至不同行中的NAND串NS的存儲器單元MC的字線WL可被電聯(lián)接至彼此。在相同行的NAND串NS中的相同高度處的虛擬存儲器單元DMC可共享虛擬字線DWL。例如，在相同高度或水平處，電聯(lián)接至不同行中的NAND串NS的虛擬存儲器單元DMC的虛擬字線DWL可被電聯(lián)接至彼此。

位于相同水平或高度或?qū)犹幍淖志€WL或虛擬字線DWL可對于可設(shè)置在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293的每一層而電聯(lián)接至彼此。在第一方向上延伸的導(dǎo)電材料區(qū)域5211至5291、5212至5292和5213至5293可以通過接觸部被共同電聯(lián)接至上層。換言之，在相同行中的NAND串NS的接地選擇晶體管GST可共享接地選擇線GSL。此外，在不同行中的NAND串NS的接地選擇晶體管GST可共享接地選擇線GSL。例如，NAND串NS11至NS13、NS21至NS23和NS31至NS33可被共同電聯(lián)接至接地選擇線GSL。

共源線CSL可共同電聯(lián)接至NAND串NS。在有源區(qū)域上和在襯底5111上，第一至第四摻雜區(qū)域5311至5314可被電聯(lián)接。第一至第四摻雜區(qū)域5311至5314可通過接觸部被共同電聯(lián)接至上層。

例如，如圖8所示，同一高度或水平的字線WL可被電聯(lián)接至彼此。因此，當(dāng)在特定高度處的字線WL被選擇時(shí)，被電聯(lián)接至選擇的字線WL的全部NAND串NS可被選擇。不同行中的NAND串NS可被電聯(lián)接至不同的源極選擇線SSL。因此，在被電聯(lián)接至相同字線WL的NAND串NS中，通過選擇源極選擇線SSL1至SSL3中的一個(gè)，在未被選擇的行中的NAND串NS可與位線BL1至BL3電隔離。換言之，通過選擇源極選擇線SSL1至SSL3中的一個(gè)，布置在與所選擇的源極線相同的行中的NAND串NS可被選擇。此外，通過選擇位線BL1至BL3中的一個(gè)，布置在與所選擇的位線相同的列中的NAND串NS可被選擇。因此，僅布置在與所選擇的源極線相同的行且與所選擇的位線相同的列中的NAND串NS可被選擇。

在每一NAND串NS中，可設(shè)置虛擬存儲器單元DMC。在圖8中，例如，虛擬存儲器單元DMC可被設(shè)置在每個(gè)NAND串NS的第三存儲器單元MC3和第四存儲器單元MC4之間。例如，第一至第三存儲器單元MC1至MC3可被設(shè)置在虛擬存儲器單元DMC和接地選擇晶體管GST之間。第四至第六存儲器單元MC4至MC6可被設(shè)置在虛擬存儲器單元DMC和源極選擇晶體管SST之間。每一NAND串NS的存儲器單元MC可通過虛擬存儲器單元DMC被劃分成兩(2)個(gè)存儲器單元組。在被劃分的存儲器單元組中，與接地選擇晶體管GST鄰近的存儲器單元，例如MC1至MC3，可被稱作下部存儲器單元組，而與串選擇晶體管SST鄰近的剩余的存儲器單元，例如MC4至MC6，可被稱作上部存儲器單元組。

在下文中，將參照圖9至圖11進(jìn)行詳細(xì)描述，圖9至圖11示出根據(jù)利用不同于第一結(jié)構(gòu)的三維(3D)非易失性存儲器裝置實(shí)現(xiàn)的實(shí)施例的存儲器系統(tǒng)中的存儲器裝置。

圖9是示意性說明利用不同于上文參照圖5至圖8所述的第一結(jié)構(gòu)的三維(3D)非易失性存儲器裝置實(shí)現(xiàn)的存儲器裝置并且示出圖4的多個(gè)存儲塊的存儲塊BLKj的立體圖。圖10是說明沿圖9的線VII-VII＇截取的存儲塊BLKj的截面圖。

參照圖9和圖10，存儲塊BLKj可包括在第一至第三方向上延伸的結(jié)構(gòu)并且可包括襯底6311。襯底6311可包括摻雜有第一類型雜質(zhì)的硅材料。例如，襯底6311可包括摻雜有p-型雜質(zhì)的硅材料。襯底6311可以是p-型阱，例如口袋p-阱。襯底6311還可包括圍繞p-型阱的n-型阱。雖然在所述的實(shí)施例中，襯底6311被例示為p-型硅，但是注意的是，襯底6311并不限于p-型硅。

在x軸方向和y軸方向上延伸的第一至第四導(dǎo)電材料區(qū)域6321至6324被設(shè)置在襯底6311上方。第一至第四導(dǎo)電材料區(qū)域6321至6324可在z軸方向上隔開預(yù)設(shè)距離。

在x軸方向和y軸方向上延伸的第五至第八導(dǎo)電材料區(qū)域6325至6328可被設(shè)置在襯底6311上方。第五至第八導(dǎo)電材料區(qū)域6325至6328可在z軸方向上隔開預(yù)設(shè)距離。第五至第八導(dǎo)電材料區(qū)域6325至6328可在y軸方向上與第一至第四導(dǎo)電材料區(qū)域6321至6324隔開。

可設(shè)置穿過第一至第四導(dǎo)電材料區(qū)域6321至6324的多個(gè)下部柱狀物DP。每一下部柱狀物DP可在z軸方向上延伸。并且，可設(shè)置穿過第五至第八導(dǎo)電材料區(qū)域6325至6328的多個(gè)上部柱狀物UP。每一上部柱狀物UP可在z軸方向上延伸。

下部柱狀物DP和上部柱狀物UP可包括內(nèi)部材料6361、中間層6362和表面層6363。中間層6362可作為單元晶體管的溝道。表面層6363可包括阻斷介電層、電荷存儲層和隧穿介電層。

下部柱狀物DP和上部柱狀物UP可通過管柵PG彼此電聯(lián)接。管柵PG可被設(shè)置在襯底6311中。例如，管柵PG可包括與下部柱狀物DP和上部柱狀物UP相同的材料。

在x軸方向和y軸方向上延伸的第二類型的摻雜材料6312可被設(shè)置在下部柱狀物DP上方。例如，第二類型的摻雜材料6312可包括n-型硅材料。第二類型的摻雜材料6312可作為共源線CSL。

漏極6340可被設(shè)置在上部柱狀物UP上方。漏極6340可包括n-型硅材料。在y軸方向上延伸的第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352可被設(shè)置在漏極6340上方。

第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352可沿x軸方向被隔開。第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352可由金屬形成。第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352和漏極6340可通過接觸插塞相互電聯(lián)接。第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352可分別作為第一位線BL1和第二位線BL2。

第一導(dǎo)電材料6321可作為源極選擇線SSL。第二導(dǎo)電材料6322可作為第一虛擬字線DWL1。第三導(dǎo)電材料區(qū)域6323和第四導(dǎo)電材料區(qū)域6324可分別作為第一主字線MWL1和第二主字線MWL2。第五導(dǎo)電材料區(qū)域6325和第六導(dǎo)電材料區(qū)域6326可分別作為第三主字線MWL3和第四主字線MWL4。第七導(dǎo)電材料6327可作為第二虛擬字線DWL2。第八導(dǎo)電材料6328可作為漏極選擇線DSL。

下部柱狀物DP和與下部柱狀物DP鄰近的第一至第四導(dǎo)電材料區(qū)域6321至6324可形成下部串。上部柱狀物UP和與上部柱狀物UP鄰近的第五至第八導(dǎo)電材料區(qū)域6325至6328可形成上部串。下部串和上部串可通過管柵PG彼此電聯(lián)接。下部串的一端可被電聯(lián)接至作為共源線CSL的第二類型的摻雜材料6312。上部串的一端可通過漏極6340被電聯(lián)接至對應(yīng)的位線。一個(gè)下部串和一個(gè)上部串可形成一個(gè)單元串，該單元串被電聯(lián)接在作為共源線CSL的摻雜材料6312和作為位線BL的上部導(dǎo)電材料層6351和6352中的對應(yīng)的一個(gè)之間。

例如，下部串可包括源極選擇晶體管SST、第一虛擬存儲器單元DMC1、第一主存儲器單元MMC1和第二主存儲器單元MMC2。上部串可包括第三主存儲器單元MMC3和第四主存儲器單元MMC4、第二虛擬存儲器單元DMC2和漏極選擇晶體管DST。

在圖9和圖10中，上部串和下部串可形成NAND串NS。NAND串NS可包括多個(gè)晶體管結(jié)構(gòu)TS。由于在上文中參照圖7詳細(xì)地描述了包括在圖9和圖10中的NAND串NS中的晶體管結(jié)構(gòu)，所以此處將省略對其的詳細(xì)描述。

圖11為示出具有如上文參照圖9和圖10所述的第二結(jié)構(gòu)的存儲塊BLKj的等效電路的電路圖。為了方便起見，僅示出在第二結(jié)構(gòu)的存儲塊BLKj中形成一對的第一串ST1和第二串ST2。

參照圖11，在具有第二結(jié)構(gòu)的存儲塊BLKj中，多個(gè)單元串可以定義多個(gè)對的這種方式來設(shè)置，其中單元串中的每一個(gè)利用如上文參照圖9和圖10所述的通過管柵PG被電聯(lián)接的一個(gè)上部串和一個(gè)下部串來實(shí)現(xiàn)。

例如，在具有第二結(jié)構(gòu)的存儲塊BLKj中，沿著第一溝道CH1(未示出)堆疊的存儲器單元CG0至CG31，例如，至少一個(gè)源極選擇柵SSG1和至少一個(gè)漏極選擇柵DSG1可形成第一串ST1，并且沿著第二溝道CH2(未示出)堆疊的存儲器單元CG0至CG31，例如，至少一個(gè)源極選擇柵SSG2和至少一個(gè)漏極選擇柵DSG2可形成第二串ST2。

第一串ST1和第二串ST2可以被電聯(lián)接至相同的漏極選擇線DSL和相同的源極選擇線SSL。第一串ST1可被電聯(lián)接至第一位線BL1。第二串ST2可被電聯(lián)接至第二位線BL2。

雖然圖11示出第一串ST1和第二串ST2被電聯(lián)接至相同的漏極選擇線DSL和相同的源極選擇線SSL，但是可想到，第一串ST1和第二串ST2可被電聯(lián)接至相同的源極選擇線SSL和相同的位線BL，第一串ST1可被電聯(lián)接至第一漏極選擇線DSL1，并且第二串ST2可被電聯(lián)接至第二漏極選擇線DSL2。進(jìn)一步地，可想到，第一串ST1和第二串ST2可被電聯(lián)接至相同的漏極選擇線DSL和相同的位線BL，第一串ST1可被電聯(lián)接至第一源極選擇線SSL1，并且第二串ST2可被電聯(lián)接至第二源極選擇線SSL2。

圖12是說明根據(jù)本發(fā)明的實(shí)施例的存儲器裝置的配置的簡圖。

可看出，參照圖3的存儲器裝置150的配置示出圖12的存儲器裝置。即，根據(jù)本發(fā)明的實(shí)施例，存儲器裝置150可進(jìn)一步包括控制電路1210和成功/失敗檢查電路1220。

當(dāng)執(zhí)行編程操作時(shí)，根據(jù)本發(fā)明的實(shí)施例的存儲器裝置150可將編程脈沖施加至存儲器單元MC的字線WL。然后，存儲器裝置150可使用聯(lián)接至存儲器單元MC的頁面緩沖器PB執(zhí)行用于檢查是否已完成對存儲器單元MC的編程操作的編程驗(yàn)證操作。此外，存儲器裝置150可執(zhí)行用于通過計(jì)數(shù)通過編程驗(yàn)證操作所檢查的失敗的存儲器單元確定失敗位是否產(chǎn)生至錯(cuò)誤校正碼(ECC)可能的程度的成功/失敗檢查操作。如果作為確定的結(jié)果，所產(chǎn)生的失敗位的數(shù)量小于ECC-允許位的數(shù)量，則編程操作被視為成功。如果作為確定的結(jié)果，所產(chǎn)生的失敗位的數(shù)量等于或大于ECC-允許位的數(shù)量，則編程操作被視為失敗。

讀取/寫入電路320的多個(gè)頁面緩沖器PB 322、324、……、326可通過各自的位線BL0至BLm-1被聯(lián)接至存儲器單元(例如，MC0)并且可執(zhí)行編程驗(yàn)證操作。頁面緩沖器PB根據(jù)存儲器單元MC0的編程狀態(tài)存儲驗(yàn)證數(shù)據(jù)，并且基于存儲的驗(yàn)證數(shù)據(jù)，將感測節(jié)點(diǎn)SN0至SNm-1的電勢保持至高電平，或?qū)⒏袦y節(jié)點(diǎn)的電勢改變至低電平。例如，如果存儲器單元MC0的編程狀態(tài)被確定為成功，則驗(yàn)證數(shù)據(jù)“1”被存儲，并且感測節(jié)點(diǎn)SN0至SNm-1切換至低電平。如果存儲器單元MC0的編程狀態(tài)被確定為失敗，則驗(yàn)證數(shù)據(jù)“0”被存儲，并且感測節(jié)點(diǎn)SN0至SNm-1保持高電平。參照下面的附圖，詳細(xì)描述當(dāng)執(zhí)行程序驗(yàn)證操作時(shí)頁面緩沖器PB的操作。

成功/失敗檢查電路1220可比較流入電流路徑中的第一電流的數(shù)量與對應(yīng)于可由錯(cuò)誤校正碼(ECC)電路(未示出)處理的允許位的數(shù)量的第二電流的數(shù)量，并且基于比較輸出成功/失敗信號PASS/FAIL，其中第一電流根據(jù)讀取/寫入電路320的頁面緩沖器PB的感測節(jié)點(diǎn)SN的電壓電平而產(chǎn)生。例如，如果流入電流路徑中的第一電流的測量數(shù)量大于對應(yīng)于允許位的數(shù)量的第二電流的參考數(shù)量，則成功/失敗檢查電路1220輸出失敗信號FAIL。如果第一電流的測量數(shù)量等于或小于第二電流的參考數(shù)量，則成功/失敗檢查電路1220輸出成功信號PASS。參照下面的附圖，詳細(xì)描述成功/失敗檢查電路1220的更詳細(xì)的配置和操作。

控制電路1210可響應(yīng)于由成功/失敗檢查電路1220輸出的成功或失敗信號PASS或FAIL，確定編程操作是成功或失敗，并且檢查對應(yīng)的存儲塊是否為失敗。根據(jù)本發(fā)明的實(shí)施例，存儲器裝置150可使用用于升高和施加編程電壓的增量階躍脈沖編程(ISPP)方法，即脈沖信號一次增加一步，執(zhí)行編程操作。在這種情況下，當(dāng)施加初始設(shè)定數(shù)量的編程脈沖時(shí)，控制電路1210可以跳過用于確定編程操作成功或失敗的操作，因此提高存儲器系統(tǒng)的運(yùn)行速度。

在施加初始設(shè)定數(shù)量的編程脈沖后，響應(yīng)于成功或失敗信號PASS或FAIL，控制電路1210可確定對相應(yīng)頁面的編程操作。響應(yīng)于由成功/失敗檢查電路1220輸出的成功信號PASS，控制電路1210可確定對相應(yīng)頁面的編程操作成功并且終止編程操作。而且，當(dāng)成功/失敗檢查電路1220輸出失敗信號FAIL時(shí)，控制電路1210可產(chǎn)生內(nèi)部指令CMDi并且控制電壓供應(yīng)電路310，使得電壓供應(yīng)電路310可升高編程脈沖階躍電壓并且再次將升高的編程脈沖施加至字線WL。

響應(yīng)于失敗信號FAIL，控制電路1210可重復(fù)控制電壓供應(yīng)電路310，使得電壓供應(yīng)電路310可升高編程脈沖并且將升高的編程脈沖施加至字線WL，直至編程脈沖的施加數(shù)量達(dá)到最大數(shù)量。編程脈沖的最大施加數(shù)量可以是預(yù)設(shè)的最大數(shù)量。所以，如果甚至在已經(jīng)施加了預(yù)設(shè)的最大數(shù)量的編程脈沖之后，成功/失敗檢查電路1220還產(chǎn)生失敗信號FAIL，則控制電路1210可確定對應(yīng)的存儲器頁面編程失敗并且終止編程操作。對應(yīng)的存儲器頁面可被確定為“失敗”頁面。然后，可避免在這種失敗頁面上執(zhí)行隨后的編程和讀取操作。當(dāng)檢查包括該頁面的對應(yīng)存儲塊是否為失敗存儲塊時(shí)，可參考這種失敗頁面。

此外，控制電路1210可檢查可由ECC電路(未示出)處理的允許位的數(shù)量，并且根據(jù)所檢查的允許位的數(shù)量產(chǎn)生驗(yàn)證信號CB<0:m-1>?？刂齐娐?210可根據(jù)允許位的數(shù)量確定驗(yàn)證信號CB<0:m-1>的位值。根據(jù)本發(fā)明的實(shí)施例的控制電路1210可響應(yīng)于由成功/失敗檢查電路1220輸出的成功信號PASS來改變驗(yàn)證信號CB<0:m-1>的位值并且輸出具有改變的位值的驗(yàn)證信號CB<0:m-1>。參照圖14的成功/失敗檢查電路1220的操作，詳細(xì)地描述這種操作。

圖13是示出包括在圖12的讀取/寫入電路320中的頁面緩沖器PB的示例的電路圖。多個(gè)頁面緩沖器PB 322、324、......、326的第一頁面緩沖器322已被例示為典型示例。

參照圖13，第一頁面緩沖器322可包括位線連接單元1310、預(yù)充電單元1320、鎖存單元1330、數(shù)據(jù)輸入單元1340和感測單元1350。

位線連接單元1310可被聯(lián)接在位線BL0和感測節(jié)點(diǎn)SN0之間，并可響應(yīng)于連接信號PBSENSE將位線BL0和感測節(jié)點(diǎn)SN0聯(lián)接。位線連接單元1310可包括第一NMOS晶體管N1。

預(yù)充電單元1320可被聯(lián)接在電源電壓終端VDD和感測節(jié)點(diǎn)SN0之間，并且可響應(yīng)于預(yù)充電信號PRECHb將感測節(jié)點(diǎn)SN0預(yù)充電至電源電壓電平。預(yù)充電單元1320可包括第一PMOS晶體管P1。

鎖存單元1330可被聯(lián)接至感測節(jié)點(diǎn)SN0并且可響應(yīng)于鎖存的數(shù)據(jù)將感測節(jié)點(diǎn)SN0的電勢改變至高電平或低電平。鎖存單元1330可包括在相反方向并聯(lián)聯(lián)接在第一節(jié)點(diǎn)QM和第二節(jié)點(diǎn)QM_N之間的逆變器IV1和IV2、聯(lián)接在第一節(jié)點(diǎn)QM和感測節(jié)點(diǎn)SN0之間的第二NMOS晶體管N2和聯(lián)接在第二節(jié)點(diǎn)QM_N和感測節(jié)點(diǎn)SN0之間的第三NMOS晶體管N3。響應(yīng)于第一傳輸信號TRANM_N，第二NMOS晶體管N2可被接通。響應(yīng)于第二傳輸信號TRANM，第三NMOS晶體管N3可被接通。

數(shù)據(jù)輸入單元1340可被聯(lián)接在公共節(jié)點(diǎn)COM和鎖存單元1330的第一節(jié)點(diǎn)QM和第二節(jié)點(diǎn)QM_N之間，并且響應(yīng)于第一輸入信號MRST和第二輸入信號MSET將由公共節(jié)點(diǎn)COM的電勢確定的數(shù)據(jù)輸入至鎖存單元1330。數(shù)據(jù)輸入單元1340可包括第四NMOS晶體管N4和第五NMOS晶體管N5。第四NMOS晶體管N4可被聯(lián)接在第一節(jié)點(diǎn)QM和公共節(jié)點(diǎn)COM之間，并且可響應(yīng)于第一輸入信號MRST被接通。第五NMOS晶體管N5可被聯(lián)接在第二節(jié)點(diǎn)QM_N和公共節(jié)點(diǎn)COM之間，并且可響應(yīng)于第二輸入信號MSET被接通。

感測單元1350可被聯(lián)接在公共節(jié)點(diǎn)COM和接地電壓終端GND之間。響應(yīng)于檢測節(jié)點(diǎn)SN0的電勢，感測單元1350可被接通或關(guān)閉，從而控制公共節(jié)點(diǎn)COM的電勢。感測單元1350可包括第六NMOS晶體管N6。

下面描述當(dāng)執(zhí)行頁面緩沖器322的編程驗(yàn)證操作時(shí)用于存儲驗(yàn)證數(shù)據(jù)的操作。

頁面緩沖器322驗(yàn)證通過相應(yīng)位線BL0被聯(lián)接至其的存儲器單元(例如MC0)的編程狀態(tài)?？梢韵褡x取操作一樣執(zhí)行編程驗(yàn)證操作。首先，頁面緩沖器322可將位線BL0預(yù)充電至高電壓電平，然后可將驗(yàn)證電壓施加至被聯(lián)接至存儲器單元MC0的位線BL0。因此，位線BL0的電勢根據(jù)存儲器單元MC0的編程狀態(tài)可保持高電平或者可放電至低電平。這時(shí)，被編程到存儲器單元MC0中的編程數(shù)據(jù)已經(jīng)被存儲在頁面緩沖器322的鎖存單元1330中。頁面緩沖器322可比較編程數(shù)據(jù)與位線BL0的電勢并且將相應(yīng)的驗(yàn)證數(shù)據(jù)存儲在鎖存單元1330中。如果作為比較結(jié)果，編程數(shù)據(jù)和位線BL0的電勢相互對應(yīng)，則對應(yīng)的編程操作被確定為成功，即順利地完成。因此，在這種情況下，驗(yàn)證數(shù)據(jù)可指示第二節(jié)點(diǎn)QM_N的電勢變?yōu)椤?”，即高電平。如果作為比較結(jié)果，編程數(shù)據(jù)和位線BL0的電勢相互不對應(yīng)，則因此確定對應(yīng)的編程操作失敗，即沒有順利完成，驗(yàn)證數(shù)據(jù)可指示第二節(jié)點(diǎn)QM_N的電勢變?yōu)椤?”，即低電平。其后，頁面緩沖器322可通過使用預(yù)充電單元1320將感測節(jié)點(diǎn)SN0預(yù)充電至高電壓電平，并且可響應(yīng)于高電平的第一傳輸信號TRANM_N，將第一節(jié)點(diǎn)QM和感測節(jié)點(diǎn)SN0聯(lián)接。因此，響應(yīng)于鎖存在鎖存單元1330中的驗(yàn)證數(shù)據(jù)的值，感測節(jié)點(diǎn)SN0的電勢可被控制。即，如果存儲器單元MC0被確定為成功單元，即順利完成了編程操作的單元，則頁面緩沖器322的感測節(jié)點(diǎn)SN0可被放電至低電壓電平。如果存儲器單元MC0被確定為編程失敗單元，即沒有順利完成編程操作的單元，則頁面緩沖器322的感測節(jié)點(diǎn)SN0可保持高電壓電平。

圖14是示出根據(jù)本發(fā)明的實(shí)施例的圖12的成功/失敗檢查電路1220的示例的電路圖。

參照圖14，成功/失敗檢查電路1220可包括電流供應(yīng)單元1410、參考電流產(chǎn)生單元1420、感測電流產(chǎn)生單元1430和比較單元1440。

電流供應(yīng)單元1410可包括第一PMOS晶體管PM1和第二PMOS晶體管PM2。第一PMOS晶體管PM1可被聯(lián)接在電源電壓終端VDD和第一節(jié)點(diǎn)N1之間。第二PMOS晶體管PM2可被聯(lián)接在電源電壓終端VDD和第二節(jié)點(diǎn)N2之間。第一PMOS晶體管PM1和第二PMOS晶體管PM2的柵極可被聯(lián)接至第二節(jié)點(diǎn)N2。

參考電流產(chǎn)生單元1420可被聯(lián)接在電流供應(yīng)單元1410的第一節(jié)點(diǎn)N1和接地電壓終端GND之間。參考電流產(chǎn)生單元1420可包括多個(gè)第一電流分布單元1420_0至1420_m-1，其對應(yīng)于驗(yàn)證信號CB<0:m-1>的多個(gè)位值CB<0>至CB<m-1>、并聯(lián)聯(lián)接在第一節(jié)點(diǎn)N1和接地電壓終端GND之間。第一電流分布單元1420_0至1420_m-1中的每一個(gè)可包括串聯(lián)聯(lián)接在第一節(jié)點(diǎn)N1和接地電壓終端GND之間的兩個(gè)NMOS晶體管。

例如，第一電流分布單元1420_0可包括串聯(lián)聯(lián)接在第一節(jié)點(diǎn)N1和接地電壓終端GND之間的第一NMOS晶體管NM1和第二NMOS晶體管NM2。響應(yīng)于啟動信號ENB，第一NMOS晶體管NM1可被接通。響應(yīng)于對應(yīng)的位值，即驗(yàn)證信號CB<0:m-1>的第一位值CB<0>，第二NMOS晶體管NM2可被接通。

如上所述，可根據(jù)可由ECC電路(未示出)處理的允許位的數(shù)量確定驗(yàn)證信號CB<0:m-1>的多個(gè)位值。例如，如果可由ECC電路處理的允許位的數(shù)量為(a<m)，則多個(gè)位值可包括“a”個(gè)高電平“1”的位值和“m-a”個(gè)低電平“0”的位值。在這種情況下，電流分布單元1420_0至1420_m-1可響應(yīng)于“a”個(gè)高電平的位值形成從第一節(jié)點(diǎn)N1至接地電壓終端GND的“a”個(gè)電流路徑。

感測電流產(chǎn)生單元1430可被聯(lián)接在電流供應(yīng)單元1410的第二節(jié)點(diǎn)N2和接地電壓終端GND之間。感測電流產(chǎn)生單元1430可包括對應(yīng)于多個(gè)頁面緩沖器PB的并聯(lián)聯(lián)接在第二節(jié)點(diǎn)N2和接地電壓終端GND之間的多個(gè)第二電流分布單元1430_0至1430_m-1。第二電流分布單元1430_0至1430_m-1中的每一個(gè)可包括串聯(lián)聯(lián)接在第二節(jié)點(diǎn)N2和接地電壓終端GND之間的兩個(gè)NMOS晶體管。

例如，第二電流分布單元1430_0包括串聯(lián)聯(lián)接在第二節(jié)點(diǎn)N2和接地電壓終端GND之間的第三NMOS晶體管NM3和第四NMOS晶體管NM4。響應(yīng)于啟動信號ENB，第三NMOS晶體管NM3可被接通。響應(yīng)于對應(yīng)的頁面緩沖器，即第一頁面緩沖器322的驗(yàn)證節(jié)點(diǎn)SN0的電勢，第四NMOS晶體管NM4可被接通。即，響應(yīng)于對應(yīng)的頁面緩沖器PB的感測節(jié)點(diǎn)SN的電勢，第二電流分布單元1430_0至1430_m-1中的每一個(gè)可形成從第二節(jié)點(diǎn)N2至接地電壓終端GND的電流路徑。

比較單元1440可比較流經(jīng)參考電流產(chǎn)生單元1420的參考電流Iref與流經(jīng)感測電流產(chǎn)生單元1430的感測電流Ipb并且產(chǎn)生成功或失敗信號PASS或FAIL。例如，如果參考電流Iref高于感測電流Ipb，則比較單元1440可產(chǎn)生高電平的成功信號PASS，因?yàn)榈谝还?jié)點(diǎn)N1的參考電勢Vref小于第二節(jié)點(diǎn)N2的感測電勢Vpb。如果參考電流Iref小于感測電流Ipb，則比較單元1440可產(chǎn)生低電平的失敗信號FAIL，因?yàn)榈谝还?jié)點(diǎn)N1的參考電勢Vref高于第二節(jié)點(diǎn)N2的感測電勢Vpb。

即，根據(jù)本發(fā)明的實(shí)施例，頁面緩沖器PB可驗(yàn)證存儲器單元MC的編程狀態(tài)，并且如果作為驗(yàn)證結(jié)果，存儲器單元MC被確定為編程失敗，則將感測節(jié)點(diǎn)SN保持至高電平。因此，與被確定為編程失敗的存儲器單元MC一樣多的感測節(jié)點(diǎn)SN可被保持至高電平，并且對應(yīng)的第二電流分布單元1430_0至1430_m-1可被接通，因此形成電流路徑。相反，在參考電流產(chǎn)生單元1420中，驗(yàn)證信號CB<0:m-1>可具有與允許位一樣多的高電平的位值，并且對應(yīng)的第一電流分布單元1420_0至1420_m-1可被接通，因此形成電流路徑。

因此，如果被確定為編程失敗的存儲器單元MC的數(shù)量小于允許位的數(shù)量，則被接通的第二電流分布單元1430_0至1430_m-1的數(shù)量可小于被接通的第一電流分布單元1420_0至1420_m-1的數(shù)量。結(jié)果是，因?yàn)楦袦y電流Ipb小于參考電流Iref，所以比較單元1440可產(chǎn)生高電平的成功信號PASS。相反，如果被確定為編程失敗的存儲器單元MC的數(shù)量大于允許位的數(shù)量，則被接通的第二電流分布單元1430_0至1430_m-1的數(shù)量可能大于第一電流分布單元1420_0至1420_m-1的數(shù)量。因此，因?yàn)楦袦y電流Ipb高于參考電流Iref，所以比較單元1440可產(chǎn)生低電平的失敗信號FAIL。

下面參照圖12-圖14描述根據(jù)本發(fā)明的實(shí)施例的存儲器裝置150的操作。當(dāng)基于設(shè)定的ECC標(biāo)準(zhǔn)(criterion)執(zhí)行編程驗(yàn)證操作時(shí)，如果作為驗(yàn)證的結(jié)果編程操作被確定為順利，則可以使ECC標(biāo)準(zhǔn)收緊，并且可再次執(zhí)行驗(yàn)證操作。

例如，控制電路1210可設(shè)定可由ECC電路(未示出)處理的允許位的數(shù)量作為ECC標(biāo)準(zhǔn)并且可確定驗(yàn)證信號CB<0:m-1>的位值。因此，成功/失敗檢查電路1220可基于確定的驗(yàn)證信號CB<0:m-1>執(zhí)行編程成功/失敗檢查操作，并且產(chǎn)生成功或失敗信號PASS或FAIL。如果被確定為編程失敗的存儲器單元MC的數(shù)量大于如上所述的允許位的數(shù)量，則成功/失敗檢查電路1220可產(chǎn)生失敗信號FAIL。響應(yīng)于失敗信號FAIL，控制電路1210可進(jìn)行控制使得編程電壓可被升高階躍電壓，并且可執(zhí)行編程和驗(yàn)證操作和編程成功/失敗檢查操作。

相反，如果通過連續(xù)的編程操作，被確定為編程失敗的存儲器單元MC的數(shù)量小于允許位的數(shù)量，則成功/失敗檢查電路1220產(chǎn)生成功信號PASS。響應(yīng)于成功信號PASS，控制電路1210可調(diào)節(jié)驗(yàn)證信號CB<0:m-1>的位值，并且可進(jìn)行控制使得再次執(zhí)行驗(yàn)證操作。例如，如果ECC電路(未示出)將100位的閾值處理為允許位，并且基于100位的閾值的編程操作通過驗(yàn)證操作被確定為順利，則閾值可被降低至70位，并且基于更緊的標(biāo)準(zhǔn)再次執(zhí)行驗(yàn)證操作。

在這種情況下，被確定為編程失敗的頁面可通過將它們上的信息存儲在狀態(tài)寄存器(未示出)中管理。因此，存儲器裝置不僅驗(yàn)證頁面的編程操作，而且存儲器裝置也可分別管理屬于被驗(yàn)證的頁面但具有性能惡化的高風(fēng)險(xiǎn)的頁面。當(dāng)在諸如垃圾收集的操作中選擇犧牲塊時(shí)，可以參照關(guān)于這些頁面的信息。用于通過檢查除了具有這種高風(fēng)險(xiǎn)的頁面之外的無效頁面的數(shù)量而選擇犧牲塊的方法在本領(lǐng)域中是已知的，因此省略了其詳細(xì)描述。

圖15是說明根據(jù)本發(fā)明的實(shí)施例的圖12的存儲器裝置150的總體操作的流程圖。

1)編程操作S1510

首先，電壓供應(yīng)電路310可在控制電路1210的控制下通過將編程電壓施加至存儲塊152的字線(例如WL0)啟動編程操作。這時(shí)，讀取/寫入電路320的多個(gè)頁面緩沖器PB可存儲編程數(shù)據(jù)并且響應(yīng)于存儲的編程數(shù)據(jù)改變各自的位線BL的電勢。因此，響應(yīng)于各自的位線BL的電勢，聯(lián)接至字線WL0的存儲器單元MC0可被編程。

2)編程驗(yàn)證操作S1520

電壓供應(yīng)電路310可在控制電路1210的控制下將驗(yàn)證電壓施加至存儲塊152的字線WL0。讀取/寫入電路320的多個(gè)頁面緩沖器PB可驗(yàn)證存儲器單元MC0的編程狀態(tài)。在這種情況下，頁面緩沖器PB可比較從存儲器單元MC0中讀取的數(shù)據(jù)與鎖存的編程數(shù)據(jù)并且改變對應(yīng)的感測節(jié)點(diǎn)SN的電勢。

3)在步驟S1530中確定成功或失敗PASS或FAIL

成功/失敗檢查電路1220可計(jì)數(shù)被確定為編程失敗的存儲器單元MC0的數(shù)量，比較存儲器單元MC0的計(jì)數(shù)數(shù)量與ECC操作中的允許標(biāo)準(zhǔn)并且執(zhí)行成功/失敗檢查操作。如果作為步驟S1530中確定的結(jié)果，被確定為編程失敗的存儲器單元MC0的數(shù)量大于允許標(biāo)準(zhǔn)，則成功/失敗檢查電路1220可產(chǎn)生失敗信號FAIL，然后在步驟S1540中確定編程脈沖的施加數(shù)量。然而，如果作為步驟S1530中確定的結(jié)果，被確定為編程失敗的存儲器單元MC0的數(shù)量小于允許標(biāo)準(zhǔn)，則成功/失敗檢查電路1220可產(chǎn)生成功信號PASS，因此在步驟S1570中驗(yàn)證標(biāo)準(zhǔn)被收緊。

4)在步驟S1540中確定編程脈沖的施加數(shù)量

如果作為步驟S1530中確定的結(jié)果，編程操作被確定為失敗，則在步驟S1540中對施加的編程電壓的數(shù)量計(jì)數(shù)并與預(yù)設(shè)數(shù)量比較。如果作為比較的結(jié)果，發(fā)現(xiàn)施加的編程電壓的數(shù)量等于或大于(即≥)預(yù)設(shè)數(shù)量，則在步驟S1550中對應(yīng)的頁面可被認(rèn)為編程失敗頁面，并且可終止編程操作。即，當(dāng)根據(jù)ISPP方法升高和施加編程電壓時(shí)，編程操作可在預(yù)設(shè)的最大迭代數(shù)量內(nèi)重復(fù)執(zhí)行。

5)在步驟S1560中升高編程電壓

如果作為步驟S1540中的比較結(jié)果，發(fā)現(xiàn)所施加的編程電壓的數(shù)量小于(即<)預(yù)設(shè)數(shù)量，則編程電壓可被升高階躍電壓，并且可執(zhí)行編程操作S1510?？苫诓襟ES1530中確定的結(jié)果和步驟S1540中確定的結(jié)果重復(fù)編程操作S1510和編程驗(yàn)證操作S1520。

6)在步驟S1570中收緊驗(yàn)證標(biāo)準(zhǔn)

如果作為在步驟S1350中確定的結(jié)果，編程操作被確定為成功，則控制電路1210可收緊成功/失敗檢查電路1220的允許標(biāo)準(zhǔn)?？刂齐娐?210可通過減小驗(yàn)證信號CB<0:m-1>的激活的位值的數(shù)量而收緊成功/失敗檢查電路1220的允許標(biāo)準(zhǔn)。

7)確定惡化性能(S1580)

成功/失敗檢查電路1220可確定頁面的惡化性能，其中頁面的編程操作已根據(jù)收緊的允許標(biāo)準(zhǔn)完成(或成功)。如果在相應(yīng)頁面中被確定為編程失敗的存儲器單元MC0的數(shù)量滿足收緊的標(biāo)準(zhǔn)，則編程操作可最終被確定為成功并因此終止。如果在相應(yīng)頁面中被確定為編程失敗的存儲器單元MC0的數(shù)量滿足編程驗(yàn)證標(biāo)準(zhǔn)，但不滿足用于確定惡化性能的收緊的標(biāo)準(zhǔn)，則相應(yīng)頁面可被視為惡化頁面，并在步驟S1590中被分別管理。在這種情況下，不像在失敗頁面中，可對相應(yīng)頁面繼續(xù)執(zhí)行編程/讀取操作，因?yàn)橐秧樌貓?zhí)行對相應(yīng)頁面的編程操作。

如上所述，存儲器單元的狀態(tài)可通過根據(jù)本發(fā)明的實(shí)施例的用于編程操作的成功/失敗檢查操作被定期檢查而不需要單獨(dú)的讀取操作。在本實(shí)施例中，編程操作已經(jīng)以示例的方式說明。然而，注意的是，本發(fā)明也可應(yīng)用于擦除操作。在這種情況下，除了可對每個(gè)存儲塊執(zhí)行擦除操作以及檢查每個(gè)存儲塊的擦除成功或失敗之外，擦除操作可與編程操作類似。所以，不需要關(guān)于擦除操作的詳細(xì)描述。因此，在不增加固件開支的情況下，可降低讀取延遲。

此外，當(dāng)基于除了正常情況外的惡化情況設(shè)定編程/擦除驗(yàn)證標(biāo)準(zhǔn)時(shí)，雖然存儲器單元現(xiàn)在處于成功狀態(tài)，但是當(dāng)其惡化時(shí)可以預(yù)期存儲器單元會具有什么性能。因此，因?yàn)槭孪葯z測和避免了數(shù)據(jù)誤差，所以可改善存儲器單元的滯留性能和可靠性。

這種技術(shù)的優(yōu)勢在于它可改善存儲器單元的可靠性，而不需要單獨(dú)的讀取操作，因?yàn)楦鶕?jù)在存儲器單元上執(zhí)行的編程/擦除操作，通過驗(yàn)證操作可定期地檢查存儲器單元的狀態(tài)。

即，當(dāng)存儲器單元惡化時(shí)，可通過預(yù)測存儲器單元的性能事先檢測數(shù)據(jù)誤差而不增加固件開支。

雖然出于說明的目的已經(jīng)描述了各種實(shí)施例，但是對于本領(lǐng)域技術(shù)人員顯而易見的是，在不脫離如權(quán)利要求限定的本發(fā)明的精神和/或范圍的情況下，可以做出各種變化和變型。