本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種電荷泵時鐘控制電路。本發(fā)明還涉及一種電荷泵時鐘控制方法。

背景技術(shù)：

如圖1所示，是現(xiàn)有低壓差線性穩(wěn)壓器(LDO)電路的應(yīng)用示意圖；現(xiàn)有LDO電路1的輸出電壓V_LDO連接到閃存模塊(Flash IP)2，閃存模塊2包括了閃存單元陣列3和外圍電路4，外圍電路4包括電荷泵(Charge Pump)5和檢測放大器(Sense Amplifier，SA)6以及其它控制邏輯電路6。

如圖2所示，是現(xiàn)有LDO電路；現(xiàn)有LDO電路包括一個差分放大器、PMOS管PM2和有電阻R0和R1組成的電阻串，差分放大器的一個輸入端連接參考電壓VREF，另一個輸入端連接由電阻串對LDO輸出電壓V_LDO分壓后形成的反饋電壓VFD，PMOS管PM2的漏極輸出LDO輸出電壓V_LDO,PMOS管PM2的源極連接電壓VCC，電壓VCC做LDO電路的主體電路的輸入電壓。圖1中所示的差分放大器包括由NMOS管NM0和NM1組成的差分放大器主體電路，由PMOS管PM0和PM1組成的有源負載電路，以及由NMOS管NMirr0和NMirr1組成的鏡像電路，NMOS管NMirr0的漏極輸入電流源IB，NMOS管NMirr1提供尾電流；在PMOS管PM2的柵極和漏極之間還串聯(lián)有補償電阻Rc和補償電容Cc。節(jié)點NB為NMOS管NMirr0和NMirr1的柵極連接點，節(jié)點PB為PMOS管PM0和PM1的柵極連接點，節(jié)點PG為PMOS管PM2的柵極連接點。

如圖3所示，是現(xiàn)有電荷泵的結(jié)構(gòu)示意圖；圖3中的電荷泵單獨用標記9表示，電荷泵9的輸入端連接時鐘信號CLK，時鐘信號CLK由時鐘產(chǎn)生電路8提供，時鐘產(chǎn)生電路8一般由環(huán)形振蕩器組成，時鐘產(chǎn)生電路8的輸入端連接有高頻使能信號HFEN，根據(jù)高頻使能信號HFEN的使能和不使能，時鐘信號CLK的頻率會不同?，F(xiàn)有電荷泵的工作電源由LDO電路1提供，電荷泵9在高頻使能信號HFEN的使能和不使能的切換過程中會產(chǎn)生功耗突變，最后會影響到LDO電路1的輸出電壓V_LDO。如圖4所示，是現(xiàn)有LDO電路1在高頻使能和不使能時的時鐘信號和輸出電壓的曲線；HFEN＝“1”表示高頻使能信號HFEN的使能，HFEN＝“0”表示高頻使能信號HFEN的不使能，由時鐘信號CLK的曲線可知，HFEN＝“1”時的時鐘信號CLK的頻率大于HFEN＝“0”時的時鐘信號CLK的頻率；由圖4可以看出，在高頻使能信號HFEN的使能和不使能的切換過程中會使LDO電路1的輸出電壓V_LDO產(chǎn)生過沖，過沖分別如虛線圈101和102處所示，這兩處分別對應(yīng)于一個向上的過沖和一個向下的過沖，且分別對應(yīng)于HFEN由“1”切換為“0”和由“0”切換為“1”的位置處。

由上可知，現(xiàn)有LDO電路1在不同模式下，會發(fā)生時鐘頻率的突變從而導(dǎo)致LDO電路1的輸出電壓V_LDO不穩(wěn)的問題。在低功耗應(yīng)用中如銀行卡應(yīng)用會給LDO電路帶來額外的開銷。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種電荷泵時鐘控制電路，能使電荷泵消耗的功耗連續(xù)變化，減少工作電源如LDO輸出電壓的過沖。為此，本發(fā)明還提供一種電荷泵時鐘控制方法。

為解決上述技術(shù)問題，本發(fā)明提供的電荷泵時鐘控制電路的電荷泵的時鐘信號由時鐘產(chǎn)生電路的輸出端提供。

所述時鐘產(chǎn)生電路的輸入端連接有高頻使能信號并在輸出端輸出所述時鐘信號。

在所述高頻使能信號使能時所述時鐘產(chǎn)生電路輸出的所述時鐘信號為第一頻率；在所述高頻使能信號不使能時所述時鐘產(chǎn)生電路輸出的所述時鐘信號為第二頻率，所述第二頻率小于所述第一頻率。

所述高頻使能信號通過時鐘控制電路輸入到所述時鐘產(chǎn)生電路的輸入端，在所述高頻使能信號進行信號切換時，所述時鐘控制電路通過連續(xù)變化的電流或電壓使所述時鐘信號的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化，從而使所述電荷泵消耗的功耗連續(xù)變化。

進一步的改進是，所述時鐘產(chǎn)生電路為環(huán)形振蕩器。

進一步的改進是，所述時鐘產(chǎn)生電路的環(huán)形振蕩器由奇數(shù)個反相延時單元的輸出端和輸入端首尾依次連接組成。

進一步的改進是，所述時鐘控制電路由一延時單元組成，所述延時單元使所述高頻使能信號的上升沿和下降沿連續(xù)平滑變化。

進一步的改進是，所述高頻使能信號經(jīng)過所述延時單元后連接到所述環(huán)形振蕩器的控制端，通過所述高頻使能信號的上升沿和下降沿連續(xù)平滑變化使所述環(huán)形振蕩器輸出的所述時鐘信號的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化。

進一步的改進是，所述環(huán)形振蕩器的控制端由和各所述反相延伸單元的電流路徑相連的MOS晶體管的柵極組成。

進一步的改進是，所述環(huán)形振蕩器的控制端對應(yīng)的MOS晶體管為NMOS管，所述NMOS管的源極接地、漏極連接對應(yīng)的所述反相延伸單元的電流路徑。

進一步的改進是，所述環(huán)形振蕩器的控制端對應(yīng)的MOS晶體管為PMOS管，所述PMOS管的源極接電源電壓、漏極連接對應(yīng)的所述反相延伸單元的電流路徑。

進一步的改進是，所述電荷泵的工作電源由LDO電路提供，通過使所述電荷泵消耗的功耗連續(xù)變化減少所述LDO電路的輸出電壓的過沖。

進一步的改進是，所述電荷泵為所述閃存模塊的外圍電路，所述閃存模塊包括閃存單元陣列以及外圍電路，所述外圍電路還包括檢測放大器；所述LDO電路的輸出電壓提供給所述閃存模塊。

為解決上述技術(shù)問題，本發(fā)明提供的電荷泵時鐘控制方法包括如下步驟：

所述高頻使能信號通過時鐘控制電路輸入到所述時鐘產(chǎn)生電路的輸入端，在所述高頻使能信號進行信號切換時，所述時鐘控制電路通過連續(xù)變化的電流或電壓使所述時鐘信號的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化，從而使所述電荷泵消耗的功耗連續(xù)變化。

所述高頻使能信號切換完成后：

在所述高頻使能信號使能時所述時鐘產(chǎn)生電路輸出具有第一頻率的所述時鐘信號；

在所述高頻使能信號不使能時所述時鐘產(chǎn)生電路輸出具有第二頻率的的所述時鐘信號，所述第二頻率小于所述第一頻率。

本發(fā)明通過在時鐘產(chǎn)生電路的高頻使能信號的輸入端設(shè)置時鐘控制電路，在高頻使能信號進行信號切換時，時鐘控制電路通過連續(xù)變化的電流或電壓能使時鐘信號的頻率在第一頻率和第二頻率之間連續(xù)變化，從而能使泵電壓信號連續(xù)變化，從而防止LDO電路的輸出電壓產(chǎn)生過沖，從而能降低在低功耗應(yīng)用中如銀行卡應(yīng)用中給LDO電路帶來額外的開銷。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步詳細的說明：

圖1是現(xiàn)有LDO電路的應(yīng)用示意圖；

圖2是現(xiàn)有LDO電路的主體電路圖；

圖3是現(xiàn)有電荷泵的結(jié)構(gòu)示意圖；

圖4是現(xiàn)有LDO電路在高頻使能和不使能時的時鐘信號和輸出電壓的曲線；

圖5是本發(fā)明實施例電荷泵時鐘控制電路的結(jié)構(gòu)示意圖；

圖6是本發(fā)明實施例電路中LDO電路在高頻使能和不使能時的時鐘信號和輸出電壓的曲線；

圖7是本發(fā)明實施例電路中的高頻使能信號及其延遲信號曲線；

圖8是本發(fā)明實施例電路中的環(huán)形振蕩器的電路圖。

具體實施方式

本發(fā)明實施例電荷泵時鐘控制電路所對應(yīng)的電荷泵的工作電壓采用LDO電路，LDO電路的應(yīng)用示意圖還請參考圖1所示；LDO電路1的輸出電壓V_LDO連接到閃存模塊2，閃存模塊2包括了閃存單元陣列3和外圍電路4，外圍電路4包括電荷泵5和檢測放大器6以及其它控制邏輯電路6。

如圖5所示，是本發(fā)明實施例電荷泵時鐘控制電路的結(jié)構(gòu)示意圖；電荷泵9的時鐘信號由時鐘產(chǎn)生電路8的輸出端提供，圖5中電荷泵單獨用標記9表示，當電荷泵應(yīng)用到圖1所述的閃存模塊2中時則采用標記5表示。所述時鐘產(chǎn)生電路8的輸入端連接有高頻使能信號HFEN并在輸出端輸出時鐘信號CLK。

在所述高頻使能信號HFEN使能時所述時鐘產(chǎn)生電路8輸出的所述時鐘信號CLK為第一頻率；在所述高頻使能信號HFEN不使能時所述時鐘產(chǎn)生電路8輸出的所述時鐘信號CLK為第二頻率，所述第二頻率小于所述第一頻率。圖6中顯示了本發(fā)明實施例電路中LDO電路在高頻使能和不使能時的時鐘信號曲線，在圖6中所述時鐘信號CLK的頻率用疏密不同的方波表示。

所述時鐘產(chǎn)生電路8中包括時鐘控制電路10，在所述高頻使能信號HFEN進行信號切換時，所述時鐘控制電路10通過連續(xù)變化的電流或電壓使所述時鐘信號CLK的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化，從而使所述電荷泵9消耗的功耗連續(xù)變化，進而能防止所述電荷泵9的工作電源產(chǎn)生過沖。本發(fā)明實施例電路中，所述電荷泵9的工作電源由LDO電路1提供，通過使所述電荷泵9消耗的功耗連續(xù)變化減少所述LDO電路1的輸出電壓的過沖。

如圖8所示，是本發(fā)明實施例電路的環(huán)形振蕩器的電路圖，本發(fā)明實施例中，所述時鐘產(chǎn)生電路8為環(huán)形振蕩器。所述時鐘產(chǎn)生電路8的環(huán)形振蕩器由奇數(shù)個反相延時單元10301的輸出端和輸入端首尾依次連接組成。

較佳選擇為，所述時鐘控制電路10由一延時單元10組成，所述延時單元10使所述高頻使能信號HFEN的上升沿和下降沿連續(xù)平滑變化。

所述高頻使能信號HFEN經(jīng)過所述延時單元10后輸出延遲信號VB并連接到所述環(huán)形振蕩器的控制端，通過所述高頻使能信號HFEN的上升沿和下降沿連續(xù)平滑變化使所述環(huán)形振蕩器輸出的所述時鐘信號CLK的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化。如圖7所示，是本發(fā)明實施例電路中的高頻使能信號HFEN及其延遲信號VB曲線，延遲信號VB在所述高頻使能信號HFEN的上升沿和下降沿呈連續(xù)平滑變化?？梢钥闯?，本發(fā)明實施例的較佳選擇方式中，所述時鐘控制電路10通過連續(xù)變化的電壓即延遲信號VB使所述時鐘信號CLK的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化。

如圖6所示，是本發(fā)明實施例電路中LDO電路在高頻使能和不使能時的時鐘信號和輸出電壓的曲線；可以看出，延遲信號VB在所述高頻使能信號HFEN的上升沿和下降沿呈連續(xù)平滑變化使得時鐘信號CLK在頻率變化時不是突變，而是連續(xù)的由一個頻率變化到另一個頻率，如大括號203所示位置處的時鐘信號CLK由第一頻率逐漸降低到第二頻率，大括號204所示位置處的時鐘信號CLK由第二頻率逐漸增加到第一頻率，頻率的逐漸連續(xù)變化也使得最后LDO電路1的輸出電壓V_LDO不再出現(xiàn)過沖現(xiàn)象，而是比較平滑的結(jié)構(gòu)，如圖6中的虛線圈201和202位置處都不再出現(xiàn)過沖，這和圖4中虛線圈101和102位置處出現(xiàn)過沖是不同的。

本發(fā)明實施例中，所述環(huán)形振蕩器的控制端由和各所述反相延伸單元的電流路徑相連的MOS晶體管302的柵極組成。所述環(huán)形振蕩器的控制端對應(yīng)的MOS晶體管302為NMOS管，所述NMOS管的源極接地、漏極連接對應(yīng)的所述反相延伸單元的電流路徑。在其它實施例中也能為：所述環(huán)形振蕩器的控制端對應(yīng)的MOS晶體管302為PMOS管，所述PMOS管的源極接電源電壓、漏極連接對應(yīng)的所述反相延伸單元的電流路徑。

使用本發(fā)明實施例電荷泵時鐘電路的控制方法包括如下步驟：

所述高頻使能信號HFEN通過時鐘控制電路10輸入到所述時鐘產(chǎn)生電路8的輸入端，在所述高頻使能信號HFEN進行信號切換時，所述時鐘控制電路10通過連續(xù)變化的電流或電壓使所述時鐘信號CLK的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化，從而使所述電荷泵9消耗的功耗連續(xù)變化。較佳選擇為，所述時鐘控制電路10通過連續(xù)變化的電壓即延遲信號VB使所述時鐘信號CLK的頻率在所述第一頻率和所述第二頻率之間連續(xù)變化。

所述高頻使能信號HFEN切換完成后：

在所述高頻使能信號HFEN使能時所述時鐘產(chǎn)生電路8輸出具有第一頻率的所述時鐘信號CLK。

在所述高頻使能信號HFEN不使能時所述時鐘產(chǎn)生電路8輸出具有第二頻率的的所述時鐘信號CLK，所述第二頻率小于所述第一頻率。

以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。