本發(fā)明涉及數(shù)據(jù)選通信號(hào)(data strobe signal，簡(jiǎn)稱DQS)的處理。

背景技術(shù)：

存儲(chǔ)器在接收主機(jī)的存儲(chǔ)器控制器發(fā)出的讀取指令后，會(huì)回傳數(shù)據(jù)信號(hào)(DQ)以及數(shù)據(jù)選通信號(hào)(DQS)給存儲(chǔ)器控制器，使存儲(chǔ)器控制器根據(jù)該數(shù)據(jù)選通信號(hào)(DQS)的上升沿或/以及下降沿將數(shù)據(jù)自數(shù)據(jù)信號(hào)(DQ)擷取出。

然而，數(shù)據(jù)選通信號(hào)(DQS)只有在有效區(qū)間內(nèi)的波形振蕩是用于數(shù)據(jù)信號(hào)(DQ)擷取。本技術(shù)領(lǐng)域一項(xiàng)重要課題包括正確截到該數(shù)據(jù)選通信號(hào)(DQS)在該有效區(qū)間內(nèi)的波形振蕩，使存儲(chǔ)器控制器得以正確自存儲(chǔ)器取得數(shù)據(jù)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種數(shù)據(jù)選通信號(hào)(DQS)處理系統(tǒng)以及處理方法。

根據(jù)本發(fā)明一種實(shí)施方式所實(shí)現(xiàn)的數(shù)據(jù)選通信號(hào)(DQS)處理系統(tǒng)包括計(jì)數(shù)電路、或邏輯電路、以及過濾電路。

該計(jì)數(shù)電路輸出多個(gè)計(jì)數(shù)信號(hào)，計(jì)數(shù)自存儲(chǔ)器傳遞而來的數(shù)據(jù)選通信號(hào)于有效區(qū)間內(nèi)的下降沿。該或邏輯電路接收所述計(jì)數(shù)信號(hào)以及選通窗口起始控制信號(hào)，以產(chǎn)生選通窗口信號(hào)。該過濾電路根據(jù)該選通窗口信號(hào)通過該數(shù)據(jù)選通信號(hào)。該選通窗口起始控制信號(hào)維持有效至少至所述計(jì)數(shù)信號(hào)之一開始跳變。

根據(jù)本發(fā)明一種實(shí)施方式實(shí)現(xiàn)的數(shù)據(jù)選通信號(hào)處理方法，包括以下步驟：輸出多個(gè)計(jì)數(shù)信號(hào)，計(jì)數(shù)自存儲(chǔ)器傳遞而來的數(shù)據(jù)選通信號(hào)于有效區(qū)間內(nèi)的下降沿；對(duì)所述計(jì)數(shù)信號(hào)以及選通窗口起始控制信號(hào)作或邏輯運(yùn)算，以產(chǎn)生選通窗口信號(hào)；以及根據(jù)該選通窗口信號(hào)通過該數(shù)據(jù)選通信號(hào)。該選通窗口起始控制信號(hào)維持有效至少至所述計(jì)數(shù)信號(hào)之一開始跳變。

本發(fā)明的前述數(shù)據(jù)選通信號(hào)處理系統(tǒng)以及處理方法以簡(jiǎn)單門電路而非復(fù)雜邏輯電路產(chǎn)生通過該數(shù)據(jù)選通信號(hào)的選通窗口信號(hào)，簡(jiǎn)單門電路(尤其當(dāng)設(shè)置在存儲(chǔ)器控制器的輸入輸出部分)可以直接接收存儲(chǔ)器來的數(shù)據(jù)選通信號(hào)，不會(huì)產(chǎn)生信號(hào)延遲，可保證產(chǎn)生的選通窗口信號(hào)在該數(shù)據(jù)選通信號(hào)有效區(qū)間內(nèi)的最后一個(gè)下降沿處及時(shí)關(guān)斷選通窗口而不反應(yīng)該數(shù)據(jù)選通信號(hào)的短脈沖干擾(glitch)。

下文特舉實(shí)施例，并配合所附圖示，詳細(xì)說明本發(fā)明內(nèi)容。

附圖說明

圖1說明根據(jù)本發(fā)明一種實(shí)施方式所實(shí)現(xiàn)的數(shù)據(jù)選通信號(hào)(DQS)處理系統(tǒng)；

圖2以方塊圖說明芯片100的輸入輸出部分的該硅片管腳DQS_pad；

圖3圖解該硅片管腳DQS_pad的一種實(shí)施方式；

圖4圖解前導(dǎo)區(qū)間具備1T長(zhǎng)度的本發(fā)明實(shí)施例各信號(hào)波形；以及

圖5圖解前導(dǎo)區(qū)間具備2T長(zhǎng)度的本發(fā)明實(shí)施例各信號(hào)波形。

具體實(shí)施方式

以下敘述列舉本發(fā)明的多種實(shí)施例。以下敘述介紹本發(fā)明的基本概念，且并非意圖限制本發(fā)明內(nèi)容。實(shí)際發(fā)明范圍應(yīng)依照本申請(qǐng)的權(quán)利要求的范圍來界定。

圖1說明根據(jù)本發(fā)明一種實(shí)施方式所實(shí)現(xiàn)的數(shù)據(jù)選通信號(hào)(DQS)處理系統(tǒng)。該數(shù)據(jù)選通信號(hào)(DQS)處理系統(tǒng)可實(shí)現(xiàn)在主機(jī)的存儲(chǔ)器控制器的輸入輸出部分(I/O section)之中，其中前述輸入輸出部分例如為硅片管腳(pad)DQS_pad。具有該硅片管腳DQS_pad的芯片100也可視為所述數(shù)據(jù)選通信號(hào)(DQS)處理系統(tǒng)。芯片100可能是芯片組(chipset)芯片；也可能是片上系統(tǒng)(System On Chip,SOC)主機(jī)芯片，該SOC主機(jī)芯片可能集成了處理器單元及芯片組等。芯片100包括存儲(chǔ)器控制器102，用于控制存儲(chǔ)器104。在一實(shí)施例中，該存儲(chǔ)器104為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，該存儲(chǔ)器控制器102為DRAM控制器。

如圖所示，存儲(chǔ)器控制器102下達(dá)讀取指令CMD給存儲(chǔ)器104后，存儲(chǔ)器104會(huì)回傳數(shù)據(jù)信號(hào)(DQ)以及數(shù)據(jù)選通信號(hào)(DQS)，分別透過該芯片100的硅片管腳DQ_pad以及DQS_pad由該存儲(chǔ)器控制器102接收。本發(fā)明在硅片管腳DQS中特別設(shè)計(jì)電路，使數(shù)據(jù)選通信號(hào)(DQS)經(jīng)處理后方輸入該存儲(chǔ)器控制器102。該存儲(chǔ)器控制器102因而得以正確地根據(jù)數(shù)據(jù)選通信號(hào)(DQS)的有效區(qū)間內(nèi)的信號(hào)上升沿或/以及下降沿將數(shù)據(jù)自數(shù)據(jù)信號(hào)(DQ)擷取出。

圖2以方塊圖說明芯片100的輸入輸出部分的該硅片管腳DQS_pad。硅片管腳DQS_pad包括計(jì)數(shù)電路202、或邏輯電路204、以及過濾電路206。

該計(jì)數(shù)電路102輸出多個(gè)計(jì)數(shù)信號(hào)CNT0、CNT1，計(jì)數(shù)自該存儲(chǔ)器104傳遞而來的數(shù)據(jù)選通信號(hào)DQS于有效區(qū)間內(nèi)的下降沿。選通窗口起始控制信號(hào)TNI_S可用于指示該計(jì)數(shù)電路102的計(jì)算確實(shí)是在數(shù)據(jù)選通信號(hào)DQS的該有效區(qū)間。該選通窗口起始控制信號(hào)TNI_S維持有效(例如高電平)至少至所述計(jì)數(shù)信號(hào)CNT0、CNT1其中之一開始跳變。該或邏輯電路204接收所述計(jì)數(shù)信號(hào)CNT0、CNT1以及該選通窗口起始控制信號(hào)TNI_S，以產(chǎn)生選通窗口信號(hào)TNI_gate。如此一來，該選通窗口信號(hào)TNI_gate相關(guān)于所述計(jì)數(shù)信號(hào)CNT0、CNT1的跳變。該選通窗口信號(hào)TNI_gate會(huì)在該數(shù)據(jù)選通信號(hào)DQS的上述有效區(qū)間內(nèi)的最后一個(gè)下降沿處跳變?yōu)闊o效，以及時(shí)關(guān)閉通過該數(shù)據(jù)選通信號(hào)DQS的選通窗口。該過濾電路206根據(jù)該選通窗口信號(hào)TNI_gate通過該數(shù)據(jù)選通信號(hào)DQS，余留其有效區(qū)間的信號(hào)振蕩成過濾后的數(shù)據(jù)選通信號(hào)ZI_P。實(shí)際傳送至該存儲(chǔ)器控制器102內(nèi)部的控制邏輯部分(圖未繪示)的是該數(shù)據(jù)選通信號(hào)ZI_P。

圖3圖解該硅片管腳DQS_pad的一種實(shí)施方式。以下對(duì)照?qǐng)D2方塊圖來討論。

該或邏輯電路204可以圖3的或門OR1以及或門OR2實(shí)現(xiàn)。該或門OR1具有第一輸入端接收所述計(jì)數(shù)信號(hào)CNT0、CNT1中的低位信號(hào)CNT0、以及第二輸入端耦接該或門OR2的輸出端。該或門OR2具有第一輸入端接收所述計(jì)數(shù)信號(hào)CNT0、CNT1中的高位信號(hào)CNT1、以及第二輸入端耦接該選通窗口起始控制信號(hào)TNI_S。該或門OR1的輸出端提供該選通窗口信號(hào)TNI_gate。

該計(jì)數(shù)電路202可以圖3的兩個(gè)D型觸發(fā)器DFF1與DFF2、三個(gè)反相器Inv1、Inv2與Inv3、或門OR3以及異或門XOR實(shí)現(xiàn)。該數(shù)據(jù)選通信號(hào)DQS可經(jīng)處理(圖中實(shí)施例是經(jīng)過與門AND2)或未經(jīng)處理交由反相器Inv1耦接至該D型觸發(fā)器DFF1的時(shí)鐘信號(hào)輸入端以及該D型觸發(fā)器DFF2的時(shí)鐘信號(hào)輸入端。該D型觸發(fā)器DFF1的輸出端Q輸出該低位信號(hào)CNT0。該D型觸發(fā)器DFF2的輸出端Q輸出該高位信號(hào)CNT1。該異或門XOR接收該低位信號(hào)CNT0以及該高位信號(hào)CNT1、且產(chǎn)生信號(hào)輸入該D型觸發(fā)器DFF2的輸入端D。該或門OR3的第一輸入端耦接該低位信號(hào)CNT0。該反相器Inv2將該或門OR2的該輸出端耦接至或門OR3的第二輸入端。該反相器Inv3將該或門OR3的輸出端耦接至該D型觸發(fā)器DFF1的輸入端D。此外，在一實(shí)施例中，如圖所示，該D型觸發(fā)器DFF1以及該D型觸發(fā)器DFF2是根據(jù)重置信號(hào)COMPPD在該數(shù)據(jù)選通信號(hào)DQS的該有效區(qū)間之前重置。一種實(shí)施方式是使該重置信號(hào)COMPPD早于該數(shù)據(jù)選通信DQS號(hào)的該有效區(qū)間2T～3T設(shè)定為有效(例如升為高電平)。該重置信號(hào)COMPPD可由存儲(chǔ)器控制器102內(nèi)的硬件產(chǎn)生。

該過濾電路206可以圖3的與門AND1實(shí)現(xiàn)。該與門AND1具有第一輸入端接收該選通窗口信號(hào)TNI_gate以及第二輸入端耦接該數(shù)據(jù)選通信號(hào)DQS。該與門AND1的輸出即過濾后的數(shù)據(jù)選通信號(hào)ZI_P。在圖示實(shí)施方式中(并不意圖來限定)，該過濾電路206還包括與門AND2，該與門AND2具有第一輸入端接收該數(shù)據(jù)選通信號(hào)DQS、第二輸入端接收該重置信號(hào)COMPPD、以及輸出端耦接該與門AND1的第二輸入端。

該選通窗口起始控制信號(hào)TNI_S除了如前述必須維持有效至少至所述計(jì)數(shù)信號(hào)CNT0、CNT1其中之一開始跳變之外，還有其他設(shè)計(jì)規(guī)定。存儲(chǔ)器104傳送而來的該數(shù)據(jù)選通信號(hào)DQS在其有效區(qū)間之前會(huì)有前導(dǎo)(preamble)區(qū)間，前導(dǎo)區(qū)間中包括低位區(qū)間，且該低位區(qū)間設(shè)置在該有效區(qū)間的信號(hào)振蕩之前，后續(xù)還有波形圖來說明。該選通窗口起始控制信號(hào)TNI_S由該存儲(chǔ)器控制器102內(nèi)部的控制邏輯部分(圖未繪示)控制設(shè)定，在一實(shí)施方式中，其可規(guī)劃成由該存儲(chǔ)器控制器102在該數(shù)據(jù)選通信號(hào)DQS的該低位區(qū)間內(nèi)設(shè)定為有效(例如上升為高電平)，例如經(jīng)由設(shè)定選通窗口原始控制信號(hào)TNI從而設(shè)定該該選通窗口起始控制信號(hào)TNI_S。另一種實(shí)施方式中，該存儲(chǔ)器控制器102于該低位區(qū)間之前(例如高位區(qū)間)將該選通窗口原始控制信號(hào)TNI設(shè)定為有效，而該選通窗口起始控制信號(hào)TNI_S是在該數(shù)據(jù)選通信號(hào)DQS進(jìn)入該低位區(qū)間的下降沿處，根據(jù)該選通窗口原始控制信號(hào)TNI跳變?yōu)橛行?例如上升為高電平)。圖3還有圖解該選通窗口起始控制信號(hào)TNI_S的產(chǎn)生電路，包括D型觸發(fā)器DFF3以及多工器Mux。

該多工器Mux的第一輸入端接收選通窗口原始控制信號(hào)TNI。該數(shù)據(jù)選通信號(hào)DQS反相(例如經(jīng)由第一反相器Inv1反相或者經(jīng)由與門AND2及第一反相器Inv1)后耦接至該D型觸發(fā)器DFF3的時(shí)鐘信號(hào)輸入端。該D型觸發(fā)器DFF3的輸入端D接收信號(hào)1’b1(在其它實(shí)施方式中也可以配置為其它輸入信號(hào))。該D型觸發(fā)器DFF3是根據(jù)該選通窗口原始控制信號(hào)TNI重置。該D型觸發(fā)器DFF3的輸出端Q提供信號(hào)TNI_H耦接該多工器的第二輸入端。該多工器Mux的輸出端供應(yīng)該選通窗口起始控制信號(hào)TNI_S。

該數(shù)據(jù)選通信號(hào)DQS的振蕩周期定義為T。當(dāng)該數(shù)據(jù)選通信號(hào)DQS的前導(dǎo)區(qū)間具備1T長(zhǎng)度(如，維持0.5T高電平后切換為0.5T的該低電平區(qū)間)時(shí)，存儲(chǔ)器控制器102內(nèi)的控制邏輯部分(圖未繪示)經(jīng)由硬件校準(zhǔn)產(chǎn)生該選通窗口原始控制信號(hào)TNI，其是在該數(shù)據(jù)選通信號(hào)DQS的該前導(dǎo)區(qū)間內(nèi)的低位區(qū)間內(nèi)(如0.5T的低電平區(qū)間內(nèi))設(shè)定為有效。此狀況下，該多工器Mux是輸出該選通窗口原始控制信號(hào)TNI作為該選通窗口起始控制信號(hào)TNI_S。當(dāng)該數(shù)據(jù)選通信號(hào)DQS的該前導(dǎo)區(qū)間具備2T長(zhǎng)度(如，維持1.5T高電平后切換為0.5T的該低電平區(qū)間)時(shí)，存儲(chǔ)器控制器102內(nèi)的控制邏輯部分(圖未繪示)經(jīng)由硬件校準(zhǔn)產(chǎn)生的該選通窗口原始控制信號(hào)TNI是在該數(shù)據(jù)選通信號(hào)DQS的該前導(dǎo)區(qū)間內(nèi)的低位區(qū)間之前(如1.5T的高電平區(qū)間內(nèi))設(shè)定為有效。此狀況下，該選通窗口原始控制信號(hào)TNI不能直接輸出作該選通窗口起始控制信號(hào)TNI_S，而是必須經(jīng)該D型觸發(fā)器DFF3處理，如圖3所示，該選通窗口原始控制信號(hào)TNI作為該D型觸發(fā)器DFF3的重置信號(hào)，該D型觸發(fā)器DFF3的輸出信號(hào)TNI_H作為該選通窗口起始控制信號(hào)TNI_S。相較于直接以該選通窗口原始控制信號(hào)TNI作為該選通窗口起始控制信號(hào)TNI_S的實(shí)施方式，存儲(chǔ)器控制器102可以在范圍更大的區(qū)間(如1.5T的高電平區(qū)間內(nèi))設(shè)定該選通窗口原始控制信號(hào)TNI以重置D型觸發(fā)器DFF3，該D型觸發(fā)器DFF3由于是以該數(shù)據(jù)選通信號(hào)DQS作為時(shí)鐘信號(hào)輸入，因此其輸出信號(hào)TNI_H可以在該數(shù)據(jù)選通信號(hào)DQS進(jìn)入該低位區(qū)間的下降沿處跳變同該選通窗口原始控制信號(hào)TNI為有效。該多工器Mux輸出信號(hào)TNI_H作為該選通窗口起始控制信號(hào)TNI_S。以上1T以及2T的切換，是由選擇信號(hào)TNI_SEL設(shè)定。選擇信號(hào)TNI_SEL可以是經(jīng)存儲(chǔ)器控制器102的緩存器而設(shè)定，視存儲(chǔ)器104為DDR3或DDR4低頻(1T前導(dǎo)區(qū)間)、或DDR4高頻(2T前導(dǎo)區(qū)間)。

圖4圖解前導(dǎo)區(qū)間具備1T長(zhǎng)度的本發(fā)明實(shí)施例各信號(hào)波形。該數(shù)據(jù)選通信號(hào)DQS的前導(dǎo)區(qū)間長(zhǎng)度1T(未完全顯示在圖中)，其中高位區(qū)間占0.5T長(zhǎng)度，低位區(qū)間P_L占0.5T長(zhǎng)度。存儲(chǔ)器控制器102內(nèi)的控制邏輯部分(圖未繪示)經(jīng)由硬件校準(zhǔn)產(chǎn)生的該選通窗口原始控制信號(hào)TNI是在該數(shù)據(jù)選通信號(hào)DQS的該低位區(qū)間P_L設(shè)定為有效(上升為高電平)。選擇信號(hào)TNI_SEL處于低電平L，使多工器Mux輸出該選通窗口原始控制信號(hào)TNI作為該選通窗口起始控制信號(hào)TNI_S。計(jì)數(shù)電路202開始計(jì)數(shù)該數(shù)據(jù)選通信號(hào)DQS的下降沿。計(jì)數(shù)信號(hào)(CNT0，CNT1)反應(yīng)該數(shù)據(jù)選通信號(hào)DQS的四次有效下降沿，由(0，0)跳數(shù)至(0，1)、跳數(shù)至(1，0)、跳數(shù)至(1，1)、再跳數(shù)回(0，0)。該選通窗口起始控制信號(hào)TNI_S維持有效至少至所述計(jì)數(shù)信號(hào)(CNT0，CNT1)其中之一開始跳變(至少由(0，0)跳數(shù)至(0，1))。圖例甚至令該選通窗口起始控制信號(hào)TNI_S維持有效至所述計(jì)數(shù)信號(hào)(CNT0，CNT1)由(0，1)跳數(shù)至(1，0)之后?；蜻壿嬰娐?04對(duì)所述計(jì)數(shù)信號(hào)(CNT0，CNT1)以及該選通窗口起始控制信號(hào)TNI_S作或邏輯運(yùn)算后，即輸出得以正確對(duì)齊該數(shù)據(jù)選通信號(hào)DQS有效區(qū)間的選通窗口信號(hào)TNI_gate，即，選通窗口信號(hào)TNI_gate在該有效區(qū)間內(nèi)該數(shù)據(jù)選通信號(hào)DQS的最后一個(gè)下降沿處及時(shí)跳變?yōu)闊o效。過濾電路206因而得以正確余留該數(shù)據(jù)選通信號(hào)DQS有效區(qū)間的信號(hào)振蕩，形成過濾后的數(shù)據(jù)選通信號(hào)ZI_P。特別是，數(shù)據(jù)選通信號(hào)ZI_P不會(huì)反應(yīng)該數(shù)據(jù)選通信號(hào)DQS的短脈沖干擾(glitch)402。

圖5圖解前導(dǎo)區(qū)間具備2T長(zhǎng)度的本發(fā)明實(shí)施例各信號(hào)波形。該數(shù)據(jù)選通信號(hào)DQS的前導(dǎo)區(qū)間長(zhǎng)度2T(未完全顯示在圖中)，其中高位區(qū)間占1.5T長(zhǎng)度，低位區(qū)間P_L占0.5T長(zhǎng)度。存儲(chǔ)器控制器102內(nèi)的控制邏輯部分(圖未繪示)經(jīng)由硬件校準(zhǔn)產(chǎn)生的該選通窗口原始控制信號(hào)TNI是在該數(shù)據(jù)選通信號(hào)DQS的高位區(qū)間內(nèi)設(shè)定為有效，即在該低位區(qū)間P_L之前設(shè)定為有效(如上升為高電平)，將經(jīng)D型觸發(fā)器DFF3延遲成為信號(hào)TNI_H。參考圖3可知，該數(shù)據(jù)選通信號(hào)DQS經(jīng)反相等處理后作為D型觸發(fā)器DFF3的時(shí)鐘頻率信號(hào)，因此D型觸發(fā)器DFF3將在該數(shù)據(jù)選通信號(hào)DQS進(jìn)入該低位區(qū)間P_L的下降沿處，輸出跟隨信號(hào)TNI跳變?yōu)橛行?如處于高電平)的信號(hào)TNI_H。選擇信號(hào)TNI_SEL處于高電平H，使多工器Mux輸出該信號(hào)TNI_H作為該選通窗口起始控制信號(hào)TNI_S。計(jì)數(shù)電路202開始計(jì)數(shù)該數(shù)據(jù)選通信號(hào)DQS的下降沿。計(jì)數(shù)信號(hào)(CNT0，CNT1)反應(yīng)該數(shù)據(jù)選通信號(hào)DQS的四次有效下降沿，由(0，0)跳數(shù)至(0，1)、跳數(shù)至(1，0)、跳數(shù)至(1，1)、再跳數(shù)回(0，0)。該選通窗口起始控制信號(hào)TNI_S維持有效至少至所述計(jì)數(shù)信號(hào)(CNT0，CNT1)之一開始跳變(至少由(0，0)跳數(shù)至(0，1)，即CNT0開始跳變)。圖例甚至令該選通窗口起始控制信號(hào)TNI_S維持有效至所述計(jì)數(shù)信號(hào)(CNT0，CNT1)由(0，0)跳數(shù)至(0，1)之后?；蜻壿嬰娐?04對(duì)所述計(jì)數(shù)信號(hào)(CNT0，CNT1)以及該選通窗口起始控制信號(hào)TNI_S作或邏輯運(yùn)算后，即輸出得以正確對(duì)齊該數(shù)據(jù)選通信號(hào)DQS有效區(qū)間的選通窗口信號(hào)TNI_gate，即，選通窗口信號(hào)TNI_gate在該有效區(qū)間內(nèi)該數(shù)據(jù)選通信號(hào)DQS的最后一個(gè)下降沿處及時(shí)跳變?yōu)闊o效。過濾電路206因而得以正確余留該數(shù)據(jù)選通信號(hào)DQS有效區(qū)間的信號(hào)振蕩，形成過濾后的數(shù)據(jù)選通信號(hào)ZI_P。特別是，數(shù)據(jù)選通信號(hào)ZI_P不會(huì)反應(yīng)該數(shù)據(jù)選通信號(hào)DQS的短脈沖干擾(glitch)502。

值得注意的是，在前導(dǎo)區(qū)間為2T的實(shí)施方式中，由于該數(shù)據(jù)選通信號(hào)DQS的高位區(qū)間具有1.5T的長(zhǎng)度，存儲(chǔ)器控制器102可在該長(zhǎng)達(dá)1.5T的區(qū)間內(nèi)設(shè)定該選通窗口原始控制信號(hào)TNI為有效，因此信號(hào)TNI_H跳變?yōu)橛行б源蜷_選通窗口的時(shí)間可以提前。如圖5所示，信號(hào)TNI_H和TNI_gate的上升沿距離該數(shù)據(jù)選通信號(hào)DQS的第一個(gè)有效上升沿的距離為0.5T的時(shí)間(而相較圖4，信號(hào)TNI_H和TNI_gate的上升沿距離該數(shù)據(jù)選通信號(hào)DQS的第一個(gè)有效上升沿的距離僅為0.25T左右)。如此一來，選通窗口可確實(shí)正確打開，在存儲(chǔ)器102為信號(hào)時(shí)鐘頻率很高的DDR4存儲(chǔ)器的實(shí)施方式中，此實(shí)施方式還可保證時(shí)序的正確性。

本發(fā)明還有其他實(shí)施方式是將圖3電路獨(dú)立于硅片管腳實(shí)施在存儲(chǔ)器104以及存儲(chǔ)器控制器102之間。一種實(shí)施方式是將該些電路設(shè)置在存儲(chǔ)器104以及硅片管腳DQS_pad之間。一種實(shí)施方式是將該些電路設(shè)置在硅片管腳DQS_pad以及該存儲(chǔ)器控制器102之間。

本發(fā)明的前述數(shù)據(jù)選通信號(hào)處理系統(tǒng)以及處理方法以簡(jiǎn)單門電路而非復(fù)雜邏輯電路產(chǎn)生通過該數(shù)據(jù)選通信號(hào)DQS的選通窗口信號(hào)TNI_gate，簡(jiǎn)單門電路(尤其當(dāng)設(shè)置在存儲(chǔ)器控制器102的輸入輸出部分)可以直接接收存儲(chǔ)器104來的數(shù)據(jù)選通信號(hào)DQS，不會(huì)產(chǎn)生信號(hào)延遲，可保證產(chǎn)生的選通窗口信號(hào)TNI_gate在該數(shù)據(jù)選通信號(hào)DQS有效區(qū)間內(nèi)的最后一個(gè)下降沿處及時(shí)關(guān)斷選通窗口而不反應(yīng)該數(shù)據(jù)選通信號(hào)DQS的短脈沖干擾(glitch)。

根據(jù)以上概念對(duì)數(shù)據(jù)選通信號(hào)(DQS)作處理的技術(shù)皆涉及本發(fā)明范圍。以下對(duì)照?qǐng)D2說明根據(jù)本發(fā)明一種實(shí)施方式實(shí)現(xiàn)的數(shù)據(jù)選通信號(hào)處理方法，包括：輸出多個(gè)計(jì)數(shù)信號(hào)CNT0與CNT1，計(jì)數(shù)自存儲(chǔ)器104傳遞而來的數(shù)據(jù)選通信號(hào)DQS于有效區(qū)間內(nèi)的下降沿；對(duì)所述計(jì)數(shù)信號(hào)CNT0與CNT1以及選通窗口起始控制信號(hào)TNI_S作至少或邏輯運(yùn)算，以產(chǎn)生選通窗口信號(hào)TNI_gate；以及根據(jù)該選通窗口信號(hào)TNI_gate通過該數(shù)據(jù)選通信號(hào)DQS，以形成過濾后的數(shù)據(jù)選通信號(hào)ZI_P供存儲(chǔ)器控制器102使用。該選通窗口起始控制信號(hào)TNI_S維持有效(如高電平)至少至所述計(jì)數(shù)信號(hào)CNT0與CNT1之一開始跳變。該選通窗口起始控制信號(hào)TNI_S的多種變形設(shè)計(jì)也是所述數(shù)據(jù)選通信號(hào)處理方法要保護(hù)的范圍。

雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許界定者為準(zhǔn)。