專利名稱：具有對角位線及雙字線的高密度半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體存儲器如動態(tài)隨機(jī)存取存儲器(DRAM)。特別涉及用于高密度半導(dǎo)體存儲器的空間有效結(jié)構(gòu)，該高密度半導(dǎo)體存儲器具有便于存儲器單元進(jìn)行存取的對角位線(diagonal bit)，以及位于不同的垂直隔開的層上的雙字線。
因?yàn)榇嬖诓粩嗟卦黾影雽?dǎo)體存儲器容量的趨勢，所以需要新的設(shè)計能節(jié)省芯片的空間而不損害其性能。隨著越來越小的存儲器單元的實(shí)現(xiàn)，使用字線及位線有效地訪問所述單元而不額外地影響芯片的尺寸的問題變得越來越具有挑戰(zhàn)性。
傳統(tǒng)的DRAM芯片采用了成百萬的存儲器單元，它們被成行成列地排列在一個或多個陣列中，位線與列平行，而字線與行平行。每個存儲器單元是由一個存取晶體管(例如，一個NFET)和一個電容器例如相應(yīng)于一個數(shù)據(jù)位而存儲電荷的溝道電容器組成的。該存儲器單元一般位于字線和位線的內(nèi)部。每個存取晶體管的柵極與相關(guān)的字線電連接，而該晶體管的漏極終端與相關(guān)的位線相連。
在已知的折合位線結(jié)構(gòu)中，“真”存儲器單元位于極靠近相應(yīng)的互補(bǔ)存儲器單元之處。所述真單元與真位線相連，互補(bǔ)單元與互補(bǔ)位線相連。一條真位線和一條相鄰的互補(bǔ)位線構(gòu)成一個位線對。該位線對一般與讀出放大器的一端相連。本文有時使用的術(shù)語“列”是指位線對。
在從真單元讀取數(shù)據(jù)之前，用一定的預(yù)充電電壓對所述的真位線及互補(bǔ)位線進(jìn)行預(yù)充電，之后它們在該電壓處左浮置。為從真單元讀出數(shù)據(jù)，將存取晶體管接通，由于和存儲器單元電容器一起充電所以改變真位線上的電壓?；パa(bǔ)位線上的電壓保持在預(yù)充電電壓，因此將一個差動電壓加到讀出放大器。之后該讀出放大器將這一差動電壓放大，以便為讀出及存儲操作提供一個固態(tài)邏輯電平。與此類似，為從互補(bǔ)單元讀出數(shù)據(jù)，在與互補(bǔ)單元耦合的字線電壓上升時，所述真位線保持在預(yù)充電電壓，因此一個模擬差動電壓被讀出放大器放大。
在這里，所設(shè)計的用來減少存儲器單元存取時間(字線的RC時間常數(shù))的字線結(jié)構(gòu)是指一種雙字線結(jié)構(gòu)。一個雙字線是由一條主字線和若干本地字線組成，主字線能連續(xù)地遍布整個存儲器單元陣列或子陣列，若干本地字線既可彼此連接，也可彼此分開，每一個本地字線都將相關(guān)行上預(yù)定數(shù)目的存儲單元與一條主字線電連接。將一條主字線及若干本地字線用于陣列的每一行。每一條主字線覆蓋在位于不同的垂直隔開的層上的相關(guān)的本地字線上，并用合適的絕緣層將這兩層分開。所述主字線是由低電阻率的金屬例如鋁組成，因而本地字線一般是由其頂部具有硅化物層的高摻雜多晶硅構(gòu)成。在被稱為“接合點(diǎn)(stitched)”的結(jié)構(gòu)中，借助于層間周期性的電通孔接觸(接合點(diǎn))，本地字線與相關(guān)字線電連接。在已知的“分段”雙字線結(jié)構(gòu)中，采用了FET開關(guān)的字線驅(qū)動器被用來代替通孔接觸點(diǎn)。使用任意一種方法，都可使對于任何給定的存儲單元的路徑中的總阻抗顯著地減少。使用較低的字線阻抗，與每一個字線相關(guān)的RC時間常數(shù)減少了，因此減少了存儲器單元的存取時間。該分段結(jié)構(gòu)具有附加的優(yōu)點(diǎn)，即減少了字線電容；然而，這種結(jié)構(gòu)的缺點(diǎn)是需要用于本地字線驅(qū)動器的附加的復(fù)雜性及空間。
最近，開發(fā)了一種被稱為“對角位線(DBL)”DRMA的高密度DRAM。對于DBL型的DRAM，有效單元尺寸接近于6F2，其中F是處理技術(shù)的最小特征尺寸。對角位線型DRAM的一個例子在ISSC95/Session 14，由T.Sugibayashi等著的題目為“FA 14.6:A 1Gb DRAM for FileApplications”的文件中已經(jīng)公開。該文件公開了一種使用開放位線結(jié)構(gòu)的DRAM。然而這種開放位線結(jié)構(gòu)對相關(guān)噪聲問題比折合位線結(jié)構(gòu)對這個問題更加敏感。
參見

圖1A，這里顯示了一種采用了分段雙字線和折合位線的對角位線型DRAM。在DRAM中的每一個存儲器陣列都被分為若干存儲器塊例如B1、B2及B3。雙字線例如WLi或WLy延伸并穿越若干塊，并被主字線驅(qū)動器93所驅(qū)動。本地字線驅(qū)動器被放置在塊之間的區(qū)域LD處。如圖1B所示，每一個雙字線如WLi是由一條主字線MWLi和P個本地字線LWL1-LWLp組成。本地字線驅(qū)動器LWD耦合在每一個本地字線與該主字線之間。每一個本地字線驅(qū)動器進(jìn)行操作以驅(qū)動相關(guān)的本地字線，以便允許對與該本地字線耦合的單元進(jìn)行選擇訪問。
折合位線對例如BLPj、BLPi及BLPy的每一個都與讀出放大器組92內(nèi)相應(yīng)的讀出放大器耦合。每一對折合位線例如BLPj是由一條真位線BLj及一條互補(bǔ)位線BLj組成。相對于字線，每一條位線是斜著延伸的，并在絞合區(qū)33處改變方向。這種方向的改變每K個字線發(fā)生一次，其中K一般是2N例如8、16、32及64等等。如圖2所示，每一個位線對的所述真位線及互補(bǔ)位線彼此是垂直隔開的，換句話說是彼此疊加及墊底的。在每一個絞合區(qū)33處，發(fā)生了三維絞合，以便所述真位線及互補(bǔ)位線的垂直位置會隨彼此相互變化。在這里的三維絞合是指垂直絞合。在絞合區(qū)33處，也可發(fā)生水平方向的改變。在這種情況下，多個位線限定了沿著存儲器陣列的水平面的交錯型圖形。
采用了用于位線的對角位線單元及垂直絞合的存儲器單元陣列的一個例子已在同時待審的美國專利申請S/N＿＿，代理證號96E9190US及FI8960449，由John DeBrosse等于1997年6月30日申請的文件中予以公開，請全面地參考該文件中指定的代理人及包含在內(nèi)的內(nèi)容(以下，稱為是DeBrosse等人的申請)。
在圖1A的結(jié)構(gòu)中，與多個存儲器塊之間的本地字線驅(qū)動器單元相連的位線的交錯圖形，導(dǎo)致浪費(fèi)了每一個存儲器塊邊緣的區(qū)域Ap處的芯片面積。該面積損失是圖形的位線傾角θ和垂直絞合區(qū)的長度DT的函數(shù)。
因此，對于采用了對角位線的高密度存儲器，需要一種改進(jìn)了的結(jié)構(gòu)，這種結(jié)構(gòu)能減小或大體上消除上述的面積損失，以便對一個給定的存儲器容量，可實(shí)現(xiàn)更小的芯片尺寸。
本發(fā)明是直接針對能高效使用芯片面積的具有對角位線及雙字線結(jié)構(gòu)的高密度半導(dǎo)體存儲器。在一個示范的實(shí)施例中，半導(dǎo)體存儲器包括一個存儲器單元的存儲器單元陣列及若干對角位線，所述存儲器單元是以行及列排列的，所述對角位線被排列為一種沿著存儲器單元陣列的水平方向進(jìn)行變化的圖形，以方便對存儲器單元的訪問。將所述位線排列為與若干雙字線非正交，這里每一個雙字線包括第一層上的一條主字線及第二層上的若干本地字線。所述每個本地字線通過若干隔開的電連接與若干存儲器單元及公共行的主字線相連。例如可以是電觸點(diǎn)的電連接器，在沿著存儲器單元陣列的水平方向上，大體上分布為與位線相同的圖形?？蓪⑽痪€排列為折合的或開放的結(jié)構(gòu)。很有利的是，由分段字線型的對角位線型存儲器的這種已有技術(shù)所顯示出的實(shí)際面積損失被本發(fā)明大大地消除了。
圖1A顯示了采用了分段字線的對角位線型存儲器的已有技術(shù)的示意圖；圖1B顯示了簡化的分段字線結(jié)構(gòu)；圖2顯示了在垂直平面內(nèi)的位線結(jié)構(gòu)；圖3是本發(fā)明的一個典型的DRAM的示意框圖；圖4示意性地顯示了圖3中的DRAM部分；圖5顯示了一個典型的本地字線結(jié)構(gòu)；圖6是與一個單獨(dú)的存儲器單元區(qū)域相應(yīng)的一部分DRAM的平面示圖；圖7是沿著圖6中的線7-7切開的剖面示圖；圖8是圖3中的存儲器陣列的三維剖面的透視圖；圖9和10是顯示了依據(jù)本發(fā)明的DRAM的位線和字線的結(jié)構(gòu)的平面圖；以及圖11顯示了在本發(fā)明的實(shí)施例中使用的被接合的雙字線結(jié)構(gòu)。
本發(fā)明涉及空間有效的，采用了具有空間有效結(jié)構(gòu)的對角位線和雙字線的高密度半導(dǎo)體存儲器。本發(fā)明提供了一種方法，以便大體上能消除與對角位線型存儲器相關(guān)的面積損失。為了討論的目的，在本文的DRAM芯片中說明本發(fā)明的典型實(shí)施例。然而，本發(fā)明具有更廣泛的應(yīng)用。僅舉幾例，本發(fā)明可應(yīng)用于其它存儲器例如EDO-DRAM、SDRAM、RAMBUS-DRAM、MDRAM、SRAM、閃速RAM、EPROM、EEPROM或掩模ROM或合并DRAM-邏輯(嵌入式DRAM)。這種設(shè)備例如可以用在用戶產(chǎn)品例如計算機(jī)系統(tǒng)、蜂窩式電話、個人數(shù)字輔助器(PDAs)及其它電子產(chǎn)品。
現(xiàn)在來參考圖3，這里顯示了一個被指定為DRAM 10的本發(fā)明實(shí)施例的簡化示意框圖。DRAM 10的一個存儲器單元陣列12是由被排列為M行乘N列的陣列的多個存儲器單元MC組成。作為一個例子，每個M和N可以是幾千或萬數(shù)量級的。M個雙字線WL1到WLM中的每一個都可與相關(guān)行例如Rj的多個存儲器單元MC電耦合。圖11示意性地顯示了垂直平面(在這里確定的存儲器單元陣列的主平面如同在水平面內(nèi)所確定的)內(nèi)的一個雙字線WLj。雙字線WLj是由沿著相關(guān)行排列的一條主字線MWLj和X個本地字線LWL1-LWLx組成。主字線和本地字線被安裝在不同的垂直隔開的層上，且每條主字線覆蓋在相應(yīng)行的相關(guān)本地字線上。每個本地字線通過一個電觸點(diǎn)(接合點(diǎn))29與相關(guān)的主字線電連接。這種結(jié)構(gòu)被認(rèn)為是如上所述的一種被接合的雙字線結(jié)構(gòu)。任何指定行的本地字線LWL1-LWLx最好能構(gòu)成沿著所述陣列的一條連續(xù)線，或者也可選擇如顯示的那樣由空間S隔開。
接著參見圖3，將輸入到DRAM 10的地址加到地址緩沖器11，接下來該地址緩沖器11如傳統(tǒng)裝置中的那樣，將這一地址提供給行譯碼器13及列譯碼器15。行譯碼器13與一個字線驅(qū)動器19連在一起進(jìn)行操作，以激活與輸入地址的行相應(yīng)的主字線。與此類似，列譯碼器15激活與輸入地址的列相應(yīng)的列選擇線CSL1到CSLY中的一條，因而數(shù)據(jù)可被寫入與該地址的行和列相應(yīng)的特定存儲器單元或被從中讀出。一個讀出放大器組21包括N個讀出放大器SA1-SAN，每列一個，每個讀出放大器都與相應(yīng)的位線對BLP1-BLPN耦合。一條主數(shù)據(jù)線22與組中的每一個讀出放大器相連，并可將數(shù)據(jù)在任意指定時間傳送到目標(biāo)存儲單元或?qū)⑵鋸闹凶x出。輸入/輸出(I/O)緩沖器23與數(shù)據(jù)線22相連，且多個緩沖器以傳統(tǒng)方式輸入及輸出數(shù)據(jù)。
參見圖4，顯示了在水平面內(nèi)的DRAM 10的幾條位線的布局。本發(fā)明中所采用的位線是對角位線，它們是有益于訪問小存儲器單元例如6F2單元的。存儲器單元可以是傳統(tǒng)對角位線單元，類似于已在上文所引用的T.Sugibayashi等的文章中予以公開的。在這里的圖4中，位線被顯示為折合位線，其中一個位線對例如BLPj包括真對角位線及互補(bǔ)對角位線BLj、BLj，這與在上述圖1A及2中所說明的位線的情況相同。然而，必須理解本發(fā)明既適用于折合位線結(jié)構(gòu)也適用于開放位線結(jié)構(gòu)。以下將進(jìn)一步討論開放位線結(jié)構(gòu)。
對于圖4中的折合位線結(jié)構(gòu)，每一個位線對如BLPj可與圖2中所顯示的相同。每一對包括與列Cj中的真存儲器單元MC電連接的一條真位線BLj，及與列Cj中互補(bǔ)單元相連的一條互補(bǔ)位線BLj。所述真位線及互補(bǔ)位線在垂直面上彼此排成一條直線(其中存儲器單元陣列的主表面在水平面內(nèi))。與在先所討論的情況相似，真位線與相關(guān)的互補(bǔ)位線在垂直面內(nèi)的位置33處周期性地絞合。這樣，真位線交替地覆蓋在相關(guān)的互補(bǔ)位線之上或位于其下，其中所述的兩條線由絕緣層垂直隔開。這即是，真位線的交替部分伸展到互補(bǔ)位線的頂部，反之亦然。這種絞合每K個字線后發(fā)生一次，其中K最好是2N，例如8、16、32、64等等。
在水平面中，每一條位線對與如上參見圖1A所說明的情況相似，分布為交錯型圖形。交錯圖形的傾斜方向(即相對于字線的傾斜)在真位線與互補(bǔ)位線的每個絞合點(diǎn)即位置33處變化。
依據(jù)本發(fā)明，將多個本地字線與相關(guān)主字線連接起來的電觸點(diǎn)或接合點(diǎn)29與位線相似，緊隨在水平方向相同的交錯的圖形。因此，圖1A分段結(jié)構(gòu)的上述面積損失被大大地消除了。這即是，圖1A的未使用面積“Ap”實(shí)際上被減小到零。實(shí)現(xiàn)本發(fā)明的接合結(jié)構(gòu)所需的存儲器單元陣列僅有的附加區(qū)域是接合點(diǎn)本身所占用的區(qū)域，例如三微米/每接合點(diǎn)(包括必需的每個接合點(diǎn)29的兩個面上的虛位線的區(qū)域)。在接合點(diǎn)29的每個交錯圖形間的存儲器單元區(qū)域限定了一個存儲器單元塊例如Bq，這個存儲器單元塊與圖1A中的存儲器塊B1-B3相似。相鄰的存儲器單元塊如Bq和Bq+1以空間有效方式“裝配”在一起。在任意一個指定行中，相鄰的本地字線如LWLy、LWLy+1的接合點(diǎn)29以距離D分開，其中D依賴于分配給每個本地字線的存儲器單元的數(shù)目及每個存儲器單元的尺寸。作為例子，如果子陣列12使用八個存儲器塊B1到B8(在行方向上并排排列)，將會存在接合點(diǎn)的八個交錯的圖形。這樣，對于三微米的接合點(diǎn)，由接合點(diǎn)使用的面積將為24微米乘子陣列12的列長度。
必須注意對于其它折合位線的實(shí)施例，在位線的水平方向發(fā)生變化的區(qū)域與該位線的垂直絞合區(qū)域不是吻合的。這樣，例如在一些實(shí)施例中，在水平方向的變化將會如圖4所示發(fā)生在區(qū)域33處，但垂直絞合將會發(fā)生在所示多個區(qū)域33之間的某處。
相鄰本地字線間的距離D對于每行的不同部分可以是不同的。例如，對于離字線驅(qū)動器較遠(yuǎn)的本地字線，最好將其設(shè)置為比距離字線驅(qū)動器更近的那些本地字線具有更少數(shù)目的存儲器單元，因此，隨著所述行向著與字線驅(qū)動器相反的方向延伸，距離D逐漸變小。在圖5中顯示了這種方法。第一本地字線LWL1的接合點(diǎn)29到LWL2的接合點(diǎn)29之間的距離D1實(shí)際上比在每一行的倒數(shù)第二個本地字線LWLx-1到最后一個本地字線LWLx之間的距離DX要大。必須注意每個接合點(diǎn)29最好將主字線與每個相關(guān)的本地字線的中心連接起來。圖5所示的方法允許減少每行中的接合點(diǎn)總數(shù)，因?yàn)榕c使用統(tǒng)一的本地字線間距的情況相比，有更大量的存儲器單元可被放置在更接近所述字線驅(qū)動器的本地字線。舉個例子，大約有500個存儲器單元與LWL1相連，有大約300個與LWLx相連。這個不規(guī)則間距的方案是可行的，因?yàn)樵诒镜刈志€長度中的限制因素是從字線驅(qū)動器到每個本地字線的最后一個存儲器單元的延遲時間。如果使用了統(tǒng)一間距，則對于離字線驅(qū)動器最近的存儲器單元，其延遲時間變短了，而如果使用了不規(guī)則間距，則所有單元的延遲時間大體上是相等的。
還必須注意，多個本地字線可如圖所示彼此相距距離S。作為一種替換方案，所有的本地字線可構(gòu)成一個連續(xù)的電導(dǎo)線，從而S為零。最好是，使用后面這個方案，該方案是與行內(nèi)所有存儲器單元(真或互補(bǔ))的柵極整體構(gòu)成的所述本地字線一起使用的。
現(xiàn)在參見圖6，這里顯示了與大約兩個存儲器單元區(qū)域相應(yīng)的存儲器單元陣列12的一部分的平面圖。圖7是沿著圖6中的線7-7切開的剖面圖。參見圖6和7，可看出真位線如BLi直接覆蓋在一條互補(bǔ)位線BLi上。如上所述，在存儲器陣列的另一部分中，所述互補(bǔ)位線覆蓋在真位線上。位線被介質(zhì)層44例如二氧化硅隔開。層44的典型厚度大約為400納米，且每個位線的典型寬度大約為最小特征尺寸F例如0.25μm(用于.25微米技術(shù))。作為一個例子，每條位線是由與字線例如MWLj、MWLj+1垂直的部分25及相關(guān)字線傾斜的部分28組成。(在圖6中，為了清楚，需刪除覆蓋在位線上的主字線MWLj、MWLj-1的區(qū)域)。部分28相對于字線的典型的角θ1大約為45°。對于某種對角單元設(shè)計，可刪去與字線正交的部分25，因而用于K條字線的每段的連續(xù)方式中的位線是傾斜的。
根據(jù)所示，電觸點(diǎn)或接合點(diǎn)29與位線BLi相鄰，如圖7所示從主字線例如MWLj延伸到相關(guān)的本地字線LWLj，而后者最好與所述行中晶體管的柵極導(dǎo)線合為一體。主字線如MWLj通過另一個介質(zhì)層42與頂部位線分開。介質(zhì)層46將底部位線與本地字線分開。同樣如圖6所示，內(nèi)連34用于將位線內(nèi)連到相關(guān)的存儲器單元晶體管的漏極，及相應(yīng)的存儲器單元的溝道電容器區(qū)36及38上?？捎煤线m的金屬例如鋁構(gòu)成接合點(diǎn)29。接合點(diǎn)29的直徑大約為位線的寬度例如.25μm。然而，所設(shè)置的用于接合區(qū)所需的區(qū)域更大，例如為1-5μm，因?yàn)樵诿總€接合點(diǎn)兩邊的一個或兩個虛位線一般都是必需的。這樣，由虛位線所占用的區(qū)域比接合點(diǎn)本身要大許多。
參見圖8，顯示了存儲器陣列12的三維剖面的透視圖。所述剖面與該陣列的大約三個存儲器單元相對應(yīng)。圖8中所描述的標(biāo)號與圖6和7中的相應(yīng)。
現(xiàn)在輪到圖9，這里顯示了存儲器單元12典型布局的一部分的一個平面圖，該存儲器單元陣列僅顯示了位線、字線和接合點(diǎn)29。在區(qū)域33處，位線對垂直絞合，以方便對存儲器單元的訪問。例如，在圖的中間部分，真位線如BLi分布在互補(bǔ)位線的頂部，且互補(bǔ)位線對這一部分內(nèi)的存儲器單元進(jìn)行訪問。這樣，對于圖中部的K個連續(xù)行，只有互補(bǔ)位線與存儲器單元相連。如上所述，K最好是2N，例如8、16、32、64等等。垂直絞合發(fā)生在連接處33的底部和頂部，因而互補(bǔ)位線如BLi分布在真位線如BLi的頂部。這樣，在直接位于區(qū)域33底部之下的及直接位于區(qū)域33頂部之上的部分中，所述互補(bǔ)位線覆蓋在真位線上，且真位線在K個連續(xù)的字線上訪問真存儲器單元。垂直絞合區(qū)33的結(jié)構(gòu)可與上文中提到的DeBrosse等的專利申請中所公開的那些類似或基本上與其相同。每個垂直絞合區(qū)33的水平距離DT一般為三微米的數(shù)量級。
除了發(fā)生在每個區(qū)33中的垂直絞合，交錯圖形改變方向以用于本文所示的實(shí)施例。虛線36和字線的方向間的傾角θ2通常是所有交錯圖形的傾角。一個典型的傾角θ2為65°的數(shù)量級。
一般將電觸點(diǎn)29設(shè)置為與位線相同的交錯圖形。在圖9的實(shí)施例中，給每個觸點(diǎn)29留與行中的相鄰位線相距大約相同距離S1的間隔。在每個接合點(diǎn)29的兩側(cè)上的位線例如BLj及BLj-1實(shí)際上是如上所述的虛位線。
參見圖10，通過大量的列顯示了如上所示的圖9的典型的結(jié)構(gòu)。盡管在圖10中，接合點(diǎn)29被排列為交錯結(jié)構(gòu)，以致本地字線例如LWLy-1和LWLy為行與行交錯的結(jié)構(gòu)。如上所述，公共行的相鄰觸點(diǎn)29之間的距離D依賴于本地字線上的存儲器單元數(shù)。
雖然上述討論集中在DRAM 10的單個存儲器單元陣列的結(jié)構(gòu)上，但應(yīng)理解DRMA 10是具有幾個存儲器單元的子陣列的典型的一個多陣列DRAM。每個子陣列可基本上與如上所述的陣列12相同，具有分布為交錯圖形的折合位線，具有一般是緊隨所述位線圖形的電觸點(diǎn)29，等等。
如上所述，本發(fā)明既適用于折合位線結(jié)構(gòu)，又適用于開放位線結(jié)構(gòu)。例如，可想象圖4是二分之一的開放位線結(jié)構(gòu)，它具有例如被指定為BLPi的位線，該位線代表一條單獨(dú)位線而不是一個位線對。這樣，該開放位線結(jié)構(gòu)的另一側(cè)應(yīng)位于圖4的讀出放大器組21的頂部。另外，開放位線結(jié)構(gòu)的分布圖應(yīng)與圖9或10中的分布圖相對應(yīng)，除了在區(qū)域33中的分布圖，這里應(yīng)不存在垂直絞合-位線在水平方向應(yīng)只經(jīng)歷一次變化。因此，該平面圖應(yīng)僅表示開放位線結(jié)構(gòu)的單獨(dú)的位線，而不是可替換的真位線及互補(bǔ)位線。
另外，雖然顯示出如上所述的折合位線結(jié)構(gòu)的讀出放大器為不共享結(jié)構(gòu)，但應(yīng)理解它們可以是在任意一側(cè)具有存儲單元陣列和在任意一側(cè)具有耦合到該讀出放大器的位線對的共享結(jié)構(gòu)。因?yàn)閷τ谝粋€給定的存儲器容量，采用了消耗更少空間的讀出放大器，所以所述共享結(jié)構(gòu)在空間效率上是有優(yōu)勢的。
雖然上述說明包括了許多特例，但這些特例不應(yīng)被認(rèn)為是對本發(fā)明范圍的限定，應(yīng)僅被當(dāng)作是對本發(fā)明最佳實(shí)施例的例證。例如，雖然本地字線和相應(yīng)的主字線間的電連接被描述為垂直層間的電連接，但它們也可替換地體現(xiàn)為為“分段”結(jié)構(gòu)中的晶體管開關(guān)。在這種情況下，可將開關(guān)沿著存儲器單元陣列設(shè)置為交錯型圖形，這與如上所述的實(shí)施例中設(shè)置電觸點(diǎn)的方法相似。那些本領(lǐng)域的技術(shù)人員可想象出許多的可能的變化是在權(quán)利要求所限定的本發(fā)明范圍內(nèi)。
權(quán)利要求
1．一種半導(dǎo)體存儲器，包括成行成列地排列存儲器單元的一個存儲器單元陣列；多個被排列為一種圖形的對角位線，該圖形沿著所述存儲器單元陣列在水平方向變化，以方便對所述存儲器單元的訪問；多個與位線不垂直的雙字線，其中一個雙字線包括一條在第一層的主字線和多個在第二層的本地字線，所述本地字線通過多個隔開的電連接與公共行的主字線相連，每個本地字線與多個存儲器單元相連；其中所述電連接實(shí)際上分布為所述圖形，該圖形沿著所述存儲器單元陣列在水平方向發(fā)生變化。
2．如權(quán)利要求1的半導(dǎo)體存儲器，其中所述電連接是所述第一和第二層之間的電觸點(diǎn)。
3．如權(quán)利要求1的所述半導(dǎo)體存儲器，其中所述位線是折合位線。
4．如權(quán)利要求3的半導(dǎo)體存儲器，其中在折合位線中的一個垂直絞合發(fā)生在半導(dǎo)體存儲器的每個區(qū)域，在該區(qū)域中在所述位線圖形的水平方向發(fā)生變化。
5．如權(quán)利要求1的半導(dǎo)體存儲器，其中將所述位線以開放位線結(jié)構(gòu)排列。
6．如權(quán)利要求1的半導(dǎo)體存儲器，其中所述存儲器單元實(shí)際上是6F2單元。
7．如權(quán)利要求1的半導(dǎo)體存儲器，其中將所述電連接在交錯行中以交錯結(jié)構(gòu)排列。
8．如權(quán)利要求1的半導(dǎo)體存儲器，其中在公共行的相鄰電連接之間的距離沿任何給定的行而變化，以便實(shí)際上調(diào)整沿著該行訪問存儲器單元的延遲時間。
9．如權(quán)利要求1的半導(dǎo)體存儲器，其中所述在水平方向變化的圖形是一種交錯型圖形。
10．如權(quán)利要求1的半導(dǎo)體存儲器，其中所述存儲器包括一個動態(tài)隨機(jī)存取存儲器。
11．一種半導(dǎo)體存儲器，包括一個在第一平面內(nèi)具有主表面的存儲器單元陣列；多個位線對，其中位線包括一條與多個真存儲器單元耦合的真位線，及與多個互補(bǔ)存儲器單元耦合的一條相關(guān)的互補(bǔ)位線，所述真位線與相關(guān)互補(bǔ)位線周期性地絞合，以致在與第一平面垂直的第二平面內(nèi)，真位線交替地覆蓋在互補(bǔ)位線上或位于其上，以方便與存儲器單元進(jìn)行電連接；多個與位線不垂直的雙字線，其中一個雙字線包括一條位于第一層上的主字線和位于第二層上的多個本地字線，所述本地字線通過多個隔開的電連接與公共行上的主字線相連，每條本地字線與多個存儲器單元相連；其中所述多個位線對相應(yīng)于所述雙字線在第一平面內(nèi)沿著存儲器單元陣列大體上以交錯型圖形延伸，且所述電連接沿著所述存儲器單元陣列大體上以所述交錯圖形延伸。
12．如權(quán)利要求11的存儲器，其中所述電連接包括在所述第一和第二層間的電觸點(diǎn)。
13．如權(quán)利要求11的存儲器，其中所述位線對相對于所述字線一般以交替的所述交錯型圖形的第一和第二傾斜方向延伸，且多個位線在三維區(qū)內(nèi)圖形的某些區(qū)域中發(fā)生絞合，在這些區(qū)域中變化是在水平方向發(fā)生的。
14．如權(quán)利要求11的存儲器，其中公共行上的所述本地字線是彼此分開的。
15．如權(quán)利要求11的存儲器，其中公共行上的所述本地字線是電連續(xù)的。
16．如權(quán)利要求11的存儲器，其中每條位線包括多個第一部分和第二部分，所述第一部分取向?yàn)榕c所述字線垂直的方向，而所述第二部分取向?yàn)橄鄬τ谒鲎志€的第一角，其中所述第一和第二部分限定了在相對于所述字線的第二角處延伸的所述交錯圖形。
17．如權(quán)利要求11的存儲器，其中所述存儲器包括一個動態(tài)隨機(jī)存取存儲器。
18．如權(quán)利要求11的存儲器，其中每個存儲器單元占有大約6F2的區(qū)域，其中F是存儲器元件的最小特征尺寸。
19．如權(quán)利要求11的存儲器，進(jìn)一步包括在所述多個接合點(diǎn)的單獨(dú)個體的兩側(cè)上的虛位線。
全文摘要
具有對角位線及雙字線結(jié)構(gòu)的高密度半導(dǎo)體存儲器。該存儲器包括以行和列排列的存儲器單元的存儲器單元陣列及排列為沿存儲器單元陣列水平方向變化圖形的多個對角位線,以便訪問所述存儲器單元。位線排列不垂直多個雙字線,每個雙字線包括位于第一層上的主字線和位于第二層上的多個本地字線。本地字線通過多個隔開的電連接與公共行上的主字線相接,每個本地字線與多個存儲器單元相連。所述電連接沿著存儲器單元陣列以實(shí)際上與所述位線相同的圖形延伸。
文檔編號G11C11/4097GK1213834SQ9812432
公開日1999年4月14日 申請日期1998年9月29日 優(yōu)先權(quán)日1997年9月29日
發(fā)明者格哈德·米勒, 桐畑敏明, 海因茨·霍尼格施密德 申請人:西門子公司, 國際商業(yè)機(jī)器公司