專利名稱：高密度只讀存儲器地址線解碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高密度只讀存儲器地址線解碼裝置，尤指一種可克服只讀存儲器因擊穿電壓過低而無法適用于較高電壓場合的缺點，并能解決地址線解碼裝置過度占用芯片空間問題的地址線解碼裝置，是一種用以制出高密度只讀存儲器的半導(dǎo)體型式的地址線解碼電路。
目前的高密度只讀存儲器，已發(fā)展至次微米制造階段，其結(jié)構(gòu)為如

圖1的局部俯視圖及圖2的等效電路圖所示，由位于下方的縱向排列的隱埋式位線(BURIED N+BIT LINE)BL1～BL4及橫跨在各隱埋式位線上方的多晶硅字線(WORD LINE)WL1～WL3構(gòu)成高密度只讀存儲器，而在對應(yīng)于各字線WL1～WL3的兩相鄰位線BL1～BL4間分別形成存儲單元T1～T9(CELL)，可通過寫碼掩模植入寫碼離子至特定存儲單元(CELL)通道區(qū)內(nèi)，來切斷相應(yīng)存儲單元的通路狀態(tài)(提高各存儲單元的臨界電壓Vt至高于供應(yīng)電壓，使其無法正常導(dǎo)通)，達到使植入有離子的存儲單元區(qū)域轉(zhuǎn)變?yōu)椤癘FF”狀態(tài)，達到只讀存儲器的寫碼效果，而由于前述隱埋式N+位線與該寫碼離子的濃度相對關(guān)系，致使各存儲單元本身的擊穿電壓(BREAKDOWN VOLTAGE)較低(約在3～4V)，因而對位于存儲器外圍的地址線解碼器的設(shè)計上，便需相當(dāng)注意其電壓問題，以免造成元件擊穿漏電，為解決地址線解碼器可能衍生的問題，有一種運用與非門/或非門及反相器等靜態(tài)結(jié)構(gòu)的邏輯門構(gòu)成的前述解碼器裝置，其電路如圖3所示，亦即由存儲區(qū)域10向兩側(cè)外伸的各多晶硅字線W/L分別連接有與非門20及反相器30等結(jié)構(gòu)，借以形成可對各地址線A0～A2的解碼效果，然而這種設(shè)計需占用相當(dāng)大的芯片面積，就以圖3中間位置的存儲區(qū)域10的占用面積來看(如圖4所示)，這種由中央向兩側(cè)外伸的各個多晶硅字線W/L是以不同長度外伸一適當(dāng)長度，然后再與縱向排列的金屬線M連接，而各個縱向金屬線M的下端即為供外接如圖3所示的由各組反相器30與與非門20等邏輯電路構(gòu)成的地址解碼裝置，在上述圖4來看，不僅在介于各金屬線M間的多余空間及在各多晶硅字線W/L間的空間被浪費，且這種以反相器30及與非門20構(gòu)成的解碼裝置，當(dāng)?shù)刂肪€增加時，更需大幅增加，若以六條地址線A0～A5為例，多晶硅字線的數(shù)量為64條，亦即相當(dāng)于圖3中該存儲區(qū)域10兩側(cè)分別外伸有32條字線W/L，因此，反相器30及與非門20均需要64組，這種極為龐大的邏輯門，導(dǎo)致解碼器過度占用芯片空間并導(dǎo)致裝置極為復(fù)雜，因此，鑒于傳統(tǒng)高密度只讀存儲器的擊穿電壓問題、由邏輯門形成的地址線解碼器異常復(fù)雜的結(jié)構(gòu)與過于占用空間的問題，該傳統(tǒng)高密度只讀存儲器有予以改進的必要。
本發(fā)明的主要目的在于提供一種高密度只讀存儲器地址線解碼裝置，是在存儲區(qū)域兩側(cè)的多余空間直接形成類似于存儲區(qū)域的結(jié)構(gòu)，利用選擇性寫碼而形成不同的開關(guān)回路狀態(tài)，達到形成解碼器的相同效果，并且在多地址線狀態(tài)下，僅需較少的外圍邏輯門即可構(gòu)成，除了具有降低空間占用面積及簡化結(jié)構(gòu)的優(yōu)點外，還在于通過一設(shè)定在特定臨界電壓值的邏輯門做為對存儲器各字線預(yù)充電的電壓限制回路，使各字線的電壓值保持低于擊穿電壓，使其不會產(chǎn)生漏電。
本發(fā)明的次一目的在于提供一種高密度只讀存儲器地址線解碼裝置，更可通過設(shè)定該電壓限制回路的邏輯門的臨界電壓值，使存儲元件可適用于更廣泛的供應(yīng)電壓值，提高只讀存儲器的實用性。
本發(fā)明提供一種高密度只讀存儲器地址線解碼裝置，其包括兩組位于存儲區(qū)域兩側(cè)的解碼區(qū)域，此解碼區(qū)域是以相同于存儲區(qū)域的陣列結(jié)構(gòu)由數(shù)只晶體管形成，并以離子植入使特定位置的晶體管截止，以形成地址解碼線路；在各解碼區(qū)域的電源供應(yīng)端串接有一受預(yù)充電信號控制的充電電壓限制電路，此電路是由一臨界值設(shè)定在擊穿電壓值以下的邏輯門推動一串接在電源上的晶體管構(gòu)成，當(dāng)預(yù)充電信號啟動時，可利用邏輯門的臨界電壓值將各存儲區(qū)域的各字線的充電電壓設(shè)定為低于擊穿電壓，確實防止漏電。
前述的高密度只讀存儲器地址線解碼裝置中，在各解碼區(qū)的各字線的末端還分別串接有受預(yù)充電信號控制的晶體管。
前述的高密度只讀存儲器地址線解碼裝置中，各解碼區(qū)域的各晶體管，位于存儲區(qū)域兩側(cè)的各外伸的字線之間的間隙，以達到高密度。
前述的高密度只讀存儲器地址線解碼裝置中，各解碼區(qū)域的外伸控制線與送入的各地址線之間分別串接有邏輯門，各邏輯門的一端并聯(lián)連接該預(yù)充電信號，可在進行預(yù)充電之際，由各邏輯門切斷地址線的信號。
前述的高密度只讀存儲器地址線解碼裝置中，各解碼區(qū)域分別對應(yīng)于各字線以多數(shù)晶體管并聯(lián)接地連接構(gòu)成。
前述的高密度只讀存儲器地址線解碼裝置中，各組邏輯門可為或非門。
本發(fā)明有效運用存儲區(qū)域兩側(cè)的空間，形成陣列存儲器并通過離子寫碼合成為解碼電路，使空間運用更為有效，并可降低外接外圍邏輯門的數(shù)量，通過臨界電壓值的設(shè)置，將存儲元件的預(yù)充電電壓有效限制在擊穿電壓以下，具有防止漏電的優(yōu)點，為一新穎實用的只讀存儲器地址線解碼裝置。
以下結(jié)合附圖進一步說明本發(fā)明的具體結(jié)構(gòu)特征及目的。
附圖簡要說明圖1是高密度只讀存儲器的俯視示意圖。
圖2是圖1只讀存儲器的等效圖。
圖3是運用靜態(tài)邏輯門構(gòu)成解碼電路的電路示意圖。
圖4是傳統(tǒng)解碼裝置的存儲區(qū)域的布局示意圖。
圖5是本發(fā)明的解碼電路結(jié)構(gòu)示意圖。
圖6是本發(fā)明的存儲區(qū)域的布局示意圖。
如圖5所示，其中整個以虛線框出的區(qū)域即為本發(fā)明的存儲區(qū)域10，而其不同于傳統(tǒng)結(jié)構(gòu)之處在于在存儲區(qū)域10中央位置的存儲區(qū)11兩側(cè)向外延伸的各字線W/L之間的空間中，形成有類似于中央存儲區(qū)11的以橫向隱埋式N+位線與縱向多晶硅字線構(gòu)成的陣列(ARRAY)型態(tài)的解碼區(qū)域40，而在該兩解碼區(qū)域40中以圓圈標(biāo)示的晶體管部份即表示為通過離子寫碼的區(qū)域，以使該種區(qū)域轉(zhuǎn)變?yōu)椤癘FF”狀態(tài)，而其余晶體管則如正常晶體管一樣可正常導(dǎo)通或截止，且各解碼區(qū)域40均以多數(shù)晶體管并聯(lián)接地構(gòu)成，利用前述離子植入的寫碼作用，便使該兩解碼區(qū)域40形成上述虛線方框位置的芯片電路布局，如圖6所示，亦即前述該兩組解碼區(qū)域40相鄰排列在中央存儲區(qū)11的兩側(cè)，并以極短的金屬線M相互搭接，其中涂黑的各個矩形區(qū)域是植入有寫碼離子的區(qū)域(即切斷晶體管)，從而形成解碼電路，而位于兩側(cè)最外圍位置是晶體管41～44，以圖6的結(jié)構(gòu)可知，將存儲單元的解碼回路部分通過額外存儲區(qū)以寫碼方式合成，可達到有效利用芯片面積及提高布局密度的優(yōu)點。
而供連接在圖6下方的外圍電路，如圖5虛線框出的存儲區(qū)域10以外的區(qū)域，由一反相器52、一或非門50與一晶體管51構(gòu)成輸入電源VCC的電壓限制回路，及多數(shù)串接在各地址線A0～A2正、反相信號間的或非門60構(gòu)成，并同時受到一預(yù)充電信號A控制，而在預(yù)充電信號A為高電平狀態(tài)下，各組串接在地址線A0～A2上的或非門60輸出低電平，以使各地址線輸入信號無法通過，并同時使位于各字線W/L的電源晶體管41～44導(dǎo)通，而連接在電源端VCC的電壓限制回路，是將或非門50的臨界電壓值Vt控制在存儲元件的擊穿電壓值以下，故而在預(yù)充電信號A進入時，經(jīng)反相器52、或非門50使該晶體管51導(dǎo)通，以使電源VCC可送入至各字線W/L，而對存儲區(qū)11進行充電，當(dāng)字線W/L的充電電壓值達到該或非門50的臨界電壓值時，便經(jīng)反饋回路B使或非門50輸出轉(zhuǎn)變?yōu)榈碗娖綘顟B(tài)，以使晶體管51截止而停止繼續(xù)充電，因此，便利用該或非門50與晶體管51構(gòu)成一可限制各字線W/L充電電壓值的回路，故可根據(jù)各種不同擊穿電壓值的存儲元件，使或非門50的臨界電壓設(shè)置在相應(yīng)數(shù)值，便可確實防止漏電問題，而在預(yù)充電信號A消失時，切斷與電源連接的各晶體管51、41～44，并同時將各個連接在地址線A0～A2上的或非門60打開，而利用送入信號經(jīng)兩組解碼區(qū)40，使不需選取的字線W/L經(jīng)解碼區(qū)40的晶體管導(dǎo)通予以放電呈低電平，而欲選取的字線W/L為高電平，以正常讀取存儲區(qū)11。
而本發(fā)明連接在各地址線A0～A2的或非門60的數(shù)量，在此只有三條地址線的例子中，并未比傳統(tǒng)的電路明顯簡化，然而一般存儲器均是多地址線，即可顯示其間有著極大差別，在圖5中，各地址線對應(yīng)有二組或非門60，若采用六條地址線A0～A5，兩側(cè)僅需各設(shè)置12組或非門60即可，而相比于傳統(tǒng)的必須以32組邏輯門組成的結(jié)構(gòu)，可節(jié)省相當(dāng)大的空間，且在更多地址線的場合，其間的差距更為明顯，由此足以證明本發(fā)明具有簡化結(jié)構(gòu)的功效。
權(quán)利要求
1.一種高密度只讀存儲器地址線解碼裝置，其特征在于包括兩組位于存儲區(qū)域兩側(cè)的解碼區(qū)域，所述解碼區(qū)域是以相同于存儲區(qū)域的陣列結(jié)構(gòu)由數(shù)只晶體管形成，并以離子植入使特定位置的晶體管截止，以形成地址解碼線路；在所述各解碼區(qū)域的電源供應(yīng)端串接有一受預(yù)充電信號控制的充電電壓限制電路，所述充電電壓限制電路是由一臨界值設(shè)定在擊穿電壓值以下的邏輯門推動一串接在電源上的晶體管構(gòu)成，當(dāng)所述預(yù)充電信號啟動時，可利用所述邏輯門的臨界電壓值將所述各存儲區(qū)域的各字線的充電電壓設(shè)定為低于所述擊穿電壓，確實防止漏電。
2.根據(jù)權(quán)利要求1所述的高密度只讀存儲器地址線解碼裝置，其特征在于在所述各解碼區(qū)域的所述各字線的末端，還分別串接有受所述預(yù)充電信號控制的晶體管。
3.根據(jù)權(quán)利要求1所述的高密度只讀存儲器地址線解碼裝置，其特征在于所述各解碼區(qū)域的所述各晶體管，位于所述存儲區(qū)域兩側(cè)的各外伸的所述字線之間的間隙，以達到高密度。
4.根據(jù)權(quán)利要求1所述的高密度只讀存儲器地址線解碼裝置，其特征在于所述各解碼區(qū)域的外伸控制線與送入的各地址線之間分別串接有邏輯門，所述各邏輯門的一端并聯(lián)連接所述預(yù)充電信號，可在進行預(yù)充電之際，由所述各邏輯門切斷地址線的信號。
5.根據(jù)權(quán)利要求1所述的高密度只讀存儲器地址線解碼裝置，其特征在于所述各解碼區(qū)域分別對應(yīng)于所述各字線以多數(shù)晶體管并聯(lián)接地連接構(gòu)成。
6.根據(jù)權(quán)利要求1所述的高密度只讀存儲器地址線解碼裝置，其特征在于所述各組邏輯門可為或非門。
全文摘要
本發(fā)明涉及一種高密度只讀存儲器地址線解碼裝置，是在位于存儲區(qū)域兩側(cè)的各字線間的間隙內(nèi)分別形成如存儲區(qū)域的結(jié)構(gòu)，經(jīng)選擇性寫碼步驟，使特定區(qū)域形成斷路，從而構(gòu)成地址線解碼回路，以使外圍的邏輯門大幅減少，達到縮小占用面積的功效，且在前述地址線解碼回路的電源端，通過設(shè)置特定臨界電壓值的或非門，來限制對各字線預(yù)充電電壓，使內(nèi)部回路不會因外加電壓變動造成擊穿。
文檔編號G11C11/40GK1152174SQ9510096
公開日1997年6月18日 申請日期1995年3月6日 優(yōu)先權(quán)日1995年3月6日
發(fā)明者曹興誠 申請人:聯(lián)華電子股份有限公司