用于半導體裝置的冗余評估電路的制作方法
【技術領域】
[0001]本發(fā)明涉及一種半導體裝置，特別涉及半導體裝置的冗余評估電路。
【背景技術】
[0002]科技發(fā)展促使半導體集成電路可在一個給定的硅面積下(silicon area)涵蓋更多電路元件。然而，隨著電路元件的數量增加，將更難以減少及排除電路元件所具有的缺陷。
[0003]為達到有效的空間分配，電路設計者著力于減小獨立電路元件尺寸，以擴大實際存在但卻未使用的空間，而降低尺寸卻促使這些電路元件更容易受到缺陷影響，其中所述缺陷是在制程過程中由材料中的雜質所引起。然而，在半導體零件等級的測試程序或在半導體封裝后的測試程序，可使多個缺陷在整個集成電路中變得可辨識。當缺陷辨識出來時，則丟棄并銷毀具有缺陷的集成電路的作法并不符合經濟需求，且特別是，當只有少數電路元件確實有缺陷時，卻仍將集成電路丟棄并銷毀。
[0004]依賴集成電路的制程零缺陷(zero defects)為不實際的選擇，因此，供應冗余電路的元件至集成電路，便可減少丟棄集成電路的數量。當主要電路的元件被確定有缺陷時，則可用冗余元件取代主要電路中的缺陷元件。通過使用冗余電路的元件來取代主要電路的缺陷元件的作法可以無須實質地增加集成電路成本，且可大量地降低丟棄集成電路的數量。由于冗余電路的元件是用于取代主電路的缺陷元件，故冗余評估電路會用于評估熔絲狀態(tài)位置訊號是否猜中(hit)缺陷元件位置訊號。
[0005]請參照圖1，圖1為用于半導體裝置的傳統(tǒng)冗余評估電路的電路示意圖。半導體裝置可以例如是半導體存儲裝置。傳統(tǒng)冗余評估電路I包括(m+1)個熔絲盒11、(m+1)個多工器12、解碼器13、比較器14以及致能晶體管ENT，其中m為缺陷元件地址訊號AD的位數(即缺陷元件地址訊號具Al至Am的m個位)。
[0006]每個多工器12的輸入端耦接至對應熔絲盒11的輸出端，m個多工器12的m個輸出端分別地耦接至比較器14的m個第一輸入端，另一個多工器12的輸出端則耦接至比較器14的致能端。比較器14還包括用于接收缺陷元件地址訊號AD的m個第二輸入端，以及包括用于輸出冗余致能訊號HIT的輸出端。每個多工器12具有k個控制端耦接至解碼器13的k個輸出端。解碼器13具有用于接收電路塊(circuit block)地址訊號BA的η個輸入端，其中k為電路塊數(電路塊例如為存儲塊)，η為電路塊地址訊號BA的位數,而η與k的關系為2n_kk ^ 2n。致能晶體管ENT為N型金屬氧化物半導體(NMOS)晶體管，其柵極用于接收致能訊號EN，其源極連接至例如接地的低參考電壓，以及其漏極耦接至(m+1)個熔絲盒11的(m+1)個參考端。另外，每個熔絲盒11還具有用于接收預充電訊號PRE的輸入端。
[0007]每個熔絲盒11包括k個冗余單元(redundant cell) 111至Ilk。冗余單元111包括三個P型金屬氧化物半導體(PMOS)晶體管P11、P21及P31、N型金屬氧化物半導體晶體管NI I以及熔絲f\。P型金屬氧化物半導體晶體管Pll的柵極耦接至對應熔絲盒11的輸入端，并耦接至P型金屬氧化物半導體晶體管P31及N型金屬氧化物半導體晶體管Nll的漏極。P型金屬氧化物半導體晶體管Pll至P31的源極接收供應電壓(例如電源電壓VDD)，P型金屬氧化物半導體晶體管Pll及P21的漏極耦接至熔絲的一端，并耦接至P型金屬氧化物半導體晶體管P31及N型金屬氧化物半導體晶體管Nll的柵極。熔絲的另一端耦接至對應熔絲盒11的參考端。N型金屬氧化物半導體晶體管Nll的源極耦接至例如接地的低參考電壓。P型金屬氧化物半導體晶體管P31及N型金屬氧化物半導體晶體管Nll的漏極耦接至對應多工器12的m個輸入端的其中一個輸入端。需要注意的是，P型金屬氧化物半導體晶體管P21構成電壓維持器(voltage keeper),以及P型金屬氧化物半導體晶體管P31及N型金屬氧化物半導體晶體管Nll形成一反向器。如此，P型金屬氧化物半導體晶體管P21、P31以及N型金屬氧化物半導體晶體管Nll形成反向鎖存器(latch)。同理，冗余單元Ilk包括三個P型金屬氧化物半導體晶體管Plk、P2K及P3K、N型金屬氧化物半導體晶體管NlK與熔絲fk，且P型金屬氧化物半導體晶體管Plk、P2K、P3K、N型金屬氧化物半導體晶體管NlK以及熔絲fk的耦接方式可由上述冗余單元111的描述而得知，故于此不再贅述。
[0008]邏輯低電平的預充電訊號PRE會被施加于多個熔絲盒11，如此，熔絲盒11內冗余單元111至Ilk的節(jié)點Vl至Vk便可被預先充電，且節(jié)點Vl至Vk的電壓會由邏輯低電平被提升至邏輯高電平。接著，預充電訊號PRE由邏輯低電平轉至邏輯高電平，且邏輯高電平的致能訊號EN會被施加于致能晶體管ENT的柵極。因此，當熔絲融化時(即對應的冗余元件被用以取代缺陷元件)，節(jié)點Vl為邏輯低電平，而對應多工器12的對應輸入端接收此邏輯低電平；相反地，當熔絲未融化時(即對應冗余元件并未被用以取代缺陷元件)，節(jié)點Vl則維持邏輯高電平，而對應多工器12的對應輸入端接收此邏輯高電平。同理可知，熔絲fk的狀態(tài)會影響節(jié)點Vk的電平，故于此不再贅述。
[0009]解碼器13解碼電路塊地址訊號BA以產生k個選擇訊號控制多工器12，如此，多個多工器12可輸出(m+1)個熔絲盒11內被選取的(m+1)個冗余單元的(m+1)個電平的反向訊號。舉例來說，k個選擇訊號選取多個冗余單元111，因此多工器12輸出(m+1)個節(jié)點Vl的(m+1)個電平的反向訊號(亦即輸出訊號FSl?FSm)至比較器14，其中m個節(jié)點Vl的m個電平的反向訊號被輸出為熔絲狀態(tài)地址訊號FS，且另一個節(jié)點Vl的電平的反向訊號被輸出為比較器致能訊號CEN。當比較器14通過比較器致能訊號CEN致能，比較器14則比對熔絲狀態(tài)位置訊號FS與缺陷元件地址訊號AD，并依據結果輸出冗余致能訊號HIT。
[0010]需要注意的是，多個熔絲盒11的其中一個用于儲存電路塊是否具有被冗余元件取代的缺陷元件的信息。當電路塊具有被冗余元件取代的缺陷元件，則耦接至此熔絲盒11的多工器12則輸出比較器致能訊號CEN以致能比較器14。
[0011]請參照圖2，圖2為傳統(tǒng)冗余評估電路的布局區(qū)域示意圖。在圖1中的冗余評估電路I需要多個多工器12、多個P型金屬氧化物半導體晶體管Pll至Plk、P21至P2k、P31至P3k以及多個N型金屬氧化物半導體晶體管Nll至Nlk，因此冗余評估電路I的布局區(qū)域較大。此外，基于冗余評估電路I的結構，熔絲布局于彼此間隔w(w為單位長度)的兩個熔絲區(qū)域Fl及F2內，以及周邊元件(如多個晶體管及多個多工器)布局在彼此間隔W的兩個周邊區(qū)域PHl及PH2內。熔絲區(qū)域F1、F2及周邊區(qū)域PH1、PH2的長度皆為8.5W，熔絲區(qū)域Fl及F2的寬度為2.5H(H為單位寬度)，周邊區(qū)域PH2及PH2的寬度為3H，因此，冗余評估電路I的布局面積為99HW。

【發(fā)明內容】

[0012]本發(fā)明實施例提供一種冗余評估電路。此冗余評估電路包括(m+1)個熔絲盒以及比較器，其中m為缺陷元件地址訊號的位數。每個熔絲盒包括共級電路以及k個冗余單元。所述共級電路具有預充電晶體管以及反向鎖存器，其中所述預充電晶體管受控于預充電訊號，以將共同端提升至邏輯高電平，且所述反向鎖存器輸出所述共同端上的電平的反向訊號。每個冗余單元具有晶體管及熔絲，其中所述晶體管的第一端耦接至共同端，該晶體管的第二端通過熔絲耦接至低參考電壓。所述晶體管的柵極接收其中k個選擇訊號的其中之一，其中k為電路塊數。被比較器致能訊號所致能的所述比較器比對熔絲狀態(tài)地址訊號與缺陷元件地址訊號，以產生冗余致能訊號，其中所述m個熔絲盒輸出其共同端上的m個電平的m個反向訊號作為所述熔絲狀態(tài)地址訊號，且另一個熔絲盒輸出其共同端端上的電平的反向訊號作為所述比較器致能訊號。
[0013]本發(fā)明實施例提供一種半導體裝置。所述半導體裝置包括k個電路塊、冗余電路以及上述冗余評估電路。該冗余評估電路包括多個冗余元件，所述多個冗余元件是用以取代在k個電路塊中的多個缺陷元件。
[0014]總而言之，本發(fā)明實施例提供的冗余評估電路，可節(jié)省數個多工器以及數個晶體