的；可以使用上述結(jié)構(gòu)制造其他系統(tǒng)，包括通常認(rèn)為是固定結(jié)構(gòu)的系統(tǒng)(諸如桌上型計(jì)算機(jī)、路由器等)。
[0090]在不背離本發(fā)明的精神的情況下可以使用上述特性的這些和其他變型和組合，應(yīng)該通過(guò)說(shuō)明來(lái)進(jìn)行優(yōu)選實(shí)施例的描述而不用于限制權(quán)利要求所限定的本發(fā)明。
【主權(quán)項(xiàng)】
1.一種微電子封裝件，包括: 封裝襯底，具有用于與所述封裝件外的部件連接的多個(gè)第一端子，所述多個(gè)第一端子被配置為承載地址信息；以及 第一微電子元件和第二微電子元件，每個(gè)微電子元件均具有面對(duì)所述襯底的第一表面的面，每個(gè)微電子元件均包括存儲(chǔ)器存儲(chǔ)陣列，并且每個(gè)微電子元件均具有用于接收指定相應(yīng)微電子元件的存儲(chǔ)器存儲(chǔ)陣列內(nèi)的位置的地址信息的地址輸入， 所述封裝襯底還具有多條地址線，所述多條地址線與所述多個(gè)第一端子電連接并且被配置為將地址信息承載到所述襯底上的第一連接區(qū)域，所述第一連接區(qū)域具有來(lái)自所述多個(gè)第一端子的第一延遲，所述地址線被配置為將超出所述第一連接區(qū)域外的所述地址信息至少承載到所述襯底上的具有來(lái)自所述多個(gè)第一端子的第二延遲的第二連接區(qū)域，其中所述第一微電子元件的地址輸入與所述第一連接區(qū)域處的多條地址線中的每一條耦合，并且所述第二微電子元件的地址輸入與所述第二連接區(qū)域處的多條地址線中的每一條耦合，其中所述第二延遲大于所述第一延遲。2.根據(jù)權(quán)利要求1所述的微電子封裝件，其中所述襯底可具有與所述第一表面相對(duì)的第二表面，其中所述多個(gè)第一端子位于所述襯底的所述第二表面處。3.根據(jù)權(quán)利要求1所述的微電子封裝件，其中所述地址輸入和在相應(yīng)連接區(qū)域處與所述地址輸入耦合的多條地址線之間的距離小于2毫米。4.根據(jù)權(quán)利要求1所述的微電子封裝件，其中所述封裝襯底還包括通過(guò)所述多條地址線與所述多個(gè)第一端子電耦合的多個(gè)第二端子，其中所述多條地址線被配置為朝向所述多個(gè)第二端子承載超出所述第二連接區(qū)域外的所述地址信息。5.一種微電子組件，包括權(quán)利要求4所述的微電子封裝件，還包括部件，所述部件具有與所述微電子封裝件的所述多個(gè)第一端子連接的多個(gè)接觸件，并且所述部件包括被配置為驅(qū)動(dòng)所述地址信息的驅(qū)動(dòng)器。6.根據(jù)權(quán)利要求5所述的微電子封裝件，其中所述多個(gè)第二端子被配置為與所述部件的對(duì)應(yīng)第二接觸件連接，從而在這種連接的狀態(tài)下，所述第二接觸件將所述第二端子與所述微電子封裝件外的對(duì)應(yīng)端接電路耦合。7.根據(jù)權(quán)利要求4所述的微電子封裝件，其中從所述多個(gè)第二端子到所述第二連接區(qū)域，在第一電路徑方向上沿所述多條地址線的所述第一延遲與在第二電路徑方向上沿所述多條地址線的第三延遲相同。8.根據(jù)權(quán)利要求1所述的微電子封裝件，其中所述第一微電子元件的地址輸入被設(shè)置在第一方向上延伸的行內(nèi)的位置處，其中所述多條地址線的與所述第一微電子元件相鄰的第一部分在所述第一方向上延伸。9.根據(jù)權(quán)利要求8所述的微電子封裝件，其中所述第一部分的至少一些覆蓋所述第一微電子元件的面。10.根據(jù)權(quán)利要求9所述的微電子封裝件，其中所述多條地址線的部分為所述第一部分，并且所述多條地址線的第二部分朝向所述第一微電子元件的地址輸入遠(yuǎn)離所述第一部分在第二方向上延伸，每個(gè)第二部分均具有小于所述微電子元件的寬度的一半的長(zhǎng)度。11.根據(jù)權(quán)利要求10所述的微電子封裝件，其中所述地址輸入和在相應(yīng)連接區(qū)域處與所述地址輸入耦合的所述第一部分之間的距離小于2毫米。12.根據(jù)權(quán)利要求10所述的微電子封裝件，其中所述第二部分的至少一些部分覆蓋所述第一微電子元件和所述第二微電子元件中的給定微電子元件的面，并且所述至少一些部分包括在所述給定微電子元件的面處電連接至給定接觸件并與所述多條地址線中的地址線耦合的接合線。13.根據(jù)權(quán)利要求10所述的微電子封裝件，其中所述第二部分的至少一些部分覆蓋所述第一微電子元件和所述第二微電子元件中的給定微電子元件的面，并且所述至少一些部分包括面對(duì)所述給定微電子元件的接觸件中的相應(yīng)接觸件并與相應(yīng)接觸件接合的導(dǎo)電襯底接觸件。14.根據(jù)權(quán)利要求1所述的微電子封裝件，其中所述第一微電子元件和所述第二微電子元件在平行于所述第一表面的方向上相互隔開。15.根據(jù)權(quán)利要求14所述的微電子封裝件，其中所述第一微電子元件和所述第二微電子元件中分別設(shè)置所述地址輸入的面布置在單個(gè)平面中。16.一種系統(tǒng)，包括根據(jù)權(quán)利要求1所述的微電子封裝件，還包括具有與所述多個(gè)第一端子電連接的接觸件的電路板。17.根據(jù)權(quán)利要求16所述的系統(tǒng)，還包括一個(gè)殼體，所述微電子封裝件或所述電路板中的至少一個(gè)。18.根據(jù)權(quán)利要求1所述的微電子封裝件，還包括第三微電子元件和第四微電子元件，每個(gè)微電子元件均包括存儲(chǔ)器存儲(chǔ)陣列并具有用于接收指定相應(yīng)微電子元件的存儲(chǔ)器存儲(chǔ)陣列內(nèi)的位置的地址信息的地址輸入，并且每個(gè)微電子元件均具有面對(duì)所述第一表面的面， 所述多條地址線還具有第三連接區(qū)域和第四連接區(qū)域，所述第三連接區(qū)域具有來(lái)自所述第一端子的第三延遲，所述第四連接區(qū)域具有來(lái)自所述多個(gè)第一端子的第四延遲，其中所述多條地址線被配置為將超出所述第二連接區(qū)域外的地址信息承載到第三連接區(qū)域并且被配置為將超出所述第三連接區(qū)域外的地址信息承載到所述第四連接區(qū)域，其中所述第三微電子元件的地址輸入與所述第三連接區(qū)域處的多條地址線中的每一條耦合，并且所述第四微電子元件的地址輸入與所述第四連接區(qū)域處的地址線中的每一條耦合，其中所述第四延遲大于所述第三延遲，所述第三延遲大于所述第二延遲，并且所述第二延遲大于所述第一延遲。19.根據(jù)權(quán)利要求18所述的微電子封裝件，其中所述封裝襯底還包括通過(guò)地址線與所述多個(gè)第一端子電耦合的第二端子，其中所述地址線被配置為朝向所述第二端子承載超出所述第二連接區(qū)域外的地址信息。20.一種微電子封裝件，包括: 封裝襯底，具有相對(duì)的第一表面和第二表面、多個(gè)第一端子和多個(gè)第二端子，所述多個(gè)第一端子和所述多個(gè)第二端子位于所述封裝襯底的所述第二表面處并且被配置為承載地址信息并被配置為與超出所述微電子封裝件外的部件連接， 其中所述多個(gè)第一端子包括其第一組和第二組，并且所述多個(gè)第二端子包括其第一組和第二組，所述多個(gè)第一端子的第一組與所述多個(gè)第二端子的第一組耦合，并且所述第一端子的第二組與所述第二端子的第二組耦合， 第一微電子元件、第二微電子元件、第三微電子元件和第四微電子元件均具有面朝所述襯底的第一表面的面，每個(gè)微電子元件均結(jié)合存儲(chǔ)器存儲(chǔ)陣列，并且每個(gè)微電子元件均具有用于接收指定相應(yīng)微電子元件的存儲(chǔ)器存儲(chǔ)陣列內(nèi)的位置的地址信息的地址輸入， 其中所述第一微電子元件和所述第二微電子元件與所述多個(gè)第一端子的第一組耦合，并且所述第三微電子元件和所述第四微電子元件與所述多個(gè)第一端子的第二組耦合。21.根據(jù)權(quán)利要求20所述的微電子封裝件，其中所述封裝襯底其上可具有地址線的第一組和地址線的第二組，其中所述多個(gè)第一端子的第一組通過(guò)所述地址線的第一組與所述多個(gè)第二端子的第一組耦合，并且所述多個(gè)第一端子的第二組通過(guò)所述地址線的第二組與所述第二端子的第二組耦合。22.根據(jù)權(quán)利要求21所述的微電子封裝件，其中所述第一微電子元件和所述第二微電子元件被配置為每個(gè)時(shí)鐘循環(huán)對(duì)地址線的第一組和第二組上的信號(hào)采樣不多于一次。23.根據(jù)權(quán)利要求21所述的微電子封裝件，其中所述第一微電子元件和所述第二微電子元件被配置為在至少一些時(shí)鐘循環(huán)期間的每個(gè)時(shí)鐘循環(huán)對(duì)地址線的第一組和第二組上的信號(hào)采樣至少兩次。24.根據(jù)權(quán)利要求21所述的微電子封裝件，其中所述地址線延伸到覆蓋所述第一微電子元件、所述第二微電子元件、所述第三微電子元件和所述第四微電子元件的面的區(qū)域。25.根據(jù)權(quán)利要求20所述的微電子封裝件，其中所述第一微電子元件、所述第二微電子元件、所述第三微電子元件和所述第四微電子元件在平行于所述第一表面的至少一個(gè)方向上相互隔開。26.根據(jù)權(quán)利要求25所述的微電子封裝件，其中在單個(gè)平面中布置分別設(shè)置有所述地址輸入的所述第一微電子元件、所述第二微電子元件、所述第三微電子元件和所述第四微電子元件的面。27.根據(jù)權(quán)利要求20所述的微電子封裝件，其中所述地址輸入和在相應(yīng)連接區(qū)域處與所述地址輸入耦合的地址線之間的距離小于2毫米。28.—種系統(tǒng)，包括根據(jù)權(quán)利要求20所述的微電子封裝件，還包括具有與所述多個(gè)第一端子電連接的接觸件的電路板。29.根據(jù)權(quán)利要求28所述的系統(tǒng)，還包括一個(gè)殼體，所述微電子封裝件或所述電路板中的至少一個(gè)。
【專利摘要】可以在多芯片微電子封裝件(100)中設(shè)置封裝內(nèi)飛越式信令，其中該封裝件具有位于封裝襯底(102)上的地址線(126)，其被配置為將地址信息承載到襯底上的具有來(lái)自封裝件的端子(120)的第一延遲的第一連接區(qū)域(126C)，并且地址線被配置為將超出第一連接區(qū)域(126C)外的地址信息至少承載至具有來(lái)自端子(120)的大于第一延遲的第二延遲的第二連接區(qū)域(126D)。例如半導(dǎo)體芯片的第一微電子元件(110)的地址輸入(140)可以與第一連接區(qū)域(126C)處的每條地址線耦合，并且第二微電子元件(112)的地址輸入(140)可以與第二連接區(qū)域(126D)處的每條地址線耦合。
【IPC分類】H01L29/40, H01L23/498, H01L23/31, H01L25/065, H01L23/13, G11C5/06
【公開號(hào)】CN105144293
【申請(qǐng)?zhí)枴緾N201480022547
【發(fā)明人】R·D·克里斯普, W·佐尼, B·哈巴, 陳勇
【申請(qǐng)人】伊文薩思公司
【公開日】2015年12月9日
【申請(qǐng)日】2014年3月12日
【公告號(hào)】US8723329, US20140268537, WO2014150918A1