專利名稱：具有接觸電容器電極的插塞的半導(dǎo)體存儲器及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器以及一種制作半導(dǎo)體存儲器的方法；更具體地，涉及一種制作半導(dǎo)體存儲器上的電容器的方法。
DRAM(動態(tài)隨機存取存儲器)單元是一個半導(dǎo)體存儲器，通常包括一個晶體管和一個電容器，存儲器上的一個單元通過一次充電而存儲一位數(shù)據(jù)。電容器包括一個底電極、一個介電層和一個上電極。電容器的一個電極與晶體管的源結(jié)或漏結(jié)相連。電容器的另一個電極與參比電壓線相連。
計算機應(yīng)用的升級增加了對更高容量存儲芯片的要求。存儲單元尺寸的減小允許有更多的存儲單元封裝到集成電路板上。
電容容量隨電極面積和介電層的介電常數(shù)成比例增長。隨著存儲單元面積減小，電容器的電容也傾向減小，這降低了存儲單元的性能。
為了提高存儲單元的密度，疊層式電容器被提了出來。疊層式電容器通過將存儲電極部分地重疊在晶體管和位線或字線上來制備，因此，有效地減少了每個存儲單元所占的面積。
一個插塞用于將電容器的底電極與晶體管的源結(jié)或漏結(jié)連接起來。


圖1A到圖1C描述了一種依據(jù)傳統(tǒng)方法制備半導(dǎo)體存儲器上的電容器的方法。
如圖1A所示，絕緣層15覆蓋在半導(dǎo)體基板10、隔離層11(如場氧化層)和晶體管上，而晶體管包括柵絕緣層12、柵電極13和源或漏結(jié)14。其后，插塞16形成在層間絕緣層內(nèi)。插塞16包括一個多晶硅層16A、一個歐姆接觸層16B和一個形成在接觸孔中的擴(kuò)散阻擋層16C，此插塞與源結(jié)或漏結(jié)中的一個接觸。
如圖1B所示，通過沉積和構(gòu)圖第一導(dǎo)電層而在擴(kuò)散阻擋層16C上制備出底電極17。由于掩模錯對，在底電極17的制備過程中，擴(kuò)散阻擋層16C可能暴露在外。在高度集成器件的生產(chǎn)過程中，掩模錯對是經(jīng)常發(fā)生的。
如圖1C所示，介電層18形成在底電極1 7上，而上電極19則形成在介電層18上。介電層18是用具有非常高介電常數(shù)的材料制成，例如鈦酸鍶鋇(BaSrTiO3，以下縮寫為BST)，以提高高度集成器件的電容。
根據(jù)前述傳統(tǒng)方法，插塞16的擴(kuò)散阻擋層16C的暴露部分與介電層18相接。
擴(kuò)散阻擋層16C和介電層18之間的接觸導(dǎo)致了若干問題。其中一個問題是，擴(kuò)散阻擋層16C在制備介電層18的過程中被氧化，因為BST層的介電層18是在氧化氣氛中和高溫下制備的。擴(kuò)散阻擋層16C的氧化部分具有低的介電常數(shù)，它充當(dāng)了電容器中介電層的作用，因此電容器的電容減小了。另一個問題是，擴(kuò)散阻擋層16C和介電層18之間的逸出功差別小，因此，漏電流因低的肖特基勢壘而增加。
因此，本發(fā)明的一個目的是提供一種半導(dǎo)體存儲器和一種制備方法，以防止電容器介電層和插塞擴(kuò)散阻擋層之間的接觸。
因此，本發(fā)明的另一個目的是提供一種半導(dǎo)體存儲器和一種制備方法，以防止電容器電容的降低和電容器底電極與插塞擴(kuò)散阻擋層之間漏電流的增加。
根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體存儲器，包括一個半導(dǎo)體基板，其中柵電極形成在半導(dǎo)體基板上，且其中源結(jié)/漏結(jié)形成在此半導(dǎo)體基板中；一個形成在半導(dǎo)體基板上的層間絕緣層；一個形成在層間絕緣層中的插塞，其中，該插塞包括一個擴(kuò)散阻擋層和一個導(dǎo)電層，而其中導(dǎo)電層是用一種無論導(dǎo)電層是否氧化均能傳導(dǎo)電流的材料制成；一個與導(dǎo)電層接觸的電容器底電極；一個形成在底電極上的介電層；以及一個形成在介電層上的上電極。
根據(jù)本發(fā)明的另一個方面，提供一種半導(dǎo)體存儲器的制備方法，包括以下步驟提供一半導(dǎo)體基板，其中柵電極形成在該半導(dǎo)體基板上，且其中源結(jié)/漏結(jié)也形成在該半導(dǎo)體基板中；在半導(dǎo)體基板上制備層問絕緣層；刻蝕層間絕緣層以形成接觸孔；在接觸孔中制備擴(kuò)散阻擋層和導(dǎo)電層以形成插塞，其中導(dǎo)電層用一種無論導(dǎo)電層是否氧化均能傳導(dǎo)電流的材料制成；制備與導(dǎo)電層接觸的底電極；在底電極上制備介電層；在介電層上制備上電極。
根據(jù)本發(fā)明的再一方面，提供一種半導(dǎo)體存儲器的制備方法，包括以下步驟提供一半導(dǎo)體基板，其中柵電極形成在該半導(dǎo)體基板上，且其中源結(jié)/漏結(jié)也形成在該半導(dǎo)體基板上；在半導(dǎo)體基板上制備層間絕緣層；刻蝕層間絕緣層以形成接觸孔；在接觸孔中制備擴(kuò)散阻擋層和導(dǎo)電層以形成插塞，其中導(dǎo)電層是用一種無論導(dǎo)電層是否氧化均能傳導(dǎo)電流的材料制成；在導(dǎo)電層上制備種子層；在種子層上制備粘接層；在粘接層上制備犧牲層；刻蝕犧牲層和粘接層以獲得確定底電極區(qū)域的開孔；在開孔內(nèi)的種子層上制備底電極；除去犧牲層和種子層；在底電極上制備介電層；在介電層上制備上電極。
通過以下結(jié)合附圖對優(yōu)選實施例的描述，會使本發(fā)明的上述及其它目的和特征變得更明確，其中圖1A到圖1C是顯示根據(jù)傳統(tǒng)方法制備半導(dǎo)體存儲器的方法的橫截面圖；圖2A到圖2I是顯示根據(jù)本發(fā)明實施例制備半導(dǎo)體存儲器上的電容器的方法的橫截面圖。
以下，參照附圖對根據(jù)本發(fā)明實施例的半導(dǎo)體存儲器的制備方法進(jìn)行詳細(xì)描述。
如圖2A所示，層間絕緣層包括第一絕緣層21和第二絕緣層22，它成形在半導(dǎo)體基板20上，而基板上有已制得的低層結(jié)構(gòu)(未示出)，包括諸如場氧化層的隔離層和包括柵絕緣層、柵電極和源結(jié)/漏結(jié)的晶體管。第二絕緣層22由一種比第一絕緣層21具有更高刻蝕選擇性的材料制成。在本發(fā)明的優(yōu)選實施例中，第一絕緣層21通過沉積氧化硅層到厚度為3000-8000而形成，第二絕緣層22通過沉積氮化硅層至300到1000的厚度而形成。
如圖2B所示，第二絕緣層22和第一絕緣層21被刻蝕成接觸孔100，此孔顯露出半導(dǎo)體基板20上的源結(jié)/漏結(jié)(未示出)中的一個。于是，用于形成插塞的多晶硅層23A被沉積在接觸孔內(nèi)的第二絕緣層22和半導(dǎo)體基板20上，其厚度為500-3000。此后，實施刻蝕步驟，以顯露第二絕緣層22的表面，并將接觸孔內(nèi)多晶硅層23A的一部分除去。從而，第二絕緣層22的表面與多晶硅層23A的表面之間的高度差200在500到1500之間變化。
如圖2C所示，歐姆接觸層23B和擴(kuò)散阻擋層23C以一層接一層的方式形成在多晶硅層23A上。隨后，進(jìn)行化學(xué)機械拋光(以下簡稱CMP)，直到第二絕緣層22的表面顯露出來為止。在本發(fā)明的優(yōu)選實施例中，歐姆接觸層23B是用TiSix制備的，而擴(kuò)散阻擋層23C是由TiN、TiSiN、TiAlN、TaSiN、TaAlN、IrO2或RuO2制備的。為了形成TiSix，先沉積一層Ti，然后退火以使鈦層中的Ti原子與多晶硅層23A中的Si原子反應(yīng)，再進(jìn)行濕法刻蝕以除掉第二絕緣層22和TiSix層上殘存的Ti層。
如圖2D所示，擴(kuò)散阻擋層23C的一部分用刻蝕劑刻蝕掉了，刻蝕劑例如為包括Cl2和BCl3的混合氣體，相對于此種氣體，擴(kuò)散阻擋層23C具有比第二絕緣層22更高的刻蝕選擇性。
如圖2E所示，導(dǎo)電層23D沉積在第二絕緣層22和擴(kuò)散阻擋層23C上，實施掩蔽刻蝕(blanket etching)工藝或CMP工藝，直至顯露出第二絕緣層22。于是，完全制備了插塞23，它包括多晶硅層23A、歐姆接觸層23B、擴(kuò)散阻擋層23C和導(dǎo)電層23D。導(dǎo)電層23D是用即使氧化也能傳輸電流的材料制成。在本發(fā)明的優(yōu)選實施例中，采取化學(xué)氣相沉積技術(shù)沉積Ru、Pt或Ir以形成導(dǎo)電層23D。另一方面，為了將導(dǎo)電層23D用作制備電容器底電極的種子層，可以略過掩蔽刻蝕步驟或CMP步驟。
制備多晶硅層23A的步驟也可以略去，此時，插塞23包括歐姆接觸層23B層、擴(kuò)散阻擋層23C和導(dǎo)電層24D。此外，制備歐姆接觸層23B的步驟也可以略去，此時，插塞23包括多晶硅層23A、擴(kuò)散阻擋層23C和導(dǎo)電層24D。相應(yīng)地，插塞23可能包括擴(kuò)散阻擋層23C和導(dǎo)電層23D。
如圖2F所示，種子層24形成在導(dǎo)電層23D和第二絕緣層22上，然后粘接層25和犧牲層26一層接一層地堆疊在種子層24上。在本發(fā)明的優(yōu)選實施例中，種子層24用50-100厚的Pt或Ru制成，粘接層25由50-500厚的TiN、TiAlN、TaN、TaSiN、Al2O3或TiO2制成，而犧牲層26由5000-15000厚的氧化硅制成。另一方面，制備種子層24和粘接層25的步驟可以略去，這取決于不同的制備底電極的方法。
如圖2G所示，犧牲層26和粘接層25被選擇性刻蝕以形成顯露種子層24的開孔300，而底電極27則形成在開孔300中的種子層24上。在本發(fā)明的優(yōu)選實施例中，通過電鍍將作為底電極27的Pt層沉積至4000-12000的厚度。采用直流或直流脈沖，在電極上施加0.1-20mA/cm3的電流密度以進(jìn)行電鍍。
如圖2H所示，犧牲層26、粘接層25和種子層24被除去，以分隔鄰近的底電極27。采用濕法刻蝕除去犧牲層26和粘接層25，采用干法刻蝕除去種子層24。此外，粘接層25也可以用干法刻蝕除去。
根據(jù)本發(fā)明的上述步驟，插塞23上的擴(kuò)散阻擋層23C沒有顯露在外，即使在制備開孔300的步驟中發(fā)生了掩模錯對時。這就是，假如掩模錯對發(fā)生，覆蓋在擴(kuò)散阻擋層23C上的導(dǎo)電層23D則暴露在外。
如圖2I所示，介電層28沉積在底電極27和第二絕緣層22上。然后，上電極29形成在介電層28上。在本發(fā)明的優(yōu)選實施例中，BST層在350-600℃的溫度沉積至150-500的厚度以形成介電層28，使介電層28結(jié)晶的退火在N2氣環(huán)境中于500-700℃進(jìn)行，退火時間為30-180秒，于是介電層28的介電特性可以得到改善。上電極29用一種即使氧化仍能導(dǎo)電的材料制成，如Pt、Ru、Ir。
在擴(kuò)散阻擋層上形成導(dǎo)電層有若干優(yōu)點。第一個優(yōu)點是這可以防止介電層與擴(kuò)散阻擋層接觸。第二個優(yōu)點是這可以減少漏電流。第三個優(yōu)點是這可以防止擴(kuò)散阻擋層顯露在外，即使在掩模錯對發(fā)生時，因此，使介電層結(jié)晶的退火可以在高溫下進(jìn)行。第四個優(yōu)點是高度集成化的半導(dǎo)體器件上的電容器可以獲得高電容。
盡管本發(fā)明中的優(yōu)選優(yōu)選實施例為了說明性目的得到了闡述，但本領(lǐng)域的技術(shù)人員將意識到，在不脫離如所附權(quán)利要求所述的本發(fā)明的范圍和精神的情況下，各種變型、附加和替換是可能的。
權(quán)利要求
1.一種半導(dǎo)體存儲器，包括一個半導(dǎo)體基板，其中柵電極形成在半導(dǎo)體基板上，且源結(jié)/漏結(jié)也形成在半導(dǎo)體基板上；一個形成于半導(dǎo)體基板上的層間絕緣層；一個形成于層間絕緣層中的插塞，其中插塞包括擴(kuò)散阻擋層和導(dǎo)電層，并且其中導(dǎo)電層是用一種無論導(dǎo)電層是否氧化均能傳導(dǎo)電流的材料制成；一個與導(dǎo)電層接觸的電容器底電極；一個形成于底電極上的介電層；以及一個形成于介電層上的上電極。
2.按照權(quán)利要求1的半導(dǎo)體存儲器，其中導(dǎo)電層從包括Ru層、Ir層、Pt層的組中選出。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器，其中擴(kuò)散阻擋層從包括TiN層、TiSiN層、TiAlN層、TaSiN層、TaAlN層、IrO2層和RuO2層的組中選出。
4.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器，進(jìn)一步包括一個處于擴(kuò)散阻擋層和半導(dǎo)體基板間的多晶硅層。
5.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器，進(jìn)一步包括一個處于擴(kuò)散阻擋層和半導(dǎo)體基板間的歐姆接觸層。
6.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器，進(jìn)一步包括一個處于歐姆接觸層和半導(dǎo)體基板間的多晶硅層。
7.一種制備半導(dǎo)體存儲器的方法，包括以下步驟提供一半導(dǎo)體基板，其中柵電極形成在半導(dǎo)體基板上，且源結(jié)/漏結(jié)形成在該半導(dǎo)體基板中；在半導(dǎo)體基板上制備一層間絕緣層；刻蝕該層間絕緣層以形成接觸孔；在接觸孔中制備一擴(kuò)散阻擋層和一導(dǎo)電層以形成一插塞，其中導(dǎo)電層是用一種無論導(dǎo)電層是否氧化均能傳導(dǎo)電流的材料制成的；制備與導(dǎo)電層接觸的一底電極；在底電極上制備一介電層；以及在介電層上制備一上電極。
8.根據(jù)權(quán)利要求7的方法，其中導(dǎo)電層用Ir、Pt或Ru制成。
9.根據(jù)權(quán)利要求8的方法，其中底電極是利用導(dǎo)電層為種子層，通過電鍍制備的。
10.根據(jù)權(quán)利要求7的方法，其中擴(kuò)散阻擋層由TiN、TiSiN、TiAlN、TaSiN、TaAlN、IrO2或RuO2制成。
11.根據(jù)權(quán)利要求7的方法，其中介電層由BaSrTiO3層制成，上電極由Pt層，Ru層或Ir層制成。
12.一種制備半導(dǎo)體存儲器的方法，包括以下步驟提供一半導(dǎo)體基板，其中柵電極形成在該半導(dǎo)體基板上，且源結(jié)/漏結(jié)形成在該半導(dǎo)體基板中；在半導(dǎo)體基板上制備一層間絕緣層；刻蝕層間絕緣層以形成一接觸孔；在接觸孔中制備擴(kuò)散阻擋層和導(dǎo)電層以形成一插塞，其中導(dǎo)電層是用一種無論導(dǎo)電層是否氧化均能傳導(dǎo)電流的材料制成；在導(dǎo)電層上制備一種子層；在種子層上制備一粘接層；在粘接層上制備一犧牲層；刻蝕犧牲層和粘接層而形成一開孔以確定底電極的區(qū)域；在開孔中的種子層上制備底電極；除去犧牲層和種子層；在底電極上制備一介電層；以及在介電層上制備一上電極。
13.根據(jù)權(quán)利要求12的方法，其中制備插塞的步驟包括在接觸孔中制備擴(kuò)散阻擋層；刻蝕接觸孔內(nèi)的擴(kuò)散阻擋層以除去擴(kuò)散阻擋層的一部分；在擴(kuò)散阻擋層上制備導(dǎo)電層。
14.根據(jù)權(quán)利要求12的方法，其中底電極用電鍍的方法制備。
15.根據(jù)權(quán)利要求13的方法，其中導(dǎo)電層由Ru、Pt或Ir制成，且其中的擴(kuò)散阻擋層由TiN、TiSiN、TiAlN、TaSiN、TaAlN、IrO2或RuO2制成。
16.根據(jù)權(quán)利要求15的方法，其中氧化硅層和氮化物層堆疊起來以形成層間絕緣層。
17.根據(jù)權(quán)利要求16的方法，其中擴(kuò)散阻擋層用包括Cl2和BCl3的混合氣體刻蝕。
18.根據(jù)權(quán)利要求16的方法，介電層用BaSrTiO3層制備，且其中的上電極用Pt層，Ru層或Ir層制成。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲器和一種可以防止電容器的介電層與擴(kuò)散阻擋層接觸的方法。與電容器電極接觸的插塞包括擴(kuò)散阻擋層和導(dǎo)電層。導(dǎo)電層是用一種無論導(dǎo)電層是否氧化均能傳導(dǎo)電流的材料制成。因此,這可以防止介電層與擴(kuò)散阻擋層接觸,因而漏電流可以減小,且電容器的電容可以增加。
文檔編號H01L21/02GK1330408SQ0112122
公開日2002年1月9日 申請日期2001年6月14日 優(yōu)先權(quán)日2000年6月19日
發(fā)明者洪權(quán) 申請人:海力士半導(dǎo)體有限公司