專利名稱：半導(dǎo)體器件及其制造方法
發(fā)明的背景1.發(fā)明的領(lǐng)域本發(fā)明涉及到半導(dǎo)體器件及其制造方法，且例如涉及到具有排列半導(dǎo)體元件和電阻器的結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。
2.相關(guān)技術(shù)的描述新近，半導(dǎo)體器件的小型化和集成正在不斷發(fā)展，進(jìn)行了各種各樣的嘗試在半導(dǎo)體芯片的小的表面上制作許多半導(dǎo)體元件。而且，制作有半導(dǎo)體元件的半導(dǎo)體器件可以配備有分離電壓的梯形電路。
而且，在小表面上制作梯形電路，是在半導(dǎo)體芯片小型化和集成過(guò)程中的一個(gè)非常重要的方面。
通常，例如如日本專利申請(qǐng)公開(kāi)No.Hei9-51072所述，為了使梯形電路小型化，試圖借助于在制作在場(chǎng)區(qū)中的第一電阻器上制作絕緣膜，并在絕緣膜上制作第二電阻器，來(lái)形成具有雙層結(jié)構(gòu)而實(shí)現(xiàn)梯形電路的小型化和集成。

圖16所示是一種雙層結(jié)構(gòu)，其中第一層阻抗77和第二層阻抗66，沿半導(dǎo)體襯底75的厚度方向經(jīng)由絕緣膜78，被制作在半導(dǎo)體襯底75的場(chǎng)區(qū)中。
然而，當(dāng)采用雙層結(jié)構(gòu)電阻器時(shí)，其問(wèn)題是制造步驟很復(fù)雜，且制造成本增加，還難以得到與用制作在常規(guī)場(chǎng)區(qū)上的電阻器形成的梯形電路相同的或更高的精度。
而且，關(guān)于電阻器的安排，電阻器通常僅僅被制作在場(chǎng)區(qū)上，有源區(qū)的頂部完全沒(méi)有被用于半導(dǎo)體器件的小型化和集成。因此，當(dāng)在半導(dǎo)體器件上制作電阻器時(shí)，在半導(dǎo)體襯底上必須有制作半導(dǎo)體元件的區(qū)域和制作電阻器的區(qū)域的面積而使面積增加。因此，若電阻器也被制作在有源層上，則可以將整個(gè)半導(dǎo)體器件的面積做得更小。這樣，半導(dǎo)體芯片的小型化和集成就可以得到進(jìn)一步改進(jìn)。而且，由于可以制作電阻器的區(qū)域的面積增大了，就有可能使用具有比較小的電阻的物質(zhì)并避免電阻器的雙層結(jié)構(gòu)。而且，借助于用CMP之類將電阻器下面的絕緣膜整平，可以容易地得到常規(guī)的精確率。注意，有源區(qū)指的是半導(dǎo)體襯底上制作晶體管之類的區(qū)域。
順便說(shuō)一下，當(dāng)電阻器被制作在有源區(qū)上時(shí)，為了恰當(dāng)?shù)亟佑|電阻器，需要特別的器件。
發(fā)明的概述本發(fā)明的第一目的是提供一種半導(dǎo)體器件，例如小型化和集成的倍增電路。而且，本發(fā)明的目的是提供一種使用這種倍增電阻電路的具有高精度、低成本、和小的溫度系數(shù)的半導(dǎo)體器件，例如諸如電壓探測(cè)器或電壓調(diào)節(jié)器之類的小面積的半導(dǎo)體器件。
而且，本發(fā)明的第二目的是提供一種制造小型化和集成的半導(dǎo)體器件的方法，包括對(duì)制作在半導(dǎo)體器件上的電阻器形成接觸的方法。
根據(jù)本發(fā)明，提供了一種半導(dǎo)體器件，它經(jīng)由例如用CMP之類整平了的絕緣膜，在半導(dǎo)體襯底的制作有諸如場(chǎng)效應(yīng)晶體管的半導(dǎo)體元件的有源區(qū)上制作電阻器。于是達(dá)到了第一目的。
而且，根據(jù)本發(fā)明，提供了一種半導(dǎo)體器件，它還在半導(dǎo)體器件上配備有諸如TEOS(四氧乙基硅烷)SiO2膜的絕緣膜，在有源區(qū)上配備有電阻器，穿過(guò)形成在絕緣膜中的接觸孔在電阻器上制作有電極。于是達(dá)到了第一目的。
而且，在本發(fā)明中，借助于使經(jīng)由具有整平的頂部表面的絕緣膜制作在有源區(qū)上的電阻器作為梯形電路的結(jié)構(gòu)元件，達(dá)到了第一目的。
而且，在本發(fā)明中，具有整平的表面的絕緣膜上的制作在有源區(qū)上的電阻器，由選自Ni與Cr的混合物、CrSiO、CrSiN、CrSiON、a-FeSi、非晶硅、多晶硅、Wsi、TiN、W、TaN、以及Mo與Si的混合物的物質(zhì)組成，或由Ti與TiN或Ti與WN的雙層組成，以得到滿意的電阻器，從而達(dá)到第一目的。
而且，在本發(fā)明中，形成在具有整平的表面的形成在有源區(qū)上的絕緣膜上的電阻器，被制作成薄膜厚度為50-4000，優(yōu)選為100-1000，更優(yōu)選為200-700，以形成精確率更高的電阻器，從而達(dá)到第一目的。
而且，在本發(fā)明中，形成在具有整平的表面的形成在有源區(qū)上的絕緣膜上的電阻器的電阻率為1-1MΩ/□，最好是1-50kΩ/□，致使可以得到具有高的精確率的電阻器，從而達(dá)到第一目的。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件，然后在半導(dǎo)體元件上形成絕緣膜；利用例如CMP(化學(xué)機(jī)械拋光)整平絕緣膜的表面，使垂直間距在層間膜的厚度的20％以內(nèi)，最好是在10％以內(nèi)；在整平的絕緣膜的頂部表面上制作電阻器膜；以及在有源區(qū)上由電阻器膜圖形化電阻器，從而達(dá)到第二目的。利用CMP，使用包括化學(xué)作用和組合化學(xué)腐蝕的懸浮液，可以得到?jīng)]有損失的整平表面。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件，然后在半導(dǎo)體元件上形成絕緣膜；整平絕緣膜的頂部表面；在整平的絕緣膜的頂部表面上制作電阻器膜；對(duì)電阻器膜進(jìn)行圖形化并在絕緣膜的有源區(qū)上制作電阻器；以及對(duì)電阻器的二端制作電極，從而達(dá)到第二目的。利用例如各向同性腐蝕來(lái)制作電阻器。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件，在半導(dǎo)體元件上形成絕緣膜；用CMP之類整平絕緣膜的頂部表面；在整平的絕緣膜的頂部表面上制作電阻器膜；在電阻器膜上形成保護(hù)膜以便在執(zhí)行各向異性腐蝕時(shí)保護(hù)電阻器；對(duì)電阻器膜和保護(hù)膜進(jìn)行圖形化，以便在絕緣膜的有源區(qū)中制作其上提供有保護(hù)膜的電阻器；用例如SiO2(氧化硅)作為暴露某些部分用來(lái)在電阻器的二端形成電極的掩模，對(duì)保護(hù)膜的二端部分進(jìn)行各向異性腐蝕；在從被各向異性腐蝕的保護(hù)膜暴露出來(lái)的電阻器的二端上制作電極，從而達(dá)到第二目的。利用電極的各向異性腐蝕，可以將電極制作得緊湊。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件，然后在半導(dǎo)體元件上形成第一絕緣膜；用CMP之類整平第一絕緣膜的表面；在整平的絕緣膜的頂部表面上的有源區(qū)中制作電阻器；在電阻器膜上形成第二絕緣膜；在第二絕緣膜中制作達(dá)及電阻器二端部分的側(cè)表面部分的接觸孔；以及在經(jīng)由接觸孔的電阻器的二端部分的側(cè)表面部分中制作電極，從而達(dá)到第二目的。在此方法中，可以比較容易地制作電極。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件，在半導(dǎo)體元件上形成第一絕緣膜；用CMP之類整平第一絕緣膜的表面；在整平的絕緣膜的頂部表面上制作電阻器膜；制作一個(gè)膜來(lái)控制電阻器膜上的腐蝕速度，以防止接觸孔滲透電阻器；對(duì)電阻器和控制腐蝕速度的控制膜進(jìn)行圖形化，并在絕緣膜上的有源區(qū)中形成配備有頂部表面控制膜的電阻器；在電阻器上形成比控制膜腐蝕更快的第二絕緣膜；在第二絕緣膜中制作達(dá)及電阻器二端部分的頂部表面部分的接觸孔；以及穿過(guò)接觸孔在電阻器的二端部分的頂部表面部分處制作電極，從而達(dá)到第二目的。用此方法，當(dāng)制作在電阻器中的接觸孔，以及例如比制作在第一絕緣膜下方的電極上的接觸孔更深的接觸孔，被同時(shí)腐蝕時(shí)，可以防止接觸孔滲透電阻器。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件，然后在半導(dǎo)體元件上形成第一絕緣膜；用CMP之類整平第一絕緣膜的表面；在整平的絕緣膜的頂部表面上以及有源區(qū)中制作電阻器；以電阻器作為掩模，對(duì)第一絕緣膜進(jìn)行腐蝕，并使存在電阻器的區(qū)域之外的區(qū)域中的第一絕緣膜減薄，在電阻器上形成第二絕緣膜；在第二絕緣膜上制作達(dá)及電阻器二端部分的頂部表面部分的接觸孔；以及穿過(guò)接觸孔在電阻器的二端部分的頂部表面部分處制作電極，從而達(dá)到第二目的。根據(jù)本發(fā)明，防止了接觸孔滲透電阻器。在存在電阻器的區(qū)域之外的位置處，第一絕緣膜的厚度被腐蝕減薄，致使例如可以為第一電阻器下方的電極制作接觸孔，同時(shí)防止接觸孔滲透電阻器。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件，然后在半導(dǎo)體元件上形成第一絕緣膜；在絕緣膜中制作例如達(dá)及電極的用來(lái)對(duì)絕緣膜下方的梯形電路進(jìn)行引線的接觸孔；穿過(guò)接觸孔在絕緣膜下方制作電極；用CMP之類整平絕緣膜的表面；在整平的絕緣膜的頂部表面的有源區(qū)中制作電阻器，以便與制作在接觸孔中的電極連接，從而達(dá)到第二目的。
而且，在本發(fā)明中，可以用CMP，也可以用回腐蝕之類，來(lái)整平制作在有源區(qū)中的絕緣膜。
而且，在本發(fā)明中，提供了一種制造半導(dǎo)體器件的方法，其中在整平的絕緣膜上制作電阻器膜時(shí)的溫度被設(shè)定為450℃或更低，從而可以防止制作在絕緣膜下方的電極發(fā)變形，從而達(dá)到第二目的。
附圖的簡(jiǎn)要說(shuō)明在附圖中圖1A和1B是根據(jù)本發(fā)明實(shí)施方案1的半導(dǎo)體器件的剖面圖；圖2是各種電阻器的特性表；圖3A和3B是根據(jù)本發(fā)明實(shí)施方案2的制造半導(dǎo)體的方法的各個(gè)步驟的剖面圖；圖4A-4D是根據(jù)本發(fā)明實(shí)施方案3的制造半導(dǎo)體的方法的各個(gè)步驟的剖面圖；圖5A和5B是根據(jù)本發(fā)明實(shí)施方案4的制造半導(dǎo)體的方法的各個(gè)步驟的剖面圖；圖6A和6B是根據(jù)本發(fā)明實(shí)施方案5的制造半導(dǎo)體的方法的各個(gè)步驟的剖面圖；圖7A和7B是根據(jù)本發(fā)明實(shí)施方案6的制造半導(dǎo)體的方法的各個(gè)步驟的剖面圖；圖8A和8B是根據(jù)本發(fā)明實(shí)施方案7的制造半導(dǎo)體的方法的各個(gè)步驟的剖面圖；圖9是制作在被回腐蝕整平的有源區(qū)上的絕緣膜的剖面圖；圖10是本發(fā)明的電阻器的梯形電路輸出電壓對(duì)薄片電阻的精確率曲線；圖11曲線示出了制作本發(fā)明的電阻器時(shí)，襯底表面內(nèi)的電阻器的厚度的變化；圖12曲線示出了本發(fā)明的電阻器的薄膜厚度與電阻器電路輸出電壓誤差之間的關(guān)系；圖13示出了梯形電路的一個(gè)例子；圖14是使用根據(jù)本發(fā)明的倍增電阻電路的電壓探測(cè)器的實(shí)施方案的方框圖；圖15是使用根據(jù)本發(fā)明的倍增電阻電路的電壓調(diào)節(jié)器的實(shí)施方案的方框圖；以及圖16是電阻器被制作成常規(guī)場(chǎng)區(qū)中的雙層的部分的剖面圖。
本發(fā)明的優(yōu)選實(shí)施方案以下參照?qǐng)D1A-15來(lái)描述本發(fā)明的優(yōu)選實(shí)施方案。
實(shí)施方案1
圖1A是根據(jù)本發(fā)明一個(gè)實(shí)施方案的半導(dǎo)體器件的剖面圖。此實(shí)施方案的半導(dǎo)體器件由半導(dǎo)體襯底12、制作在其上的半導(dǎo)體元件13、以及經(jīng)由其頂部表面已經(jīng)被整平的絕緣膜3被制作在有源區(qū)上的電阻器2組成。有源區(qū)指的是半導(dǎo)體襯底上制作半導(dǎo)體元件的區(qū)域。各個(gè)半導(dǎo)體元件之間的區(qū)域被稱為場(chǎng)區(qū)，且將各個(gè)元件在電學(xué)上和物理上分隔開(kāi)。
圖1A所示的半導(dǎo)體元件13是絕緣柵場(chǎng)效應(yīng)晶體管，由制作在半導(dǎo)體襯底12的上層部分上的稱為源和漏的高濃度擴(kuò)散層8和9、制作在半導(dǎo)體襯底12的頂部表面上的柵氧化膜7、以及制作在柵氧化膜7的頂部表面上的柵電極6組成。注意，半導(dǎo)體元件13并不局限于絕緣柵場(chǎng)效應(yīng)晶體管，可以采用任何其它的半導(dǎo)體元件。
柵電極6由多晶硅組成，但可以由其它的電阻器或?qū)w組成。在此實(shí)施方案中，半導(dǎo)體襯底12是n型半導(dǎo)體，但可以是p型半導(dǎo)體。而且，半導(dǎo)體襯底12可以是形成在部分半導(dǎo)體襯底中的阱。在半導(dǎo)體襯底12頂部表面上鄰近絕緣柵場(chǎng)效應(yīng)晶體管處，制作場(chǎng)氧化膜11，用來(lái)電隔離于其它的元件。
由NSG(不摻雜的硅酸鹽玻璃)和BPSG(硼磷硅酸鹽玻璃)組成的雙層層間絕緣膜5，被制作在場(chǎng)氧化膜11上，還覆蓋柵電極6。層間絕緣膜5可以是由NSG和BPSG組成的雙層，以及由NSG、PSG(磷硅酸鹽玻璃)、或BPSG組成的單層。
層間絕緣膜5被制作成具有制作在稱為漏和源的高濃度擴(kuò)散層8和9上的接觸孔10。而且，雖然未示出，但接觸孔也被制作在柵6上。通過(guò)這些接觸孔10，高濃度擴(kuò)散層8和9以及柵6被制作成具有由諸如Al-Si(鋁和硅的合金)的金屬組成的第一電極4。
在層間絕緣膜5上制作其頂部表面被整平了的絕緣膜3。絕緣膜3的材料是厚度為5000-13000的TESO SiO2。注意，絕緣膜3的材料不局限于TESO SiO2，可以是任何適當(dāng)?shù)牟牧稀?br> 有源區(qū)上的絕緣膜3的頂部表面被制作成具有由多晶硅組成的電阻器2。除了多晶硅之外，電阻器2可以由Ni和Cr的混合物、CrSiO、CrSiN、CrSiON、α-FeSi、非晶硅、Wsi、TiN、W、TaN、Mo和Si的混合物、以及其它物質(zhì)組成。而且，電阻器2可以具有由Ti和TiN或Ti和WN組成的雙層結(jié)構(gòu)。但制作溫度最好是450℃或更低，以便在制作電阻器2時(shí)電極4的形狀不變形。
而且，電阻器2的厚度為500。注意，可以制作成50-4000，但如圖12的曲線所示，電阻器2的薄膜厚度甚至為100-1000，更可以為200-700。于是提高了精確率。
而且，在此實(shí)施方案中，單位長(zhǎng)度和單位寬度的電阻，亦即電阻器2的薄片電阻，約為10kΩ/□，但電阻器2可以被制作成1-1MΩ/□，1-50kΩ/□更好。
電阻器2的二側(cè)部分被制作成具有電極1。電極1由Al和Si的合金之類組成。而且，電阻器2被制作成其上具有用來(lái)保護(hù)半導(dǎo)體芯片的鈍化膜(由絕緣體組成的保護(hù)膜)。
在圖1A的實(shí)施方案中，電阻器2的二端部分被直接制作成具有電極1。然而，電阻器2上還配備有絕緣膜的、穿過(guò)提供在絕緣膜中的接觸孔制作電阻器2的電極的半導(dǎo)體器件也可以包括在此實(shí)施方案中。
圖1B俯視圖示出了根據(jù)圖1A的半導(dǎo)體器件。圖1A是沿圖1B的A-A’線從圖1B左側(cè)看的剖面圖。
包含有源區(qū)的絕緣膜3的頂部表面被制作成具有多個(gè)平行的矩形單位電阻器2。各個(gè)電阻器2在二個(gè)相鄰電阻器2的端部被第二電極1電連接，作為一個(gè)整體構(gòu)成一彎曲結(jié)構(gòu)。電流沿電阻器2的縱向流動(dòng)，且由于電阻器2具有彎曲結(jié)構(gòu)，故用小的設(shè)定面積可以得到大的電阻。亦即，電阻器被集成。在此實(shí)施方案中，各個(gè)電阻器2被第二電極2連接，但代替用第二電極1連接，可以制作電阻器2為一個(gè)物體。而且，在圖1B中，第二電極1僅僅被連接到電阻器2，但為了形成梯形電路，第二電極1連接到諸如制作在半導(dǎo)體襯底上的晶體管或制作在形成在有源區(qū)上的絕緣膜上方或下方的電阻器之類的其它元件的結(jié)構(gòu)，也可以使用。
此處所指的梯形電路是一種用來(lái)分配電壓以控制半導(dǎo)體器件電壓的電路，如圖13所示，具有并聯(lián)連接的熔絲70和電阻器71以多種方式被串聯(lián)連接的結(jié)構(gòu)。熔絲70可以被諸如激光器的切割裝置切割，以選擇性地得到梯形電路端子之間的所需電阻。借助于將梯形電路串聯(lián)連接到負(fù)載，可以控制待要施加到負(fù)載的電壓。
在電阻器2下方，經(jīng)由絕緣膜3和層間絕緣膜5，制作波紋線所示的絕緣柵場(chǎng)效應(yīng)晶體管。
實(shí)施方案2圖3示出了根據(jù)本發(fā)明制造半導(dǎo)體的方法的實(shí)施方案。
圖3A示出了電阻器18通過(guò)被整平了頂部表面的絕緣膜17被制作在半導(dǎo)體元件13上的狀態(tài)。
制造半導(dǎo)體元件13的方法基于各種已知的方法，因此，以下不再贅述。
在制作有半導(dǎo)體元件13的半導(dǎo)體襯底12上，制作由TEOS SiO2組成的絕緣膜17。接著，用CMP(化學(xué)機(jī)械拋光)整平絕緣膜17的頂部表面。在整平之后，絕緣膜17的厚度為4000-13000。此處，整平絕緣膜17的目的是為了在稍后在絕緣膜17上制作電阻器18時(shí)提高電阻的精度。當(dāng)電阻器被制作在不平坦的表面上時(shí)，電阻器在不同位置的形狀有變化，單位面積的電阻，亦即薄片電阻在各處不同。于是，無(wú)法實(shí)現(xiàn)高精度電阻。
接著，在已經(jīng)整平的絕緣膜17的頂部表面上，制作厚度為50-4000的用來(lái)圖形化電阻器18的電阻器膜。Ni和Cr的混合物、CrSiO、CrSiN、CrSiON、α-FeSi、非晶硅、多晶硅、WSi、TiN、W、TaN、Mo和Si的混合物、以及由Ti和TiN組成的雙層結(jié)構(gòu)、由Ti和WN組成的雙層結(jié)構(gòu)、等等，被用作電阻器的材料。
各個(gè)電阻器具有圖2的表中所示的特點(diǎn)。亦即，Ni和Cr的混合物具有令人滿意的溫度特性，且通常被用作薄膜電阻器的材料。CrSiO、CrSiN、和CrSiON在硅化物薄膜中具有比較高的電阻率，并具有令人滿意的溫度特性。a-FeSi也在硅化物薄膜中具有比較高的電阻率，并對(duì)于環(huán)境具有低的負(fù)載。非晶硅和多晶硅容易實(shí)現(xiàn)大約幾Ω/□到幾kΩ/□的電阻，并容易加工。WSi、TiN、和W具有令人滿意的溫度特性，并容易加工。TaN和Mo-Si具有令人滿意的溫度特性。由Ti和TiN組成的雙層結(jié)構(gòu)以及由Ti和WN組成的雙層結(jié)構(gòu)可以馳豫應(yīng)力，并具有令人滿意的溫度特性。
注意，電阻器膜的制作溫度被保持為450℃或更低，以便晶體管的電極20的形狀不被破壞。接著，借助于各向異性腐蝕方法對(duì)電阻器膜進(jìn)行圖形化而獲得電阻器18。
圖3B示出了電阻器18二端上的電極的制作。
在得到電阻器18的襯底上制作金屬層，并用各向同性腐蝕對(duì)第二電極19進(jìn)行圖形化，以便得到圖3B所示的半導(dǎo)體器件。利用制造半導(dǎo)體器件的這一方法，可以用比較簡(jiǎn)單的步驟來(lái)制作電阻器和接觸。
實(shí)施方案3接著描述圖4A和4B所示的半導(dǎo)體器件的制造方法。
圖4A示出了其上配備有SiN膜25的電阻器24被制作在有源區(qū)上的狀態(tài)。
在制作有半導(dǎo)體元件13的半導(dǎo)體襯底12上形成絕緣膜23之后，用CMP方法整平絕緣膜23的頂部表面，并制作用來(lái)在其表面上圖形化電阻器24的電阻器膜。絕緣膜23的厚度和材料、電阻器膜的厚度、材料、和制作溫度，與實(shí)施方案2的絕緣膜17和電阻器18相同。
接著，在晶體管的膜的頂部表面上制作SiN膜。制作SiN膜的目的是稍后對(duì)第二電極27進(jìn)行各向異性腐蝕時(shí)覆蓋并保護(hù)電阻器24。
接著，對(duì)電阻器膜和SiN膜進(jìn)行各向異性腐蝕和圖形化，以便得到圖4A所示的在電阻器24上具有SiN膜的結(jié)構(gòu)。在其上制作SiO2膜26，并執(zhí)行圖形化，以便暴露SiN膜25的二端。
接著，用圖形化的SiO2膜26作為掩模，用各向異性腐蝕方法清除電阻器24二端的頂部表面上的SiN膜25，以便得到圖4B的結(jié)構(gòu)。接著，在清除SiO2膜26之后，在結(jié)構(gòu)上制作金屬層，并進(jìn)行各向異性腐蝕以圖形化電極27，從而得到圖4C所示的半導(dǎo)體器件。
根據(jù)此實(shí)施方案的制造半導(dǎo)體器件的方法，比根據(jù)實(shí)施方案2的制造半導(dǎo)體器件的方法增加了步驟數(shù)目。然而，如圖4D所示，借助于用于電連接的第二電極27的各向異性腐蝕，可以使電阻器24和電極27在半導(dǎo)體襯底上占據(jù)的面積小。
實(shí)施方案4下面描述圖5A和5B所示的半導(dǎo)體器件的制造方法。
圖5A所示的結(jié)構(gòu)是用下列步驟得到的。在制作有半導(dǎo)體元件13的半導(dǎo)體襯底12上制作絕緣膜29之后，用CMP方法整平絕緣膜29的頂部表面。然后，在絕緣膜29的整平了的表面上制作用來(lái)圖形化電阻器30的電阻器膜。絕緣膜29的厚度和材料、以及電阻器膜的厚度、材料、和制作溫度，與實(shí)施方案2的絕緣膜17和電阻器18相同。
接著，借助于對(duì)電阻器膜進(jìn)行各向異性腐蝕而圖形化電阻器30。
接著，在絕緣膜29和電阻器30上制作SiO2膜31。
圖5B所示的半導(dǎo)體器件是借助于順序進(jìn)行下列步驟而得到的。用各向異性腐蝕在電阻器30二端的側(cè)表面處制作接觸孔32。接著，通過(guò)接觸孔32在電阻器30中制作第二電極33。利用根據(jù)此實(shí)施方案的制造半導(dǎo)體器件的方法，可以用比較簡(jiǎn)單的步驟來(lái)接觸電阻器30。
實(shí)施方案5接著，描述圖6所示的半導(dǎo)體器件的制造方法。
圖6A所示的結(jié)構(gòu)是用下列步驟得到的。在制作有半導(dǎo)體元件13的半導(dǎo)體襯底12上制作絕緣膜36之后，用CMP方法整平絕緣膜36的頂部表面，并在其表面上制作電阻器膜以便圖形化電阻器37。絕緣膜36的厚度和材料、以及電阻器膜的厚度、材料、和制作溫度，與實(shí)施方案2的絕緣膜17和電阻器18相同。
接著，在電阻器膜上制作SiN膜。然后，用各向異性腐蝕方法對(duì)電阻器膜和SiN膜進(jìn)行圖形化，以得到在電阻器37上配備有SiN膜38的結(jié)構(gòu)。制作SiN膜的目的是為了在制作稍后描述的接觸孔時(shí)控制腐蝕速度并防止接觸孔40透過(guò)電阻器37。
接著，在絕緣膜36和SiN膜38上制作SiO2膜39。
圖6B所示的半導(dǎo)體器件用下列步驟得到。用各向異性腐蝕方法，在電阻器37二端的頂部表面上制作接觸孔40。此時(shí)，同時(shí)制作接觸孔40以及用來(lái)連接絕緣膜36下方的第一電極42的接觸孔43。亦即，深度淺的接觸孔40和深度深的接觸孔43被同時(shí)腐蝕。因此，借助于在電阻器37的頂部表面上制作腐蝕速度比SiO2膜低的SiN膜38，腐蝕速度得到了控制，并防止了接觸孔透過(guò)電阻器37。
接著，通過(guò)接觸孔40，在電阻器37上制作第二電極41。此時(shí)，第一電極44也被制作。
在根據(jù)實(shí)施方案4的制造半導(dǎo)體器件的方法中，接觸孔27的尺寸或深度的差異可以影響電阻，但在根據(jù)此實(shí)施方案的制造半導(dǎo)體器件的方法中，可以獲得電阻穩(wěn)定而精確的電阻器。
實(shí)施方案6接著，描述圖7所示的制造半導(dǎo)體器件的方法。
圖7A所示的結(jié)構(gòu)是用下列步驟得到的。在制作有半導(dǎo)體元件13的半導(dǎo)體襯底12上制作絕緣膜48之后，用CMP方法整平絕緣膜48的頂部表面，并在其表面上制作電阻器膜以便形成電阻器49。絕緣膜48的厚度和材料、以及電阻器膜的厚度、材料、和制作溫度，與實(shí)施方案2的絕緣膜17和電阻器18相同。
接著，借助于對(duì)電阻器膜進(jìn)行各向異性腐蝕而對(duì)電阻器49進(jìn)行圖形化。
然后，用電阻器49作為掩模，對(duì)絕緣膜49進(jìn)行各向異性腐蝕，使絕緣膜48的厚度在制作電阻器49的區(qū)域之外的區(qū)域中變薄。以這種方式，得到圖7A的結(jié)構(gòu)，其中電阻器49下方的絕緣膜48厚，而其它區(qū)域的絕緣膜48薄。
接著，執(zhí)行下列步驟以獲得圖7B所示的半導(dǎo)體器件。在制作有絕緣膜48和電阻器49的整個(gè)襯底上制作SiO2膜50。
接著，用各向異性腐蝕方法制作接觸孔51。此時(shí)，由于電阻器49之外的區(qū)域中的絕緣膜48被減薄，故接觸孔51可以與用來(lái)形成連接絕緣膜48下方的第一電極53的第二電極55的接觸孔54同時(shí)被各向異性腐蝕。于是，接觸孔51就不透過(guò)電阻器49。
接著，通過(guò)接觸孔51制作電阻器49的第二電極52。
在根據(jù)此實(shí)施方案的制造半導(dǎo)體器件的方法中，可以用簡(jiǎn)單的步驟防止接觸孔51透過(guò)電阻器49。
實(shí)施方案7接著，描述圖8所示的制造半導(dǎo)體器件的方法。
在此實(shí)施方案中，與上述的制造方法相反，首先制作電極60，然后制作電阻器61。
圖8A所示的結(jié)構(gòu)是用下列步驟得到的。在制作有半導(dǎo)體元件13的半導(dǎo)體襯底12上制作絕緣膜58之后，用CMP方法整平絕緣膜58的頂部表面，然后用各向異性腐蝕方法制作到絕緣膜下方的第一電極62的接觸孔59。
接著，在接觸孔59內(nèi)制作電阻器61的第一電極60。
然后，用CMP方法整平絕緣膜58的頂部表面。絕緣膜58的材料及其厚度在整平之后與實(shí)施方案2的絕緣膜17相同。
隨后，執(zhí)行下列步驟以獲得圖8B所示的半導(dǎo)體器件。制作用來(lái)在整平的絕緣膜58上形成電阻器61的電阻器膜，然后對(duì)其進(jìn)行各向異性腐蝕，以便連接到第一電極60，并圖形化電阻器61。
電阻器膜的厚度、材料、和制作溫度，與實(shí)施方案2的電阻器18相同。
在根據(jù)此實(shí)施方案的制造半導(dǎo)體器件的方法中，電阻器61很難產(chǎn)生應(yīng)力，并可以獲得電阻高度精確的電阻器61。
在實(shí)施方案2-7中，形成在制作有半導(dǎo)體元件的半導(dǎo)體襯底上的絕緣膜被CMP整平，但絕緣膜也可以用SOG(甩涂玻璃)制作并用回腐蝕整平。
圖9是用回腐蝕方法制作在形成有半導(dǎo)體元件的半導(dǎo)體襯底上的絕緣膜的剖面圖。
在形成在有源區(qū)中的絕緣膜64上制作電阻器65，并對(duì)其進(jìn)行回腐蝕以便在有源區(qū)上形成整平區(qū)。用這種方法，絕緣膜64被整平，然后可以在有源區(qū)上制作電阻器。
圖10是一表格，它包含梯形電路輸出電壓相對(duì)于電阻器薄片電阻的精確率。
圖中的白三角形符號(hào)示出了L＝30μm(L是電阻器的寬度)的第一樣品數(shù)據(jù)，白正方形符號(hào)示出了L＝50μm的第一樣品數(shù)據(jù)，而黑三角形符號(hào)示出了L＝30μm的第二樣品數(shù)據(jù)，黑正方形符號(hào)示出了L＝50μm的第二樣品數(shù)據(jù)。
如在圖10的表中可見(jiàn)，若電阻為10kΩ/□或更小，則差異被壓縮到大約1.5％。而當(dāng)電阻為10kΩ/□或更大時(shí)，差異隨電阻的增大而迅速增大。因此，電阻器最好被制作成薄片電阻在1-50kΩ的范圍內(nèi)。
圖11示出了襯底表面內(nèi)的電阻器薄膜厚度與薄膜厚度相比的變化。如從圖可見(jiàn)，當(dāng)膜厚為500或更大時(shí)，膜厚的變化可以保持在5％或更小，但當(dāng)膜厚為500?；蚋r(shí)，膜厚的變化隨膜厚的減小而迅速增大。因此，當(dāng)制作電阻器時(shí)，膜厚最好為500或更大。
圖12示出了當(dāng)改變9kΩ的薄片電阻的電阻器膜厚時(shí)電阻的變化所造成的梯形電路輸出電壓誤差的比較。如從曲線可見(jiàn)，即使電阻器具有相同的電學(xué)性能，直至500的膜厚，隨著膜厚的減小，誤差減小，而當(dāng)膜厚為500?；蚋r(shí)，誤差增大。如上所述，這是由于當(dāng)膜厚為500?；蚋r(shí)，膜厚的變化增大。從圖11和12的實(shí)驗(yàn)結(jié)果，可以理解膜厚最好是500。
圖14是根據(jù)本發(fā)明的使用倍增電阻電路的電壓探測(cè)器的實(shí)施方案的方框圖。
為簡(jiǎn)明起見(jiàn)，示出了簡(jiǎn)單電路的例子，但如有需要，可以將其它功能加入到實(shí)際產(chǎn)品中。
電壓探測(cè)器的基本電路結(jié)構(gòu)元件是電流源703、標(biāo)準(zhǔn)電壓電路701、倍增電阻電路702、和誤差放大器704。諸如倒相器706、n型晶體管705和708、以及p型晶體管707之類的其它元件，被加入到其中。下面簡(jiǎn)單地解釋一下部分操作。
當(dāng)VDD為預(yù)定的釋放電壓或更大時(shí)，n型晶體管705和708被關(guān)閉，而p型晶體管707被開(kāi)通，VDD被輸出到輸出端OUT。
此時(shí)，誤差放大器704的輸入電壓變成(RB+RC)/(RA+RB+RC)×VDD。
當(dāng)VDD降低并成為探測(cè)的電壓或更小時(shí)，n型晶體管705被開(kāi)通，且誤差放大器704的輸入電壓變成RB/(RA+RB)×VDD。
以這種方式，借助于在誤差放大器704中比較參考電壓電路701產(chǎn)生的參考電壓與被倍增電阻電路702分配的電壓，而執(zhí)行基本操作。因此，被倍增電阻電路702分配的電壓的精度變得非常重要。若倍增電阻電路702的電壓精度不令人滿意，則輸入到誤差放大器704的電壓變化，且無(wú)法得到預(yù)定的釋放電壓或探測(cè)電壓。利用根據(jù)本發(fā)明的倍增電阻電路，可以得到高精度的分配，致使可以改善IC之類的產(chǎn)品的成品率，即可以制造更精確的電壓探測(cè)器。而且，為了抑制IC的電流消耗，在許多情況下，整個(gè)倍增電阻電路702的電阻被作成兆歐姆數(shù)量級(jí)或更高的高阻。此時(shí)，由于組合和構(gòu)成了極為細(xì)長(zhǎng)的電阻器，故為了保持恒定的精度而需要大的面積。利用電壓探測(cè)器，倍增電阻電路可能占據(jù)整個(gè)IC芯片表面的一半或更多。可以在有源區(qū)上制作根據(jù)本發(fā)明的倍增電阻電路。因此，可以減小倍增電阻電路占據(jù)的面積，這可以大大有助于減小整個(gè)IC芯片的面積。
圖15是使用倍增電阻電路的電壓調(diào)節(jié)器的實(shí)施方案的方框圖。
為簡(jiǎn)明起見(jiàn)，示出了簡(jiǎn)單網(wǎng)絡(luò)的例子，但如有需要，可以將其它功能加入到實(shí)際產(chǎn)品中。
電壓調(diào)節(jié)器的基本電路結(jié)構(gòu)元件是電流源703、參考電壓電路701、倍增電阻電路702、誤差放大器704、和用作電流控制晶體管的p型晶體管710。下面簡(jiǎn)單地解釋一下部分操作。
誤差放大器704對(duì)倍增電阻電路702分配的電壓和參考電壓電路701產(chǎn)生的參考電壓進(jìn)行比較，并將柵電壓饋送到p型晶體管710，為了得到不受輸入電壓VIN或溫度影響的恒定的輸出電壓VOUT，柵電壓是必須的。在電壓調(diào)節(jié)器中，與圖14解釋的電壓探測(cè)器相似，借助于在誤差放大器704中比較參考電壓電路701產(chǎn)生的參考電壓與倍增電阻電路702中分配的電壓，而執(zhí)行基本操作。因此，倍增電阻電路702中分配的電壓的精度變得極為重要。若倍增電阻電路702的分配精度不令人滿意，則輸入到誤差放大器704的電壓變化，且無(wú)法得到預(yù)定的輸出電壓VOUT。利用根據(jù)本發(fā)明的倍增電阻電路，即使在倍增電阻電路中使用能夠更精確分配的大電阻器，由于比之常規(guī)芯片可以減小面積，故也可以改善IC之類的產(chǎn)品的成品率，即可以用更小的芯片面積制造更精確的電壓調(diào)節(jié)器。
根據(jù)本發(fā)明，電阻器可以被制作在有源區(qū)上。以這種方式，改進(jìn)了與半導(dǎo)體器件的集成，并有倍增電阻電路可以用比常規(guī)方法占據(jù)的面積更小的面積來(lái)制作的效果。
在根據(jù)本發(fā)明的電壓探測(cè)器和電壓調(diào)節(jié)器中，由于能夠用比常規(guī)芯片面積更小的面積得到精確的電壓分配，故可以改善IC之類的產(chǎn)品的成品率，即可以制造更精確而便宜的產(chǎn)品。而且，為了抑制IC的電流消耗，整個(gè)倍增電阻電路的電阻常常是兆歐姆數(shù)量級(jí)或更高的高阻。此時(shí)，為了保持恒定的精度而組合和構(gòu)成極為細(xì)長(zhǎng)的電阻器，故需要大的面積。對(duì)于電壓探測(cè)器，倍增電阻電路占據(jù)整個(gè)IC芯片表面的一半或更多的情況并不少見(jiàn)?？梢栽谟性磪^(qū)上制作根據(jù)本發(fā)明的倍增電阻電路，致使可以用短的形狀得到恒定的精度。因此，可以減小倍增電阻電路占據(jù)的面積，這可以大大有助于減小整個(gè)IC芯片的面積。
利用根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法，可以制作上述的半導(dǎo)體器件而無(wú)須特別的步驟或大量增加步驟。
權(quán)利要求
1.一種半導(dǎo)體器件，它包含制作在半導(dǎo)體襯底上的半導(dǎo)體元件；制作在半導(dǎo)體元件上的具有平坦的頂部表面的絕緣膜；以及制作在絕緣膜上的電阻器。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中一部分電阻器被制作在制作半導(dǎo)體元件的區(qū)域中。
3.根據(jù)權(quán)利要求1或2的半導(dǎo)體器件，其中在電阻器上還提供有第二絕緣膜，且器件還包含制作在第二絕緣膜中的接觸孔；以及制作在接觸孔中且連接電阻器的電極。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的器件包含包括電阻器作為結(jié)構(gòu)元件的梯形電路。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的電阻器是選自Ni與Cr的混合物、CrSiO、CrSiN、CrSiON、a-FeSi、非晶硅、多晶硅、WSi、TiN、W、TaN、以及Mo與Si的混合物的物質(zhì)。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的電阻器具有由Ti與TiN或Ti與WN組成的雙層結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的電阻器的膜厚為50-4000，優(yōu)選為100-1000，更優(yōu)選為200-700。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中的電阻器的電阻率為1-1MΩ/□，最好是1-50kΩ/□。
9.一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件；在半導(dǎo)體元件上形成絕緣膜；整平絕緣膜的頂部表面；在絕緣膜的頂部表面上制作電阻器膜；以及對(duì)電阻器膜進(jìn)行圖形化并在半導(dǎo)體元件上制作電阻器。
10.一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件；在半導(dǎo)體元件上形成絕緣膜；整平絕緣膜的頂部表面；在絕緣膜的頂部表面上制作電阻器膜；對(duì)電阻器膜進(jìn)行圖形化并在半導(dǎo)體元件上制作電阻器；以及制作連接到電阻器二端部分的電極。
11.一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件；在半導(dǎo)體元件上形成絕緣膜；整平絕緣膜的頂部表面；在絕緣膜的頂部表面上制作電阻器膜；在電阻器膜上形成保護(hù)膜，以便在稍后的步驟10中保護(hù)電阻器免受各向異性腐蝕的影響；對(duì)電阻器膜和保護(hù)膜一起進(jìn)行圖形化，并在半導(dǎo)體元件頂部表面上制作配備有保護(hù)膜的電阻器；制作用來(lái)腐蝕保護(hù)膜二端部分的掩模；用掩模對(duì)保護(hù)膜的二端部分進(jìn)行腐蝕，并暴露保護(hù)膜下方的電阻器二端部分；清除掩模；以及在被各向異性腐蝕從保護(hù)膜暴露出來(lái)的電阻器的二端部分上制作電極。
12.一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件；在半導(dǎo)體元件上形成第一絕緣膜；整平第一絕緣膜的頂部表面；在第一絕緣膜的頂部表面上制作電阻器膜；對(duì)電阻器膜進(jìn)行圖形化，并在半導(dǎo)體元件上制作電阻器；在電阻器上形成第二絕緣膜；在第二絕緣膜中制作達(dá)及電阻器二端部分的側(cè)表面部分的接觸孔；以及制作在接觸孔內(nèi)與電阻器二端部分的側(cè)表面部分連接的電極。
13.一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件；在半導(dǎo)體元件上形成第一絕緣膜；整平第一絕緣膜的頂部表面；在第一絕緣膜的頂部表面上制作電阻器膜；制作控制膜，以便控制電阻器膜上的腐蝕速度；對(duì)電阻器膜和控制膜一起進(jìn)行圖形化，以便在半導(dǎo)體元件上制作頂部表面處配備有控制膜的電阻器；在電阻器上形成比控制膜腐蝕更快的第二絕緣膜；制作與第二絕緣膜和控制膜連通的達(dá)及電阻器二端部分的頂部表面部分的接觸孔；以及制作在接觸孔內(nèi)與電阻器二端部分的頂部表面部分連接的電極。
14.一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件；在半導(dǎo)體元件上形成第一絕緣膜；整平第一絕緣膜的頂部表面；在第一絕緣膜的頂部表面上制作電阻器膜；對(duì)電阻器膜進(jìn)行圖形化，并在半導(dǎo)體元件上制作電阻器；用電阻器作為掩模，借助于對(duì)存在電阻器的區(qū)域之外的區(qū)域進(jìn)行腐蝕而減薄第一絕緣膜?。辉陔娮杵魃闲纬傻诙^緣膜；在第二絕緣膜中制作達(dá)及電阻器二端部分的頂部表面部分的接觸孔；以及制作在接觸孔內(nèi)與電阻器二端部分的頂部表面部分連接的電極。
15.一種制造半導(dǎo)體器件的方法，它包括下列步驟在半導(dǎo)體襯底上制作半導(dǎo)體元件和第一電極；在半導(dǎo)體元件和第一電極上形成絕緣膜；在絕緣膜中制作達(dá)及第一電極的接觸孔；制作在接觸孔內(nèi)與第一電極連接的第二電極；整平絕緣膜的頂部表面；在絕緣膜的頂部表面上制作電阻器膜；以及對(duì)電阻器膜進(jìn)行圖形化，以便在半導(dǎo)體元件上并與第二電極連接，并形成電阻器。
16.根據(jù)權(quán)利要求9-15中任何一個(gè)的制造半導(dǎo)體器件的方法，其中用CMP來(lái)執(zhí)行絕緣膜和第一絕緣膜的整平。
17.根據(jù)權(quán)利要求9-15中任何一個(gè)的制造半導(dǎo)體器件的方法，其中在整平的絕緣膜或第一絕緣膜上制作電阻器膜時(shí)的溫度為450℃或更低。
全文摘要
本發(fā)明的目的是提供一種小型化的集成的半導(dǎo)體器件,它具有構(gòu)成梯形電路之類的電阻器。絕緣膜被形成在制作有半導(dǎo)體元件的半導(dǎo)體襯底上,用CMP之類來(lái)執(zhí)行頂部表面的整平。然后,不僅經(jīng)由整平的絕緣膜在場(chǎng)區(qū)上,而且在制作半導(dǎo)體元件的有源區(qū)上,制作電阻器。而且,絕緣膜還被形成在電阻器上,并穿過(guò)接觸孔在電阻器中制作電極。
文檔編號(hào)H01L21/768GK1337745SQ01124800
公開(kāi)日2002年2月27日 申請(qǐng)日期2001年8月9日 優(yōu)先權(quán)日2000年8月9日
發(fā)明者椎木美香, 須藤稔 申請(qǐng)人:精工電子有限公司