專利名稱：平行平面式基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造導電基板的裝置和方法，更具體地，本發(fā)明涉及一種由交替的導電和介電材料層形成的層疊基板，它可作為插入件。
背景技術(shù)：
集成電路部件的高性能、低成本、日益提高的小型化和更大的封裝件密度是計算機工業(yè)當前追尋的目標。隨著這些目標的獲得，微電子芯片變得更小。更小的尺寸允許在每個半導體晶片上制造更多的微電子芯片，這降低了每個微電子芯片的成本。然而，每個微電子芯片的小尺寸使把它們直接結(jié)合在微電子設(shè)備中成為困難。所以，微電子芯片可以附著到插入件以允許微電子芯片更加容易連接到其他設(shè)備部件上。
圖18示出了包括電連接到插入件204的微電子芯片202的封裝件200。插入件204包括基板芯206(例如雙馬來酰亞胺三嗪系樹脂、FR4、聚酰亞胺材料等)，基板芯206的上表面具有介電層(例如環(huán)氧樹脂、聚酰亞胺、二苯環(huán)丁烯(bisbenzocyclobutene)等)和導電跡線(例如銅、鋁等)，并由此形成頂部跡線網(wǎng)212，基板芯206的下表面具有介電層和導電跡線，并由此形成底部跡線網(wǎng)214。為了獲得頂部跡線網(wǎng)212和底部跡線網(wǎng)214的相互電連接，在特定的位置鉆通基板芯206，并且這些孔用導電材料鍍覆。由此得到的鍍覆的孔在本領(lǐng)域被稱作“鍍通孔(PTH)”通孔218。圖19示出了在基板芯206上具有頂部跡線網(wǎng)212和底部跡線網(wǎng)214的插入件204。頂部跡線網(wǎng)212包括具有在其上形成的第一導電跡線224的第一介電層222，其中第一導電跡線224延伸通過第一介電層222以接觸PTH通孔218或接觸PTH通孔218的跡線226。第二介電層222’設(shè)置在第一介電層222和第一導電跡線224上。第二導電跡線224’形成在第二介電層222’上，其中第二導電跡線224’延伸通過第二介電層222’以接觸各自的第一導電跡線224。第三介電層222”設(shè)置在第二介電層222’和第二導電跡線224’上，并形成第一焊球區(qū)228以延伸通過第三介電層222”。第一焊料抗蝕劑232形成在第三介電層222”上以包圍第一焊球區(qū)228。底部跡線網(wǎng)214和頂部跡線網(wǎng)212以類似的方式形成，具有第一、第二和第三介電層(分別為234、234’和234”)和第一、第二和第三導電跡線(分別為236、236’和236”)，其中第二焊球區(qū)238用第三導電跡線236”形成，第二焊料抗蝕劑242形成在第三介電層234”和第三導電跡線236”的一部分上以包圍第二焊球區(qū)238。
參考圖18，微電子芯片202通過小焊球244連接到頂部跡線網(wǎng)212并與之電接觸。小焊球244在微電子芯片202上的接點246和第一焊球區(qū)228間延伸(參看圖19)。外部接點248(示作焊球)形成在第二焊球區(qū)238上(參看圖19)。外部接點248連接到外部電氣系統(tǒng)(未示出)。因此，插入件204的使用允許在微電子芯片202和外部電氣系統(tǒng)(未示出)之間進行電通信。
圖20-24示出了形成鍍銅通孔的平板鍍方法，例如圖18和19中所示的PTH通孔218。如圖20所示，設(shè)置在基板206的第一表面254上的第一銅層252和設(shè)置在基板206的第二表面258上的第二銅層256。通過第一銅層252、基板206和第二銅層256鉆孔262，如圖21所示。如圖22所示，使用本領(lǐng)域公知技術(shù)，利用銅電鍍工藝之后的化學鍍銅技術(shù)，在孔262的側(cè)壁266上形成銅側(cè)壁層264?？刮g劑層268在孔262(參考圖22)和第一銅層252和第二銅層256的一部分上形成圖案，如圖23所示。然后刻蝕第一銅層252和第二銅層256，并去除抗蝕劑層268以形成鍍通孔218，如圖24所示。
插入件204的制造要求大量的工藝步驟，這提高了封裝件的成本。特別是，PTH通孔218的形成具有大量的、耗時的工藝步驟。因此，設(shè)計不需要形成PTH通孔的插入件及其制造技術(shù)是有利的。


雖然本發(fā)明的具體內(nèi)容決定于被看作是本發(fā)明一部分的權(quán)利要求，并被特別指出和明確要求，當結(jié)合附圖閱讀時，本發(fā)明的優(yōu)點可以從下面的說明書中更容易的確定，其中圖1是根據(jù)本發(fā)明的平行導電平面基板塊的斜視圖；圖2是根據(jù)本發(fā)明的圖1的平行平面基板塊的側(cè)截面圖；圖3是根據(jù)本發(fā)明的從圖1中切取的平行平面基板的斜視圖；圖4是根據(jù)本發(fā)明的平行平面基板的側(cè)截面圖；圖5-12是根據(jù)本發(fā)明的使用平行平面基板形成插入件方法的側(cè)截面圖；圖13是根據(jù)本發(fā)明的微電子封裝件的側(cè)截面圖；
圖14是根據(jù)本發(fā)明的第一交替基板層的斜視圖；圖15是根據(jù)本發(fā)明的第二交替基板層的斜視圖；圖16是根據(jù)本發(fā)明的從包括圖14的第一交替基板層和圖15的第二交替基板層的塊切取的交替平行平面基板的斜視圖；圖17是根據(jù)本發(fā)明的微電子封裝件的側(cè)截面圖；圖18是本領(lǐng)域公知的微電子封裝件的側(cè)截面圖；圖19是本領(lǐng)域公知的圖18的插入件中的鍍通孔和頂部和底部跡線網(wǎng)的側(cè)截面圖；和圖20-24是本領(lǐng)域公知的制造鍍通孔的方法的側(cè)截面圖。
具體實施例方式
在下面的詳細描述中，參考附圖，說明本發(fā)明的具體實施例。通過對實施例的充分的具體描述，能夠使本領(lǐng)域的技術(shù)人員實施本發(fā)明。可以理解本發(fā)明的不同的實施例，盡管不同，但并不必是相互排他的。例如，結(jié)合一個實施例描述的具體的特征，結(jié)構(gòu)或特性，在不背離本發(fā)明的精神和范圍的情況下，也可以在其他的實施例中實施。另外，也可以理解在每個公開的實施例中的單個元件的位置和布置，在不背離本發(fā)明的精神和范圍的情況下，也可以修改。因此，下面詳細描述的說明書并不作為對本發(fā)明的限制，本發(fā)明的保護范圍由適當解釋的所附權(quán)利要求及其等同物限定。在圖中，在幾個視圖中，相同的數(shù)字代表相同或類似的元件。而且，附圖并不意味著表示本發(fā)明的任何數(shù)值范圍，而僅是示出本發(fā)明的總體構(gòu)思。
圖1示出了根據(jù)本發(fā)明的平行平面基板塊100。平行平面基板塊100包括交替的基板介電材料層102和基板導電材料層104。基板介電材料層102可以包括，但不限于，填充的環(huán)氧樹脂、FR4、聚酰亞胺、二苯環(huán)丁烯、陶瓷材料等?；鍖щ姴牧蠈?04可以包括，但不限于，銅、銅合金、鋁、鋁合金、鎢、鎢合金等。平行平面基板塊100的厚度106、高度107和深度108優(yōu)選在約2”到12”之間。
如圖2所示，基板塊100通過設(shè)置第一層基板介電材料1021和在第一基板介電材料1021上設(shè)置第一基板導電材料層1041形成。第二基板介電材料層1022設(shè)置在第一基板導電材料層1041上，第二基板導電材料層1042設(shè)置在第二基板介電材料層1022上。重復此工藝直到形成所需數(shù)量的基板介電材料層102n和所需數(shù)量的基板導電材料層104n-1。這導致形成了實質(zhì)上是介電和導電材料層的層疊結(jié)構(gòu)的基板塊100。當然也可以理解為每個基板介電材料層102可以包括多個介電材料層，每個基板導電材料層104可以包括多個導電材料層。
優(yōu)選為，填充的環(huán)氧樹脂和設(shè)置其上的薄銅箔一起以依次重復層疊的形式沉積以形成25層塊(12層銅箔和13層填充環(huán)氧樹脂)。之后，25層塊以本領(lǐng)域有經(jīng)驗的技術(shù)人員公知的層疊工藝加壓。然后單個的25層塊彼此對齊并彼此層疊以形成平行平面基板塊100。使用多于或少于25層的塊的其他層疊方式也是可以的。在層疊工藝中所要求的關(guān)鍵因素是保持對介電材料厚度的良好的控制，在塊中包含的多層之間厚度是均勻的。
如圖3所示，基板塊100沿垂直于層疊基板介電材料層102和基板導電材料層104切片以形成平行平面基板110。以此種方式切割的平行平面基板110得到了從平行平面基板110的第一表面116到平行平面基板110的相對第二表面130延伸的每個基板介電材料層102和每個基板導電材料層104(如圖5所示)。切片可以通過本領(lǐng)域公知的合適的切割設(shè)備獲得，包括但不限于金剛石鋸、水鋸。平行平面基板110優(yōu)選具有在約0.5mm到3mm之間的厚度112，最好是大約1mm。如圖4所示，優(yōu)選對平行平面基板110進行設(shè)計使得基板導電材料層104具有大約0.3175mm(12.5mil)的間距“A”以幫助形成50mil間距的球柵陣列封裝件，如本領(lǐng)域所公知。優(yōu)選，基板介電材料層102具有大約0.2825mm(11.12mil)的厚度“B”，基板導電材料層104具有大約0.035mm(1.38mil)的厚度“C”。
平行平面基板110在插入件中可以用作基板芯。圖5-12示出了此種插入件的制造過程。如圖5所示，至少一個導電區(qū)111形成在平行平面基板第一表面116的所需位置。導電區(qū)111在基本上垂直的方向接觸單個各自的基板導電材料層104。導電區(qū)111可以通過本領(lǐng)域公知的任何技術(shù)形成。導電區(qū)111優(yōu)選通過公知的板鍍技術(shù)由銅形成。
如圖6所示，第一介電材料層114設(shè)置在平行平面基板第一表面116和導電區(qū)111上。如圖7所示，至少一個通孔118通過第一介電材料層114形成以使至少一個基板導電材料層104的一部分露出。通孔118可以通過公知技術(shù)形成，包括，但不限于激光鉆孔和蝕刻。
然后第一抗蝕劑層122在第一介電材料層114上形成圖案，如圖8所示。至少一個第一導電跡線124形成在不被形成圖案的第一抗蝕劑層122覆蓋的第一介電材料層114的部分上并通過第一介電材料層114延伸以和各基板導電材料層104接觸，如圖9所示。如圖10所示，第二介電材料層114’設(shè)置在第一介電材料層114和第一導電跡線124上。如圖11所示，至少一個第二導電跡線124’以前面所述的方式形成在使用形成圖案的第二抗蝕劑層122’的第二介電材料層114’上。第二導電跡線124’通過第二介電材料層114’延伸以和各第一導電跡線124接觸。第三介電材料層114”設(shè)置在第二抗蝕劑層122’和第二導電跡線124’上。第一焊球區(qū)126(示作具有在其上設(shè)置焊料129的跡線27)使用形成圖案的第三抗蝕劑層122”形成以通過第三介電材料層114”延伸。第一焊料抗蝕劑128可以在第三抗蝕劑層122”上形成以包圍第一焊球區(qū)126，由此形成頂部跡線網(wǎng)144。當然可以理解，每個第一抗蝕劑層122、第二抗蝕劑層122’和第三抗蝕劑層122”可以被除掉。
如圖12所示，通過導電區(qū)131、第一、第二和第三介電材料層(分別為132、132’和132”)，和第一、第二和第三抗蝕劑層(分別為134、134’和134”)，以及第一、第二和第三導電跡線(分別為136、136’和136”)，以和頂部跡線網(wǎng)144類似的形式，可以將底部跡線網(wǎng)146形成在平行平面基板第二表面130上，其中第二焊球區(qū)142通過第三導電跡線136”形成，第二焊料抗蝕劑138在第三抗蝕劑層134”和第三導電跡線136”的部分上形成以包圍第二焊球區(qū)142。由此得到插入件148，如圖12所示。當然可以理解，盡管示出的是三層介電材料和導電跡線，但本發(fā)明不限于此。層數(shù)也可以比三層更多或更少。
注意頂部跡線網(wǎng)144的第一導電跡線124不需要和相應的底部跡線網(wǎng)146的第一導電跡線136垂直對齊(在其間電通訊是需要的)。頂部跡線網(wǎng)144的第一跡線114和底部跡線146的與之相應的第一導電跡線136僅需要在沿基板導電材料層104長度(和圖12垂直)的任何地方和共同的基板導電材料層104接觸。
圖13示出了包括微電子芯片152的微電子封裝件150，通過小焊球154，微電子芯片附著到平行平面基板110的頂部跡線網(wǎng)144上并與之電接觸。小焊球154在微電子芯片152上的接點156和頂部跡線網(wǎng)144的第一焊球區(qū)126(參看圖12)之間延伸。外部接點158(示做焊球)形成在底部跡線網(wǎng)146的第二焊球區(qū)142(參看圖12)上。當然，本發(fā)明不限于圖13所示的通過焊球154連接的微電子芯片152。微電子芯片152可以通過線連接或為本領(lǐng)域所熟悉的其他公知技術(shù)連接。
當然可以理解，多個微電子芯片可以連接到大的平行平面基板110上的斷續(xù)的頂部跡線網(wǎng)，基板110被切成方塊以形成斷續(xù)的封裝件，例如圖13所示。
本發(fā)明不局限于在整個層都是導電的基板導電材料層104。例如，本發(fā)明的一個實施例可以是第一斷續(xù)導電材料層160，如圖14所示。第一斷續(xù)導電材料層160包括具有形成在其上的導電材料162(例如銅)和介電材料164(例如填充的環(huán)氧樹脂)的交替部分的介電基板165(例如FR4或BT樹脂基板)，例如導電材料162的寬度166約為0.1651mm(6.5mil)，介電材料164的寬度168約為0.1524mm(6.0mil)。第一斷續(xù)導電材料層160本身的厚度170約為0.3175mm。第一斷續(xù)導電材料層160可以和使用本領(lǐng)域公知的標準印刷電路板制造設(shè)備制造的單層印刷電路板相同的方式制造?？梢钥闯觯诨宓闹圃熘袛嗬m(xù)導電材料層160的使用導致斷續(xù)的導電通孔通過基板延伸，而不是如圖3所示的實施例的導電平面。
而且，導電材料寬度166或介電材料寬度168可以變化。如圖15所示，導電材料172的寬的部分，例如寬度174約為16.9mm(665.4mil)，可以在如圖14描述的導電材料162和介電材料164的交替部分中制備以形成第二斷續(xù)導電材料層176。導電材料172的寬的部分可用作承載電源(在最終組件中優(yōu)選位于微電子芯片的正下方)，導電材料162部分用于承載電信號。
圖16示出了從基板塊180切取的基板178的斜視圖，基板塊包括第一斷續(xù)導電材料層160和第二斷續(xù)導電材料層176的實施例，如圖14和15所示，還可以包括平面導電材料層182(和圖1-13的基板導電材料層104類似)。第一斷續(xù)導電材料層160、第二斷續(xù)導電材料層176和平面導電材料層182通過介電材料層184分開。
如圖17所示，微電子封裝件190可以通過和圖16所示類似的在基板195上形成頂部跡線網(wǎng)186和底部跡線網(wǎng)188的方式制備以制造插入件192(和如圖12所示的插入件148類似)。通過小焊球196，微電子芯片194附著到頂部跡線網(wǎng)186并與之電接觸。小焊球196在微電子芯片194上的接點197和頂部跡線網(wǎng)186之間延伸。外部接點198(示作焊球)形成在底部跡線網(wǎng)188上。
關(guān)于本發(fā)明的總體，由于大量彼此接近的平行平面的布置，用于供給能量的提供到微電子芯片的電流沿著比具有鍍通孔的標準多層封裝件更低電感和更低電阻的路徑流動。另外，通過平行平面芯的信號跡線以比具有鍍通孔的標準多層封裝件更優(yōu)越的方式被彼此屏蔽。如圖16所示，這是由于通過平行平面芯的信號跡線在所有四個面都被要么保持接地要么在電源電壓值的參考平面所包圍。這種隔離在具有鍍通孔的標準多層封裝件中是不可能的。
以上具體描述了本發(fā)明的實施例，可以理解，由所附權(quán)利要求限定的本發(fā)明不限于上述說明書描述的具體細節(jié)，因為在不背離本發(fā)明的精神和范圍下許多明顯的變化是可能的。
權(quán)利要求
1.一種微電子基板，包括多個基板介電材料和基板導電材料交替的大致平面層；和第一表面和第二表面，其中所述的多個基板介電材料和基板導電材料交替的大致平面層在所述第一表面和所述第二表面之間基本上垂直地延伸。
2.如權(quán)利要求1所述的微電子基板，其特征在于，所述的基板介電材料層從由填充環(huán)氧樹脂、FR4材料、聚酰亞胺和二苯環(huán)丁烯構(gòu)成的一組材料中選擇。
3.如權(quán)利要求1所述的微電子基板，其特征在于，所述的基板導電材料層從由銅、鋁及其合金構(gòu)成的一組材料中選擇。
4.如權(quán)利要求1所述的微電子基板，其特征在于，所述的基板導電材料層包括至少一個連續(xù)導電材料層。
5.如權(quán)利要求1所述的微電子基板，其特征在于，所述的基板導電材料層包括至少一個斷續(xù)導電材料層。
6.如權(quán)利要求5所述的微電子基板，其特征在于，所述的至少一個斷續(xù)導電材料層包括導電材料和介電材料的交替部分。
7.一種微電子器件，包括具有第一表面和第二表面的基板；所述基板包括多個基板介電材料和基板導電材料交替的大致平面層，其中每個基板介電材料層和每個基板導電材料層在所述基板第一表面和所述基板第二表面之間基本上垂直地延伸；跡線網(wǎng)設(shè)置在所述基板第一表面和所述基板第二表面的至少一個上面。
8.如權(quán)利要求7所述的微電子器件，其中所述跡線網(wǎng)包括在所述基板第一表面上設(shè)置的至少一個介電層，還包括設(shè)置在至少一個第一表面介電層并通過其延伸以和至少一個基板導電材料層接觸的至少一個導電跡線。
9.如權(quán)利要求8所述的微電子器件，其還包括設(shè)置在所述基板第二表面的跡線網(wǎng)，基板第二表面包括設(shè)置在所述至少一個第二表面介電層的并通過所述至少一個第二表面介電層延伸以和至少一個基板導電材料層接觸的至少一個導電跡線。
10.如權(quán)利要求7所述的微電子器件，其特征在于，所述的基板介電材料層從由填充環(huán)氧樹脂、FR4材料、聚酰亞胺和二苯環(huán)丁烯構(gòu)成的一組材料中選擇。
11.如權(quán)利要求7所述的微電子器件，其特征在于，所述的基板導電材料層從由銅、鋁及其合金構(gòu)成的一組材料中選擇。
12.如權(quán)利要求7所述的微電子器件，其特征在于，所述的基板導電材料層包括至少一個連續(xù)導電材料層。
13.如權(quán)利要求7所述的微電子器件，其特征在于，所述的基板導電材料層包括至少一個斷續(xù)導電材料層。
14.如權(quán)利要求13所述的微電子基板，其中所述的至少一個斷續(xù)導電材料層包括導電材料和介電材料的交替部分。
15.一種制備微電子基板的方法，包括使大致平面介電材料層和導電材料層交替層疊以形成塊；以垂直于所述平面介電材料層和所述導電材料層的方向把所述塊切成切片。
16.如權(quán)利要求15所述的方法，其特征在于，使所述的基板導電材料層層疊包括使至少一個連續(xù)導電材料層層疊。
17.如權(quán)利要求15所述的方法，其特征在于，使所述的基板導電材料層層疊包括使至少一個斷續(xù)導電材料層層疊。
18.如權(quán)利要求17所述的微電子基板，其特征在于，使所述至少一個斷續(xù)導電材料層層疊包括使具有導電材料和介電材料的交替部分的所述至少一個斷續(xù)導電材料層層疊。
19.一種制備微電子器件的方法，包括使大致平面介電材料層和導電材料層交替層疊以形成塊；以垂直于所述平面介電材料層和所述導電材料層的方向把所述塊切成切片以提供具有第一表面和第二表面的基板；和在所述基板第一表面和所述基板第二表面的至少一個上設(shè)置跡線網(wǎng)。
20.如權(quán)利要求19所述的方法，其特征在于，設(shè)置所述跡線網(wǎng)包括在所述基板第一表面上設(shè)置至少一個介電層，還包括在至少一個第一表面介電層上設(shè)置至少一個導電跡線并通過其延伸以和至少一個基板導電材料層接觸。
21.如權(quán)利要求20所述的方法，還包括在所述基板第二表面上設(shè)置第二跡線網(wǎng)，基板第二表面包括設(shè)置在所述至少一個第二表面介電層的并通過所述至少一個第二表面介電層延伸以和至少一個基板導電材料層接觸的至少一個導電跡線。
22.如權(quán)利要求19所述的方法，還包括附著至少一個連接到所述跡線網(wǎng)的微電子芯片。
23.如權(quán)利要求19所述的方法，其特征在于，使所述的導電材料層層疊包括使至少一個連續(xù)導電材料層層疊。
24.如權(quán)利要求19所述的方法，其特征在于，使所述的導電材料層層疊包括使至少一個斷續(xù)導電材料層層疊。
25.如權(quán)利要求19所述的方法，其特征在于，使所述至少一個斷續(xù)導電材料層層疊包括使具有導電材料和介電材料的交替部分的所述至少一個斷續(xù)導電材料層層疊。
全文摘要
一種具有多個介電材料和導電材料交替的大致平面層的微電子基板，還具有第一平面和第二表面，其中介電材料和導電材料層在第一和第二表面間基本上垂直地延伸。
文檔編號H01L23/498GK1543757SQ01820627
公開日2004年11月3日 申請日期2001年11月15日 優(yōu)先權(quán)日2000年12月19日
發(fā)明者R·?？寺? R ?？寺?申請人:英特爾公司