專利名稱：一種二極管結(jié)構(gòu)及其靜電放電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于集成電路中的靜電放電(ESD)防護(hù)的二極管結(jié)構(gòu)，尤指一種具有高靜電防護(hù)能力的二極管與其相關(guān)的靜電放電防護(hù)電路設(shè)計(jì)。
背景技術(shù)：
隨著制造工藝技術(shù)的進(jìn)步，ESD的耐受力已經(jīng)是集成電路(IC)可靠度的主要考慮因素之一。尤其是半導(dǎo)體制造技術(shù)進(jìn)入深次微米時(shí)代(deepsubmicron regime)后，縮小尺寸(scaled-down)的晶體管、較淺的摻雜接面深度、較薄的閘氧化層、輕摻雜的汲極結(jié)構(gòu)(lightly-doped drain，LDD)、淺溝隔離(shallow trench isolation，STI)制造過程以及金屬硅化物(salicide)制造過程等，對(duì)于ESD應(yīng)力而言都是比較脆弱的。因此，在IC的輸出入端便必須設(shè)置ESD防護(hù)電路，用以保護(hù)IC中的組件免于遭受ESD損害。
請(qǐng)參閱圖1a以及圖1b，圖1a與圖1b為兩個(gè)傳統(tǒng)以二極管作為ESD防護(hù)組件的ESD防護(hù)電路。傳統(tǒng)用來保護(hù)輸出入接合墊(input/outputpad)的ESD防護(hù)電路經(jīng)常是以二極管所構(gòu)成，如圖1a與圖1b所示。初級(jí)的ESD防護(hù)電路以二極管Dp1與Dn1所構(gòu)成。二極管Dp1連接于電源線VDD與輸出入接合墊10之間，二極管Dn1連接于電源線VSS與輸出入接合墊10之間，如圖1a所示。為了提供更好的ESD防護(hù)，圖1b中增加了電阻R、二極管Dp2以及二極管Dn2，作為次級(jí)的ESD防護(hù)電路。
靜電放電測(cè)試有四種條件，分別是接合墊對(duì)VSS的正電壓ESD應(yīng)力沖擊、接合墊對(duì)VSS的負(fù)電壓ESD應(yīng)力沖擊、接合墊對(duì)VDD的負(fù)電壓ESD應(yīng)力沖擊以及接合墊對(duì)VDD的正電壓ESD應(yīng)力沖擊。分別又簡(jiǎn)稱為PS模式、NS模式、ND模式以及PD模式。
NS(或是PD)模式時(shí)，Dn1(或是Dp1)被順向偏壓，所以ESD電流便透過Dn1(或是Dp1)流到VSS(或是VDD)而釋放。
PS(或是ND)模式時(shí)，Dn1(或是Dp1)被逆向偏壓，Dn1(或是Dp1)必須在ESD應(yīng)力破壞內(nèi)部電路12之前崩潰而導(dǎo)通，使ESD電流從輸出入接合墊10，通過Dn1(或是Dp1)流到VSS(或是VDD)而釋放。
二極管所消耗的功率的計(jì)算式為Vdiode*Idiode；其中，Vdiode與Idiode分別是二極管上的跨壓以及流經(jīng)二極管的電流。一般而言，二極管的順向偏壓大約只有1伏特(V)，而二極管于崩潰時(shí)的逆向偏壓大約高達(dá)10伏特(V)。因此，PS(或是ND)模式于Dn1(或是Dp1)處所產(chǎn)生的功率，是遠(yuǎn)較于NS(或是PD)模式于Dn1(或是Dp1)處所產(chǎn)生的功率來的高，也更容易燒毀Dn1(或是Dp1)。因此，當(dāng)設(shè)計(jì)一二極管來作為ESD防護(hù)組件時(shí)，其挑戰(zhàn)是在于如何使二極管在逆向偏壓的ESD測(cè)試時(shí)不至于損毀。
請(qǐng)參閱圖2以及圖3，圖2與圖3為兩個(gè)傳統(tǒng)的，以CMOS(Complementary Metal Oxid e Semiconductor)制造過程制作且?guī)в蠸TI結(jié)構(gòu)的二極管結(jié)構(gòu)與符號(hào)示意圖。圖2中的p型二極管(Dp)是以一P+摻雜區(qū)16設(shè)于一N型井20中以形成二極管的pn接面。P+摻雜區(qū)16作為p型二極管的陽極，N+摻雜區(qū)26用以電性連接N型井20，作為p型二極管的陰極。N+摻雜區(qū)26與P+摻雜區(qū)16之間以STI區(qū)14相隔絕，在深次微米CMOS制造過程技術(shù)下，用來區(qū)隔相鄰摻雜區(qū)的厚氧化層(field-oxide region)已經(jīng)由原本的LOCOS技術(shù)改為用STI技術(shù)，以縮短厚氧化層的區(qū)域?qū)挾?，提升芯片集積密度。以0.25微米(um)的CMOS制造過程而言，N+摻雜區(qū)26與P+摻雜區(qū)16的接面深度大約是0.2微米，STI區(qū)的深度大約是0.4微米。圖3中的n型二極管(Dn)是以一N+摻雜區(qū)18設(shè)于一P型井24中以形成二極管的pn接面。N+摻雜區(qū)18作為n型二極管的陰極，P+摻雜區(qū)28用以電性連接P型井24，作為n型二極管的陽極。P+摻雜區(qū)28與N+摻雜區(qū)18之間以STI區(qū)14相隔絕。
然而，上述的p型或是n型二極管卻非常容易受到ESD應(yīng)力的破壞，而造成了IC的ESD耐受力非常的低。如同Voldman等人在Proc.OfEOS/ESD Symp.，1998，pp.151-160中的論文“Semiconductor processand structure optimization of shallow trench isolation-defined andpolysilicon-bound source/drain diodes for ESD networks”中描述。圖4描繪了以STI作為隔絕的二極管結(jié)構(gòu)，于ESD事件時(shí)最容易的毀損點(diǎn)。其中，STI區(qū)的邊緣在制造過程完成之后經(jīng)常會(huì)有一個(gè)凹陷結(jié)構(gòu)25。當(dāng)一ESD事件造成P+摻雜區(qū)16與N型井形成逆向偏壓時(shí)，凹陷結(jié)構(gòu)25造成了PN接面的崩潰處位于P+摻雜區(qū)與STI區(qū)的邊界23。因?yàn)檫吔缣幍纳崦娣e畢竟有限，所以凹陷結(jié)構(gòu)25便導(dǎo)致了如此的PN接面二極管有一個(gè)較低的ESD耐受力。而且，當(dāng)P+摻雜區(qū)16上形成有金屬硅化物11時(shí)，金屬硅化物11于STI區(qū)的邊界部位會(huì)形成一個(gè)下彎的轉(zhuǎn)角21。如此的轉(zhuǎn)角更容易使二極管在ESD應(yīng)力下，導(dǎo)引大部分ESD電流集中流向區(qū)域23，因而大幅降低該二極管的ESD耐受度。也就是說，當(dāng)CMOS制造過程運(yùn)用STI制程與金屬硅化物制程時(shí)，所制作出的二極管的ESD耐受力便會(huì)大幅降低。即使將二極管的面積擴(kuò)大也難以提升二極管的ESD耐受力。
Voldman同時(shí)也提出了一種能克服因STI結(jié)構(gòu)所造成的ESD耐受力降低的p型二極管結(jié)構(gòu)，如圖5所示。與圖2相較之下，在P+摻雜區(qū)16與N+摻雜區(qū)26之間的STI區(qū)被多晶硅閘所取代。為了形成P+摻雜區(qū)16與N+摻雜區(qū)26，閘極上的多晶硅層，靠近P+摻雜區(qū)16處會(huì)被P+摻雜物所布植(如17所標(biāo)示)，靠近N+摻雜區(qū)26處會(huì)被N+摻雜物所布植(如19所標(biāo)示)。以類似的方式，也可以形成如圖6的n型二極管結(jié)構(gòu)。在圖5(或圖6)中，STI區(qū)并沒有靠在P+摻雜區(qū)16(或是N+摻雜區(qū)18)的邊緣，所以PN接面附近并沒有凹陷或是轉(zhuǎn)角結(jié)構(gòu)，因此，相較于傳統(tǒng)的二極管結(jié)構(gòu)，圖5與圖6的二極管結(jié)構(gòu)可以承受較高的ESD應(yīng)力。
本發(fā)明的主要目的，在于提供一種可以承受高ESD應(yīng)力的二極管結(jié)構(gòu)，同時(shí)，提出相關(guān)的ESD防護(hù)電路，以防止內(nèi)部電路受到ESD應(yīng)力的損害。
根據(jù)上述的目的，本發(fā)明提出一種靜電放電防護(hù)電路，包含有一二極管，該二極管包含有一第一導(dǎo)電性型之第一半導(dǎo)體層以及一第二導(dǎo)電型之MOS晶體管。該第一半導(dǎo)體層作為該二極管之一第一電極。該MOS晶體管包含有一環(huán)型閘，一第二導(dǎo)電型之第一源/汲摻雜區(qū)以及一第二導(dǎo)電型之第二源/汲摻雜區(qū)。環(huán)型閘絕緣的設(shè)于該第一半導(dǎo)體層上，以阻隔STI厚氧化層在二極管結(jié)構(gòu)上的生成。該第二導(dǎo)電型之第一源/汲摻雜區(qū)形成于該環(huán)型閘極所圍繞的該第一半導(dǎo)體層之表面，作為該二極管之一第二電極。該第二導(dǎo)電型之第二源/汲摻雜區(qū)形成于該第一半導(dǎo)體層的表面，且圍繞該環(huán)型閘。其中，該第一電極與該第二電極其中之一系為該二極管之一陰極，耦合至一第一接合墊，該第一電極與該第二電極其中之另一系為該二極管之一陽極，耦合至一第二接合墊。
該環(huán)型閘可以耦合至一ESD偵測(cè)電路。在正常操作時(shí)，該ESD偵測(cè)電路提供一第一電壓予該環(huán)型閘，以關(guān)閉該MOS晶體管。在一ESD事件發(fā)生時(shí)，該ESD偵測(cè)電路提供一第二電壓予該環(huán)型閘，以降低該二極管之一崩潰電壓。
該第一接合墊與該第二接合墊可以是一輸出入接合墊與一電源接合墊的組合，也可以是兩電源接合墊的組合。
本發(fā)明另提出一種ESD防護(hù)電路，包含有一n型二極管以及一p型二極管。該n型二極管包含有一P型半導(dǎo)體層以及一NMOS晶體管。該P(yáng)型半導(dǎo)體層作為一n型二極管之一第一陽極(anodè)。該NMOS晶體管包含有一第一環(huán)型閘、一N型之第一源/汲摻雜區(qū)以及一N型的第二源/汲摻雜區(qū)。該第一環(huán)型閘絕緣的設(shè)于該P(yáng)型半導(dǎo)體層上。該第一N型摻雜區(qū)形成于該第一環(huán)型閘所圍繞的該P(yáng)型半導(dǎo)體層之表面，作為一該n型二極管之一第一陰極。該第二N型摻雜區(qū)形成于該p型半導(dǎo)體層的表面，且圍繞該環(huán)型閘。該p型二極管包含有一N型半導(dǎo)體層以及一PMOS晶體管。該N型半導(dǎo)體層作為該p型二極管之一第二陰極。該P(yáng)MOS晶體管包含有一第二環(huán)型閘、一第一P型汲摻雜區(qū)以及一第二P型摻雜區(qū)。第二環(huán)型閘絕緣的設(shè)于該N型半導(dǎo)體層上。第一P型汲摻雜區(qū)形成于該第二環(huán)型閘所圍繞的該N型半導(dǎo)體層之表面，作為該p型二極管之一第二陽極。該第二P型摻雜區(qū)形成于該N型半導(dǎo)體層之表面，且圍繞該第二環(huán)型閘。該p型二極管與該n型二極管順向串接，并形成一主陽極以及一主陰極。該主陽極耦合至一高電源接合墊，該主陰極耦合至一低電源接合墊。
本發(fā)明另提供一種電源線間的ESD防護(hù)系統(tǒng)，包含有多個(gè)高電源線VDD1…VDDN、多個(gè)低電源線VSS1…VSSN、一高電源ESD匯流線、一低電源ESD匯流線、一主要ESD防護(hù)電路PESDP、多個(gè)高電源ESD防護(hù)電路HESDP1…HESDPN以及多個(gè)低電源ESD防護(hù)電路LESDP1…LESDPN。主要(primary)ESD防護(hù)電路PESDP，耦合于該高電源ESD匯流線與該低電源ESD匯流線之間。多個(gè)高電源ESD防護(hù)電路HESDP1…HESDPN分別耦合于VDD1…VDDN與該高電源ESD匯流線之間。多個(gè)低電源ESD防護(hù)電路LESDP1…LESDPN分別耦合于VSS1…VSSN與該低電源ESD匯流線之間。其中，HESDP1…HESDPN其中之一HESDPn包含有至少一二極管連接于一VDDn與該高電源ESD匯流線之間。該二極管包含有一第一導(dǎo)電性型的第一半導(dǎo)體層以及一第二導(dǎo)電型之MOS晶體管。該第一半導(dǎo)體層，作為該二極管之一第一電極。該第二導(dǎo)電型的MOS晶體管包含有一環(huán)型閘、一第二導(dǎo)電型之第一源/汲摻雜區(qū)以及一第二導(dǎo)電型的第二源/汲摻雜區(qū)。該環(huán)型閘絕緣的設(shè)于該第一半導(dǎo)體層上。該第一源/汲摻雜區(qū)形成于該環(huán)型閘極所圍繞的該第一半導(dǎo)體層的表面，作為該二極管之一第二電極。該第二導(dǎo)電型的第二源/汲摻雜區(qū)形成于該第一半導(dǎo)體層的表面，且圍繞該環(huán)型閘。其中，當(dāng)一ESD事件發(fā)生于VDDn與VSSn之間時(shí)，該二極管導(dǎo)通，通過HESDPn、PESDP以及LESDPn排放ESD電流。
本發(fā)明的優(yōu)點(diǎn)在于ESD電路中的二極管并沒有STI區(qū)于PN接面附近，所以，可以避免了STI區(qū)對(duì)PN接面所造成了低ESD耐受力的問題。
本發(fā)明的另一優(yōu)點(diǎn)在于，當(dāng)ESD事件時(shí)，本發(fā)明的ESD防護(hù)電路能于環(huán)型閘產(chǎn)生適當(dāng)?shù)钠珘?，能夠降低二極管的導(dǎo)通電壓，減少ESD電流于二極管上所產(chǎn)生的功率，同時(shí)也提高了二極管的ESD耐受力。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下


圖1a與圖1b為兩個(gè)傳統(tǒng)以二極管作為ESD防護(hù)組件的ESD防護(hù)電路；圖2與圖3為兩個(gè)傳統(tǒng)的，以CMOS制造過程制作且?guī)в蠸TI結(jié)構(gòu)的二極管結(jié)構(gòu)與符號(hào)示意圖；圖4描繪了以STI作為隔絕的二極管結(jié)構(gòu)，在ESD事件時(shí)最容易的毀損點(diǎn)；圖5與圖6為Voldman先前所提出的現(xiàn)有p型與n型二極管結(jié)構(gòu)；圖7為本發(fā)明所提出的PMOS-bound二極管的結(jié)構(gòu)以及其代表的符號(hào)的示意圖；圖8為圖7的一種布局圖；圖9為本發(fā)明所提出的NMOS-bound二極管的結(jié)構(gòu)以及其代表的符號(hào)的示意圖；
圖10為圖9之一種布局圖；圖11為加入N型ESD布植制造過程后的NMOS-bound二極管；圖12為加入P型ESD布植制造過程后的PMOS-bound二極管；圖13a與圖13b為兩個(gè)運(yùn)用NMOS-bound二極管與PMOS-bound二極管的ESD防護(hù)電路圖；圖14a到圖14d為以PMOS-bound二極管或NMOS-bound二極管作為ESD防護(hù)組件的電源線間(VDD到VSS)的四種ESD防護(hù)電路圖；圖15a至圖15d為運(yùn)用NMOS-bound二極管所產(chǎn)生的電源線間的ESD箝制電路；第16a圖至第16d圖為運(yùn)用PMOS-bound二極管所產(chǎn)生的電源線間之ESD箝制電路；圖17a至圖17c為同時(shí)運(yùn)用PMOS-bound二極管與NMOS-bound二極管所產(chǎn)生的電源線間的ESD箝制電路；圖18a至圖18d為利用本發(fā)明的二極管結(jié)構(gòu)所建構(gòu)的四種ESD防護(hù)系統(tǒng)的示意圖；以及圖19a至圖19d為運(yùn)用本發(fā)明的二極管結(jié)構(gòu)與ESD匯流線所建構(gòu)的ESD防護(hù)系統(tǒng)示意圖。
實(shí)施例PMOS-boud二極管與NMOS-bound二極管的結(jié)構(gòu)圖7為本發(fā)明所提出的p型二極管，又稱為PMOS環(huán)繞(PMOS-bound)的二極管的結(jié)構(gòu)以及其代表的符號(hào)的示意圖。而其相對(duì)應(yīng)的一布局圖實(shí)施例則表示于圖8。圖7中的PMOS-bound的結(jié)構(gòu)圖即為圖8中的aa’之間的剖面圖。PMOS-bound二極管的結(jié)構(gòu)中包含了一個(gè)PMOS結(jié)構(gòu)。多晶硅閘50所環(huán)繞的P+摻雜區(qū)44a，類似PMOS的一個(gè)源/汲極區(qū)，作為PMOS-bound二極管的陽極。P+摻雜區(qū)44b，類似PMOS的另一個(gè)源/汲極區(qū)，環(huán)繞了多晶硅閘50。N+摻雜區(qū)46，與P+摻雜區(qū)44b直接接觸，作為N型井42的電性接觸點(diǎn)，同時(shí)也作為PMOS-bound二極管的陰極。在PMOS-bound二極管中，PMOS的多晶硅閘50完全被P+所布植，因此形成了P+摻雜的多晶硅閘50，作為PMOS-bound二極管的閘極Gp。也就是說PMOS-bound二極管中的PMOS可以伴隨著一般的PMOS而形成。圖7以及圖8可知，由P+摻雜區(qū)44a與N型井42所形成的PN接面附近并沒有STI區(qū)48，所以可以避免了STI區(qū)的凹陷所產(chǎn)生的問題。同樣的，金屬硅化物制程所導(dǎo)致的轉(zhuǎn)角(圖4中所示)也可以被多晶硅閘50的側(cè)壁上的側(cè)壁子所阻擋而不會(huì)形成。也就是說，圖4中導(dǎo)致ESD耐受力降低的凹陷與轉(zhuǎn)角均不會(huì)出現(xiàn)在本發(fā)明的PMOS-bound二極管。同時(shí)，只要在多晶硅閘50施加一適當(dāng)?shù)钠珘?，也可以加速PMOS-bound二極管的開啟速度，而更早的傳導(dǎo)ESD電流，以保護(hù)內(nèi)部電路。因此，作為ESD防護(hù)組件時(shí)，PMOS-bound二極管在ESD事件時(shí)可以承受較高的ESD應(yīng)力。而且，本發(fā)明的PMOS-bound二極管完全兼容于STI CMOS制程，并不需要額外的制造過程步驟。
相同的道理，可以用來形成n型二極管。圖9為本發(fā)明所提出的n型二極管，又稱為NMOS環(huán)繞(NMOS-bound)的二極管的結(jié)構(gòu)以及其代表的符號(hào)的示意圖。而其相對(duì)應(yīng)的一布局圖實(shí)施例則表示在圖10。圖9中的NMOS-bound的結(jié)構(gòu)圖，即為圖10中的bb’之間的剖面圖。NMOS-bound二極管的結(jié)構(gòu)中包含了一個(gè)NMOS結(jié)構(gòu)。多晶硅閘50’所環(huán)繞的N+摻雜區(qū)46a，類似NMOS的一個(gè)源/汲極區(qū)，作為NMOS-bound二極管的陰極。N+摻雜區(qū)46b，類似NMOS的另一個(gè)源/汲極區(qū)，環(huán)繞了多晶硅閘50’。P+摻雜區(qū)44，與N+摻雜區(qū)46b直接接觸，作為P型井52的電性接觸點(diǎn)，同時(shí)也作為NMOS-bound二極管的陽極。在NMOS-bound二極管中，NMOS的多晶硅閘50’完全被N+所布植，因此形成了N+摻雜的多晶硅閘50’、作為NMOS-bound二極管的閘極Gn。也就是說NMOS-bound二極管中的NMOS可以伴隨著一般的NMOS而形成。圖9以及圖10可知，由N+摻雜區(qū)46a與P型井52所形成的PN接面附近并沒有STI區(qū)，所以可以避免了STI區(qū)的凹陷所產(chǎn)生的問題。同樣的，金屬硅化物制造過程所導(dǎo)致的轉(zhuǎn)角(圖4中所示)也可以被多晶硅閘50’的側(cè)壁上的側(cè)壁子所阻擋而不會(huì)形成。也就是說，圖4中導(dǎo)致ESD耐受力降低的凹陷與轉(zhuǎn)角均不會(huì)出現(xiàn)在本發(fā)明的NMOS-bound二極管。同時(shí)，只要在多晶硅閘50’施加一適當(dāng)?shù)钠珘海部梢约铀貼MOS-bound二極管的開啟速度，而更早的傳導(dǎo)ESD電流，以保護(hù)內(nèi)部電路。因此，當(dāng)NMOS-bound二極管作為ESD防護(hù)組件時(shí)，NMOS-bound二極管在ESD事件時(shí)可以承受較高的ESD應(yīng)力。相同的，本發(fā)明的NMOS-bound二極管完全兼容于STI CMOS制程，并不需要額外的制造過程步驟。
在一些比較先進(jìn)的CMOS制造過程中，會(huì)多加入ESD離子布植來覆蓋作為ESD防護(hù)組件的MOS的LDD(lightly-doped drain)結(jié)構(gòu)，或者說，消除了MOS的LDD結(jié)構(gòu)而成為DDD(double diffused drain)結(jié)構(gòu)。如此，可以增加MOS組件的ESD耐受力。相同的ESD布植制造過程也可以使用于本發(fā)明的PMOS-bound二極管以及NMOS-bound二極管。圖11為加入N型ESD布植制程后的NMOS-bound二極管。ESD離子布植于P型井52中形成了N-的ESD防護(hù)摻雜層54，包覆了N+摻雜區(qū)46a與46b。圖12為加入P型ESD布植制造過程后的PMOS-bound二極管。ESD離子布植于N型井42中形成了P-的ESD防護(hù)摻雜層56，包覆了P+摻雜區(qū)44a與44b。如此沒有LDD結(jié)構(gòu)的PMOS-bound二極管與NMOS-bound二極管可以承受更高的ESD應(yīng)力。
利用本發(fā)明的PMOS-bound二極管或NMOS-bound二極管，可以設(shè)計(jì)出許多新的ESD防護(hù)電路。
輸出/入接合墊的ESD防護(hù)電路請(qǐng)參閱圖13a與圖13b。圖13a與圖13b為運(yùn)用NMOS-bound二極管與PMOS-bound二極管的兩種ESD防護(hù)電路圖。圖13a中，PMOS-bound二極管Dp1連接于輸出入接合墊10與VDD之間，Dp1的閘極Gp，通過了電阻Rp，連接到VDD。NMOS-bound二極管Dn1連接于輸出/入接合墊10與VSS之間，Dn1的閘極Gn，通過了電阻Rn，連接到VSS。所以，當(dāng)集成電路正常工作時(shí)，在二極管內(nèi)的NMOS與PMOS均為關(guān)閉狀態(tài)。在圖13b中，閘耦合(gate-couple)技術(shù)運(yùn)用來控制Dp1與Dn1的閘極。當(dāng)集成電路正常工作時(shí)，因?yàn)殚l極的連接，在二極管內(nèi)的NMOS與PMOS均為關(guān)閉狀態(tài)。在PS模式的ESD事件時(shí)，VSS接地而VDD浮動(dòng)，在輸出入接合墊10的ESD正脈沖會(huì)耦合到Dn1的閘極Gn。在閘極Gn有一正偏壓下，Dn1會(huì)更快的導(dǎo)通(崩潰)以傳導(dǎo)ESD電流。因此，內(nèi)部電路12便可以被有效地保護(hù)著。相同的道理，在ND模式的ESD事件時(shí)，VDD接地而VSS浮動(dòng)，在輸出入接合墊10的ESD負(fù)脈沖會(huì)耦合到Dp1的閘極Gp。在閘極Gp有一負(fù)偏壓下，Dp1會(huì)更快的導(dǎo)通(崩潰)以傳導(dǎo)ESD電流。因此，內(nèi)部電路12便可以被有效地保護(hù)著。而在NS(或是PD)模式時(shí)，Dn1(或是Dp1)被順向偏壓，所以ESD電流便透過Dn1(或是Dp1)流到VSS(或是VDD)而釋放。
電源線間的ESD箝制(clamp)電路圖14a到圖14d為四個(gè)以PMOS-bound二極管或NMOS-bound二極管作為ESD防護(hù)組件的電源線間(VDD到VSS)的ESD防護(hù)電路圖，或稱為ESD箝制(clamp)電路圖。圖14a中，NMOS-bound二極管連接在VDD與VSS之間，NMOS-bound二極管之閘極Gn受控于一個(gè)ESD偵測(cè)電路60a。ESD偵測(cè)電路60a以一個(gè)串聯(lián)的電阻R與電容C來偵測(cè)ESD事件的發(fā)生，以反向器INV來驅(qū)動(dòng)閘極Gn。電容C與電阻R所形成的時(shí)間常數(shù)約1微秒(μs)。在正常的IC工作狀態(tài)時(shí)，驅(qū)動(dòng)閘極Gn被反向器INV偏壓在VSS，所以NMOS-bound二極管中的NMOS為關(guān)閉狀態(tài)。當(dāng)一正偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，因?yàn)镽C時(shí)間延遲的原因，電容C會(huì)暫時(shí)的停留在低電壓(大約與VSS相同電位)。所以，INV會(huì)以ESD的能量對(duì)Gn進(jìn)行充電，使Gn達(dá)到一個(gè)高電壓。因此，NMOS-bound二極管中的NMOS被開啟，可以加速NMOS-bound二極管的崩潰，而將ESD電流由VDD排放到VSS。當(dāng)一負(fù)偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，NMOS-bound二極管中的PN接面為順向偏壓，所以可以直接的導(dǎo)通以排放ESD電流。
請(qǐng)參閱圖14b。圖14b的ESD箝制電路，與圖14a類似，是以一PMOS-bound二極管作為一ESD防護(hù)組件。偵測(cè)電路60b一樣的包含了一個(gè)串聯(lián)的電阻R與電容C。電阻R與電容C構(gòu)成了一個(gè)時(shí)間常數(shù)約為1微秒的RC延遲電路，以區(qū)別ESD事件與正常的IC操作。在正常的IC工作狀態(tài)時(shí)，驅(qū)動(dòng)閘極Gp被偏壓在VDD，所以PMOS-bound二極管中的PMOS為關(guān)閉狀態(tài)。當(dāng)一正偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，因?yàn)镽C時(shí)間延遲的原因，電容C會(huì)暫時(shí)的停留在低電壓(大約與VSS相同電位)，也就是使Gp偏壓在一個(gè)低電壓。因此，PMOS-bound二極管中的PMOS被開啟，可以加速PMOS-bound二極管的崩潰，而將ESD電流由VDD排放到VSS。當(dāng)一負(fù)偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，PMOS-bound二極管中的PN接面為順向偏壓，所以可以直接的導(dǎo)通以排放ESD電流。
請(qǐng)參閱圖14c。圖14c的ESD箝制電路，與圖14a類似，是以一NMOS-bound二極管作為一ESD防護(hù)組件。偵測(cè)電路60c一樣的包含了一個(gè)串聯(lián)的電阻R與電容C，利用閘耦合(gate-couple)動(dòng)作來導(dǎo)通該NMOS-bound二極管，以區(qū)別ESD事件與正常的IC操作。在正常的IC工作狀態(tài)時(shí)，驅(qū)動(dòng)閘極Gn被偏壓在VSS，所以NMOS-bound二極管中的NMOS為關(guān)閉狀態(tài)。當(dāng)一正偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，因電容C的耦合效應(yīng)，Gn會(huì)暫時(shí)地偏壓在一耦合的高電壓(該電壓高于NMOS的臨界電壓Vth)。因此，NMOS-bound二極管中的NMOS被開啟，可以加速NMOS-bound二極管的崩潰，而將ESD電流由VDD排放到VSS。當(dāng)一負(fù)偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，NMOS-bound二極管中的PN接面為順向偏壓，所以可以直接的導(dǎo)通以排放ESD電流。
請(qǐng)參閱圖14d。圖14d的ESD箝制電路是以一PMOS-bound二極管作為一ESD防護(hù)組件。偵測(cè)電路60d一樣的包含了一個(gè)串聯(lián)的電阻R與電容C，利用閘耦合(gate-couple)動(dòng)作來導(dǎo)通該P(yáng)MOS-bound二極管，以區(qū)別ESD事件與正常的IC操作。在正常的IC工作狀態(tài)時(shí)，驅(qū)動(dòng)閘極Gp被偏壓在VDD，所以PMOS-bound二極管中的PMOS為關(guān)閉狀態(tài)。當(dāng)一正偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，因?yàn)殡娙軨的耦合效應(yīng)，INV的輸入端會(huì)暫時(shí)的停留在一耦合的高電壓。因此，INV的輸出會(huì)提供Gp一個(gè)低電壓。因此，PMOS-bound二極管中的PMOS被開啟，可以加速PMOS-bound二極管的崩潰，而將ESD電流由VDD排放到VSS。當(dāng)一負(fù)偏壓的ESD脈沖發(fā)生于VDD上，而VSS接地時(shí)，PMOS-bound二極管中的PN接面為順向偏壓，所以可以直接的導(dǎo)通以排放ESD電流。
以堆棧的二極管構(gòu)成的電源線間的ESD箝制(clamp)電路另一種形式的電源線間的ESD箝制電路是以堆棧的二極管架構(gòu)而成，如圖15到圖17所示。其中，多個(gè)二極管由VDD順向的堆棧到VSS，以形成ESD電流放電路徑。堆棧的二極管可以視為一個(gè)具有激活電壓為個(gè)別堆棧二極管和激活電壓總合的大二極管。于正常操作時(shí)，只要堆棧二極管的數(shù)目足夠，VDD與VSS的電壓差低于大二極管的激活電壓，大二極管為關(guān)閉狀態(tài)。當(dāng)相對(duì)于VSS和正沖擊ESD脈沖出現(xiàn)于VDD時(shí)，ESD應(yīng)力會(huì)高于大二極管的激活電壓，使大二極管順向偏壓而釋放ESD電流。因此，只要適當(dāng)?shù)恼{(diào)整堆棧二極管的數(shù)目，便可以達(dá)到ESD防護(hù)的目的。如此形式的ESD箝制電路更適用于SOI(Sillicon-on-insulator)CMOS制造過程。
在圖15a中，所有堆棧的NMOS-bound二極管的閘極均通過一個(gè)電阻R連接到VSS。在圖15b中，每一個(gè)堆棧的NMOS-bound二極管的閘極均耦合到自己的陰極。在圖15c中，運(yùn)用了閘耦合的技術(shù)，所有堆棧NMOS-bound之閘極Gn與VDD之間設(shè)置了一個(gè)電容C。圖15d中，所有的堆棧NMOS-bound的閘極以反向器INV驅(qū)動(dòng)，并以一RC延遲電路來偵測(cè)ESD事件的發(fā)生。
類似的道理，圖16a到圖16d是四種以PMOS-bound二極管為實(shí)施例的堆棧二極管的ESD箝制電路示意圖。當(dāng)然的，堆棧二極管并非一定要只使用一種二極管，可以混合使用不同型態(tài)的二極管。圖17a到圖17c為三種混合使用PMOS-bound二極管與NMOS-bound二極管所構(gòu)成的ESD箝制電路示意圖。
整體芯片的ESD防護(hù)系統(tǒng)對(duì)于一復(fù)雜的超大規(guī)模集成電路(Ultra Large Scale Integratedcircuit，ULSI)而言，供應(yīng)給不同電路群組的電源線經(jīng)常是分開來，以預(yù)防彼此間噪聲的干擾。只是，在ESD事件時(shí)，分開的電源線設(shè)計(jì)卻往往使內(nèi)部電路或是分開的電源線間的接口電路產(chǎn)生不預(yù)期的ESD損害。因此，為了預(yù)防ESD損害的發(fā)生，必須在分開的電源線間設(shè)置ESD防護(hù)電路，架設(shè)成整體芯片的ESD防護(hù)系統(tǒng)。本發(fā)明的NMOS-bound以及PMOS-bound均可運(yùn)用于整體芯片的ESD防護(hù)系統(tǒng)，如圖18a到圖18d所示。在圖18a至圖18d里，VDD1與VDD2分開且分別供應(yīng)第一電路群70a與第二電路群70b電源。VSS1與VSS2也一樣分開。第一電源線間箝制電路72a設(shè)于VDD1與VSS1之間，第二電源線間箝制電路72b設(shè)于VDD2與VSS2之間。在圖18a圖中，為了提供兩個(gè)分開的VDD(或是VSS)之間的ESD防護(hù)，堆棧串接的PMOS-bound(或是NMOS-bound)連接在VDD(VSS)電源線之間。只要VDD(VSS)電源線間的電壓差大于一定程度，堆棧串接的PMOS-bound(或是NMOS-bound)便可以導(dǎo)通而連接兩電源線。堆棧的PMOS-bound(或是NMOS-bound)的數(shù)目取決于VDD1與VDD2之間的噪聲尺度(noise margin)或是電壓差。如果要阻擋較大的噪聲，或是VDD1與VDD2之間的工作電壓差較大，則二極管堆棧的數(shù)目必須增多。在圖18a中，每個(gè)PMOS-bound二極管之閘極連接到自己的陽極，每個(gè)NMOS-bound二極管之閘極連接到自己的陰極。圖18b中的整體芯片ESD防護(hù)系統(tǒng)系完全以PMOS-bound二極管所構(gòu)成。在圖18c中，順向接于VDD1到VDD2之間的PMOS-bound二極管的閘極受控于由R1與C1所構(gòu)成的RC延遲電路。而逆向接于VDD1到VDD2之間的PMOS-bound二極管的閘極受控于由R2與C2所構(gòu)成的RC延遲電路。在圖18d中，順向接于VSS1到VSS2之間的NMOS-bound二極管的閘極受控于由R2與C2所構(gòu)成的RC延遲電路。而逆向接于VSS1到VSS2之間的NMOS-bound二極管的閘極受控于由R1與C1所構(gòu)成的RC延遲電路。
另一種整體芯片ESD防護(hù)系統(tǒng)是運(yùn)用了ESD匯流線(Bus line)，如圖19a到圖19d所示。串聯(lián)堆棧的PMOS-bound二極管與NMOS-bound二極管連接在分開的電源線與VDD ESD匯流線或是VSS ESD匯流線之間。VDD(或是VSS)匯流線在IC中，一般是以寬大的金屬線，環(huán)繞整個(gè)芯片所構(gòu)成，以方便連接個(gè)別的電路群。而任何一個(gè)VDDn與VDD匯流線之間都連接有一個(gè)高電源ESD防護(hù)電路HESDPn，任何一個(gè)VSSn與VSS匯流線之間都連接有一個(gè)低電源ESD防護(hù)電路LESDPn。譬如說，當(dāng)VDD1產(chǎn)生了正脈沖，而VSS3接地的ESD事件時(shí)，ESD電流將會(huì)經(jīng)由VDD1，通過HESDP1中的順向偏壓的PMOS-bound二極管到VDD ESD匯流線，然后經(jīng)過電源線間箝制電路72到VSS ESD匯流線，最后通過LESDP1中的順向偏壓的NMOS-bound二極管而釋放到VSS3，達(dá)到ESD防護(hù)的目的。圖19a到圖19d為串聯(lián)堆棧的PMOS-bound二極管或NMOS-bound二極管的閘極的四種不同連接方式，同樣都可以達(dá)到ESD防護(hù)的目的。
圖18與圖19中的電源線間箝制電路72均可以運(yùn)用圖14至圖17的電路來實(shí)踐。
本發(fā)明串聯(lián)堆棧的PMOS-bound或是NMOS-bound二極管的串聯(lián)數(shù)目可以因電壓差異或是噪聲程度而作適當(dāng)?shù)恼{(diào)整，并不限于二個(gè)或是三個(gè)。
本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所要求保護(hù)的范圍為準(zhǔn)。
權(quán)利要求
1.一種靜電放電防護(hù)電路，適用于一集成電路芯片，包含有一二極管，其特征在于包含有一第一導(dǎo)電性型的第一半導(dǎo)體層，作為一第一電極；以及一第二導(dǎo)電型的MOS晶體管，包含有一環(huán)型閘，絕緣的設(shè)于該第一半導(dǎo)體層上；一第二導(dǎo)電型的第一源/汲摻雜區(qū)，形成于該環(huán)型閘極所圍繞的該第一半導(dǎo)體層的表面，作為一第二電極；以及一第二導(dǎo)電型的第二源/汲摻雜區(qū)，形成于該第一半導(dǎo)體層的表面，且圍繞該環(huán)型閘。其中，該第一電極與該第二電極其中之一為該二極管的一陰極，耦合至一第一接合墊，該第一電極與該第二電極其中的另一為該二極管的一陽極，耦合至一第二接合墊。
2.如權(quán)利要求1所述的防護(hù)電路，其特征在于該二極管另包含有一第一導(dǎo)電型之接觸摻雜區(qū)，設(shè)于該第一半導(dǎo)體層之表面，環(huán)繞且接觸該第二源/汲摻雜區(qū)，作為該第一半導(dǎo)體層之一電性接觸區(qū)。
3.如權(quán)利要求2所述的防護(hù)電路，其特征在于該接觸摻雜區(qū)受一淺溝隔離區(qū)環(huán)繞。
4.如權(quán)利要求1所述的防護(hù)電路，其特征在于該MOS晶體管具有輕摻雜的汲極(lightly-doped-drain，LDD)結(jié)構(gòu)。
5.如權(quán)利要求1所述的防護(hù)電路，其特征在于該第一源/汲摻雜區(qū)與該第一半導(dǎo)體層之間形成有一第二導(dǎo)電型的ESD防護(hù)摻雜層，用以包覆該第一源/汲摻雜區(qū)。
6.如權(quán)利要求1所述的防護(hù)電路，其特征在于該第一導(dǎo)電型為N型，該第二導(dǎo)電型為P型。
7.如權(quán)利要求6所述的防護(hù)電路，其特征在于該環(huán)型閘耦合至該陽極。
8.如權(quán)利要求1所述的防護(hù)電路，其特征在于該第一導(dǎo)電型為P型，該第二導(dǎo)電型為N型。
9.如權(quán)利要求8所述的防護(hù)電路，其特征在于該環(huán)型閘耦合至該陰極。
10.如權(quán)利要求1所述的防護(hù)電路，其特征在于該ESD防護(hù)電路另包含有一ESD偵測(cè)電路，在正常操作時(shí)，該ESD偵測(cè)電路提供一第一電壓予該環(huán)型閘，以關(guān)閉該MOS晶體管，在一ESD事件發(fā)生時(shí)，提供一第二電壓予該環(huán)型閘，以降低該二極管之一崩潰電壓。
11.如權(quán)利要求10所述的防護(hù)電路，其特征在于該第一接合墊與該第二接合墊其中之一為一電源接合墊，另一則為一輸出/入接合墊。
12.如權(quán)利要求11所述的防護(hù)電路，其特征在于該ESD偵測(cè)電路系包含有一電阻，耦合于該電源接合墊與該環(huán)型閘之間。
13.如權(quán)利要求12所述的防護(hù)電路，其特征在于該ESD偵測(cè)電路包含有一電容，耦合于該輸出/入接合墊與該環(huán)型閘之間。
14.如權(quán)利要求10所述的防護(hù)電路，其特征在于該第一接合墊為一高電源接合墊，該第二接合墊為一低電源接合墊。
15.如權(quán)利要求14所述的防護(hù)電路，其特征在于該ESD偵測(cè)電路包含有一電阻與一電容，以一串接點(diǎn)串接于該高電源接合墊與該低電源接合墊之間，該串接點(diǎn)處用以產(chǎn)生一參考電壓，作為該ESD偵測(cè)電路控制該環(huán)型閘的一參考值。
16.如權(quán)利要求15所述防護(hù)電路，其特征在于該串接點(diǎn)直接耦合至該環(huán)型閘。
17.如權(quán)利要求15所述防護(hù)電路，其特征在于該ESD偵測(cè)電路另包含有一驅(qū)動(dòng)裝置，依據(jù)該串接點(diǎn)處的該參考電壓，以驅(qū)動(dòng)該環(huán)型閘。
18.如權(quán)利要求17所述防護(hù)電路，其特征在于該驅(qū)動(dòng)裝置包含有一反向器，串接于該環(huán)型閘與該串接點(diǎn)之間。
19.如權(quán)利要求1所述防護(hù)電路，其特征在于該第一接合墊為一低電源接合墊，該第二接合墊為一高電源接合墊，該ESD防護(hù)電路包含有多個(gè)二極管，順向串接于該高電源接合墊與該低電源接合墊之間，該等二極管構(gòu)成一二極管串行，該二極管串行具有一開啟電壓，高于該高電源接合墊與該低電源接合墊之間于一正常工作時(shí)的一電壓差。
20.如權(quán)利要求19所述防護(hù)電路，其特征在于該第一導(dǎo)電型為P型，該第二導(dǎo)電型為N型。
21.如權(quán)利要求20所述的防護(hù)電路，其特征在于所述二極管包含有一固定偏壓二極管，該固定偏壓二極管的環(huán)型閘耦合至該低電源接合墊。
22.如權(quán)利要求20所述的防護(hù)電路，其特征在于所述二極管包含有一自我偏壓二極管，該自我偏壓二極管的環(huán)型閘耦合至該自我偏壓二極管的陰極。
23.如權(quán)利要求19所述的防護(hù)電路，其特征在于該第一導(dǎo)電型為N型，該第二導(dǎo)電型為P型。
24.如權(quán)利要求23所述的防護(hù)電路，其特征在于所述二極管包含有一固定偏壓二極管，該固定偏壓二極管的環(huán)型閘耦合至該高電源接合墊。
25.如權(quán)利要求23所述的防護(hù)電路，其特征在于所述二極管包含有一自我偏壓二極管，該自我偏壓二極管的環(huán)型閘耦合至該自我偏壓二極管的陽極。
26.如權(quán)利要求19所述的防護(hù)電路，其特征在于該ESD防護(hù)電路另包含有一ESD偵測(cè)電路，用以控制該等二極管中之一受控二極管，在正常操作時(shí)，該ESD偵測(cè)電路提供一第一電壓予該受控二極管的環(huán)型閘，以關(guān)閉該受控二極管的MOS晶體管，在一ESD事件發(fā)生時(shí)，提供一第二電壓予該受控二極管的環(huán)型閘，以開啟該受控二極管的MOS晶體管。
27.如權(quán)利要求26所述的防護(hù)電路，其特征在于該ESD防護(hù)電路耦合于該高電源與該低電源接合墊之間。
28.如權(quán)利要求27所述的防護(hù)電路，其特征在于該ESD偵測(cè)電路包含有一電阻與一電容，以一串接點(diǎn)串接于該高電源接合墊與該低電源接合墊之間，該串接點(diǎn)處用以產(chǎn)生一參考電壓，作為該ESD偵測(cè)電路控制該受控二極管的環(huán)型閘的一參考值。
29.如權(quán)利要求27所述的防護(hù)電路，其特征在于該串接點(diǎn)直接耦合至該受控二極管的環(huán)型閘。
30.如權(quán)利要求28所述的防護(hù)電路，其特征在于該ESD偵測(cè)電路另包含有一驅(qū)動(dòng)裝置，依據(jù)該串接點(diǎn)處的該參考電壓，以驅(qū)動(dòng)該受控二極管的環(huán)型閘。
31.如權(quán)利要求30所述的防護(hù)電路，其特征在于該驅(qū)動(dòng)裝置包含有一反向器，串接于該受控二極管的環(huán)型閘與該串接點(diǎn)之間。
32.如權(quán)利要求26所述的防護(hù)電路，其特征在于該ESD防護(hù)電路耦合于該高電源接合墊與一第三電源接合墊之間，或是該低電源接合墊與該第三電源接合墊之間。
33.一種靜電放電防護(hù)電路，包含有一n型二極管以及一p型二極管，其特征在于所述n型二極管包含有一P型半導(dǎo)體層，作為一該n型二極管的一第一陽極；以及一NMOS晶體管，包含有一第一環(huán)型閘，絕緣設(shè)于該P(yáng)型半導(dǎo)體層上；一第一N型摻雜區(qū)，形成于該第一環(huán)型閘所圍繞的該P(yáng)型半導(dǎo)體層的表面，作為一該n型二極管之一第一陰極；以及一第二N型摻雜區(qū)，形成于該p型半導(dǎo)體層的表面，且圍繞該第一環(huán)型閘；該p型二極管包含有一N型半導(dǎo)體層，作為該p型二極管的一第二陰極；以及一PMOS晶體管，包含有一第二環(huán)型閘，絕緣的設(shè)于該N型半導(dǎo)體層上；一第一P型汲摻雜區(qū)，形成于該第二環(huán)型閘所圍繞的該N型半導(dǎo)體層的表面，作為該p型二極管的一第二陽極；以及一第二P型摻雜區(qū)，形成于該N型半導(dǎo)體層的表面，且圍繞該第二環(huán)型閘。該p型二極管與該n型二極管順向串接，并形成一主陽極以及一主陰極，該主陽極耦合至一高電源接合墊，該主陰極耦合至一低電源接合墊。
34.如權(quán)利要求33所述的防護(hù)電路，其特征在于該第一環(huán)型閘耦合至該第一陰極。
35.如權(quán)利要求33所述的防護(hù)電路，其特征在于該第二環(huán)型閘耦合至該第二陽極。
36.如權(quán)利要求33所述的防護(hù)電路，其特征在于還包含有一ESD偵測(cè)電路，耦合于該高電源與該低電源接合墊之間，在正常操作時(shí)，該ESD偵測(cè)電路提供一第一電壓予該第一環(huán)型閘，以關(guān)閉該NMOS晶體管，在一ESD事件發(fā)生時(shí)，提供一第二電壓予該第一環(huán)型閘，以開啟該NMOS晶體管。
37.如權(quán)利要求33所述的防護(hù)電路，其特征在于還包含有一ESD偵測(cè)電路，耦合于該高電壓與該低電源接合墊之間，在正常操作時(shí)，該ESD偵測(cè)電路提供一第一電壓予該第二環(huán)型閘，以關(guān)閉該P(yáng)MOS晶體管，在一ESD事件發(fā)生時(shí)，提供一第二電壓予該第二環(huán)型閘，以開啟該P(yáng)MOS晶體管。
38.一種電源線間的靜電放電防護(hù)系統(tǒng)，包含有多個(gè)高電源線VDD1-VDDN；多個(gè)低電源線VSS1-VSSN；一高電源ESD匯流線；一低電源ESD匯流線；一主要ESD防護(hù)電路PESDP，耦合于該高電源ESD匯流線與該低電源ESD匯流線之間；多個(gè)高電源ESD防護(hù)電路HESDP1-HESDPN，分別耦合于VDD1-VDDN與該高電源ESD匯流線之間；以及多個(gè)低電源ESD防護(hù)電路LESDP1-LESDPN，分別耦合于VSS1-VSSN與該低電源ESD匯流線之間；其中，一HESDPn包含有至少一二極管，連接于一VDDn與該高電源ESD匯流線之間，該二極管包含有一第一導(dǎo)電性型的第一半導(dǎo)體層，作為該二極管的一第一電極；以及一第二導(dǎo)電型的MOS晶體管，包含有一環(huán)型閘，絕緣設(shè)于該第一半導(dǎo)體層上；一第二導(dǎo)電型的第一源/汲摻雜區(qū)，形成于該環(huán)型閘極所圍繞的該第一半導(dǎo)體層的表面，作為該二極管的一第二電極；以及一第二導(dǎo)電型的第二源/汲摻雜區(qū)，形成于該第一半導(dǎo)體層的表面，且圍繞該環(huán)型閘；其中，當(dāng)一ESD事件發(fā)生在VDDn與VSSn之間時(shí)，該二極管導(dǎo)通，通過HESDPn、PESDP以及LESDPn排放ESD電流。
39.如權(quán)利要求38所述的防護(hù)系統(tǒng)，其特征在于該二極管在該ESD事件發(fā)生時(shí)，被順向偏壓。
40.如權(quán)利要求38所述的防護(hù)系統(tǒng)，其特征在于該二極管在該ESD事件發(fā)生時(shí)，被逆向偏壓，且該逆向偏壓的一電壓值高于該二極管的崩潰電壓。
41.如權(quán)利要求38所述的防護(hù)系統(tǒng)，其特征在于該第一導(dǎo)電型為N型，該第二導(dǎo)電型為P型。
42.如權(quán)利要求41所述的防護(hù)系統(tǒng)，其特征在于該環(huán)型閘耦合至該第一電極。
43.如權(quán)利要求38所述的防護(hù)系統(tǒng)，其特征在于該第一導(dǎo)電型為P型，該第二導(dǎo)電型為N型。
44.如權(quán)利要求43所述的防護(hù)系統(tǒng)，其特征在于該環(huán)型閘耦合至該第二電極。
45.如權(quán)利要求38所述的防護(hù)系統(tǒng)，其特征在于還包含有一ESD偵測(cè)電路，耦合于VDDn與VSSn之間，用以偵測(cè)該ESD事件的發(fā)生，并提供一電壓與該環(huán)型閘，以控制該MOS晶體管。
46.如權(quán)利要求38所述的防護(hù)系統(tǒng)，其特征在于還包含有一ESD偵測(cè)電路，耦合于該高電源ESD匯流線與該低電源ESD匯流線之間，用以偵測(cè)該ESD事件的發(fā)生，并提供一電壓與該環(huán)型閘，以控制該MOS晶體管。
47.一種作為靜電防護(hù)組件的二極管，包含有一第一導(dǎo)電性型的第一半導(dǎo)體層，作為該二極管的一第一電極；以及一第二導(dǎo)電型的MOS晶體管，包含有一環(huán)型閘，絕緣設(shè)于該第一半導(dǎo)體層上；一第二導(dǎo)電型的第一源/汲摻雜區(qū)，形成于該環(huán)型閘極所圍繞的該第一半導(dǎo)體層的表面，并與該第一半導(dǎo)體層形成一PN接面，作為該二極管的一第二電極；以及一第二導(dǎo)電型的第二源/汲摻雜區(qū)，形成于該第一半導(dǎo)體層的表面，且圍繞該環(huán)型閘。其中，該環(huán)型閘用以阻隔一STI結(jié)構(gòu)在該P(yáng)N接面上生成，該第一電極與該第二電極其中之一為該二極管的一陰極，耦合至一第一接合墊，該第一電極與該第二電極其中的另一為該二極管的一陽極，耦合至一第二接合墊，當(dāng)一ESD事件發(fā)生時(shí)，該環(huán)型閘被施以一適當(dāng)?shù)钠珘?，以加速該二極管的開啟。
48.如權(quán)利要求47所述的二極管，其特征在于該二極管另包含有一第一導(dǎo)電型的接觸摻雜區(qū)，設(shè)于該第一半導(dǎo)體層的表面，環(huán)繞且接觸該第二源/汲摻雜區(qū)，作為該第一半導(dǎo)體層之一電性接觸區(qū)。
49.如權(quán)利要求48所述的二極管，其特征在于該接觸摻雜區(qū)受一淺溝隔離區(qū)環(huán)繞。
50.如權(quán)利要求47所述的二極管，其特征在于該MOS晶體管具有輕摻雜的汲極LDD結(jié)構(gòu)。
51.如權(quán)利要求47所述的二極管，其特征在于該第一源/汲摻雜區(qū)與該第一半導(dǎo)體層之間形成有一第二導(dǎo)電型的ESD防護(hù)摻雜層，用以包覆該第一源/汲摻雜區(qū)。
52.如權(quán)利要求47所述的二極管，其特征在于該第一導(dǎo)電型為N型，該第二導(dǎo)電型為P型。
53.如權(quán)利要求52所述的二極管，其特征在于該環(huán)型閘耦合至該陽極。
54.如權(quán)利要求47所述的二極管，其特征在于該第一導(dǎo)電型為P型，該第二導(dǎo)電型為N型。
55.如權(quán)利要求54所述的二極管，其特征在于該環(huán)型閘耦合至該陰極。
56.如權(quán)利要求47所述的二極管，其特征在于該適當(dāng)?shù)钠珘河梢籈SD偵測(cè)電路所提供。
57.如權(quán)利要求47所述的二極管，其特征在于該環(huán)型閘由一第二導(dǎo)電型的多晶硅形成于一閘隔絕層上所構(gòu)成。
58.如權(quán)利要求47所述的二極管，其特征在于該環(huán)型閘包含有一側(cè)壁子，形成于該環(huán)型閘之一側(cè)壁。
全文摘要
本發(fā)明公開了一種二極管以及相關(guān)的靜電放電防護(hù)電路，該二極管包含有一第一導(dǎo)電性型的第一半導(dǎo)體層以及一第二導(dǎo)電型的MOS晶體管，該第一半導(dǎo)體層作為該二極管之一第一電極，該MOS晶體管，包含有一環(huán)型閘、一第二導(dǎo)電型的第一源/汲摻雜區(qū)以及一第二導(dǎo)電型的第二源/汲摻雜區(qū)，該環(huán)型閘絕緣地設(shè)于該第一半導(dǎo)體層上，以阻隔STI厚氧化層的生成，該第一源/汲摻雜區(qū)形成于該環(huán)型閘極所圍繞的該第一半導(dǎo)體層的表面，作為該二極管之一第二電極，該第二導(dǎo)電型的第二源/汲摻雜區(qū)形成于該第一半導(dǎo)體層的表面，且圍繞該環(huán)型閘，該第一電極與該第二電極其中之一為該二極管之一陰極，耦合至一第一接合墊，該第一電極與該第二電極其中的另一為該二極管之一陽極，耦合至一第二接合墊。
文檔編號(hào)H01L27/00GK1438705SQ0210502
公開日2003年8月27日 申請(qǐng)日期2002年2月10日 優(yōu)先權(quán)日2002年2月10日
發(fā)明者柯明道, 張恒祥, 王文泰 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司