靜電保護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是一種靜電保護(hù)電路，特別涉及一種具有一靜電檢測(cè)電路的靜電保護(hù)電路。
【背景技術(shù)】
[0002]在集成電路的制造與使用時(shí)，經(jīng)常會(huì)遇到靜電放電(ElectrostaticDischarge;ESD)損壞半導(dǎo)體元件的問題。當(dāng)集成電路在制造或使用的過(guò)程中遇到靜電時(shí)，若無(wú)法及時(shí)的將靜電快速地排除，則集成電路的半導(dǎo)體元件很容易因?yàn)镋SD而導(dǎo)致?lián)p壞。因此必須要設(shè)置有一靜電保護(hù)電路，在平常時(shí)，不影響電路的操作，在ESD時(shí)，迅速的將靜電排除，且在排除后，能使該集成電路回復(fù)正常工作。
[0003]請(qǐng)參閱圖5所示，一集成電路是利用一低觸發(fā)電壓娃控整流器(Low VoltageTriggering Silicon Controlled Rectifier ;LVTSCR)來(lái)實(shí)現(xiàn)一靜電保護(hù)電路 70,讓集成電路的直流電源高電位端Vdd的電位因ESD突升時(shí)，能快速地將其排除，以保護(hù)該集成電路的內(nèi)部電路50不被靜電產(chǎn)生瞬間的過(guò)大電流燒壞；該靜電保護(hù)電路70通常串接于如圖所示的直流電源的高、低電位端VDD、Vss之間，或輸出端0/P與低電位端Vss之間(圖中未示)。該內(nèi)部電路50與該輸出端0/P之間設(shè)有一輸出緩沖電路60?，F(xiàn)有低觸發(fā)電壓硅控整流器是將一硅控整流器的陽(yáng)極A連接至該直流電源的高電位端VDD，而將其陰極C電連接至低電位端Vss，再在該硅控整流器的NPN電晶體Q2的集極及射極之間連接有一 NMOS電晶體M,該NMOS電晶體M的閘極連接至低電位端Vss。
[0004]當(dāng)ESD產(chǎn)生時(shí)，靜電的電流從高電位端Vdd流入該硅控整流器的陽(yáng)極A，因該NMOS電晶體M的崩潰電壓較與NPN電晶體Q2的崩潰電壓為低，因此該NMOS電晶體M遇到ESD時(shí)，比該NPN電晶體Q2先崩潰，令該NPN電晶體Q2導(dǎo)通。而流經(jīng)該第二電晶體Q2的電流致使一與一電阻Rl耦合的PNP電晶體Ql也進(jìn)入導(dǎo)通狀態(tài)，進(jìn)一步使該硅控整流器導(dǎo)通。當(dāng)該硅控整流器導(dǎo)通后，構(gòu)成一旁路路徑，讓ESD產(chǎn)生的電流直接由該高電位端Vdd通過(guò)該硅控整流器到低電位端Vss，不會(huì)流經(jīng)該集成電路的內(nèi)部電路50，來(lái)保護(hù)該集成電路50不會(huì)被ESD的電流燒壞。
[0005]但現(xiàn)有技術(shù)的低觸發(fā)電壓硅控整流器作為靜電保護(hù)電路時(shí)，必須等待ESD的電壓超過(guò)該NMOS電晶體M的崩潰電壓才能讓該低觸發(fā)電壓硅控整流器導(dǎo)通，來(lái)達(dá)到靜電保護(hù)電路的目的，若該NMOS電晶體M的崩潰電壓超過(guò)該集成電路的內(nèi)部電路50所能承受的最大電壓，則該集成電路的內(nèi)部電路50便會(huì)在該靜電保護(hù)電路尚未作用前就已經(jīng)損壞，而無(wú)法達(dá)成該靜電保護(hù)電路的目的。此外，由于該低觸發(fā)電壓硅控整流器的維持電壓太低，且低于該直流電源高電位端Vdd的正常電位，使得靜電排除后，該低觸發(fā)電壓硅控整流器不會(huì)關(guān)閉而呈現(xiàn)閉鎖狀態(tài)。因此，將現(xiàn)有技術(shù)的低觸發(fā)電壓硅控整流器作為靜電保護(hù)電路，雖然可在靜電產(chǎn)生時(shí)導(dǎo)通連接至低電壓端放電，將靜電電流放電，但其一旦導(dǎo)通卻又產(chǎn)生閉鎖現(xiàn)象，因此有必要作進(jìn)一步的改進(jìn)。

【發(fā)明內(nèi)容】

[0006]有鑒于前述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的是提供一種靜電保護(hù)電路，以提高硅控整流器于ESD產(chǎn)生時(shí)的導(dǎo)通效率，且可進(jìn)一步提高該硅控整流器的維持電壓，加強(qiáng)靜電保護(hù)電路的靜電保護(hù)效果。
[0007]為達(dá)成上述發(fā)明目的，本發(fā)明所采取的技術(shù)手段是令該靜電保護(hù)電路包含有一靜電檢測(cè)電路及一硅控整流器電路；其中該靜電檢測(cè)電路包含有:一第一電晶體，所述第一電晶體源極連接至一第一端點(diǎn)，閘極連接至一第一節(jié)點(diǎn)，汲極連接至一第二節(jié)點(diǎn)；一第二電晶體，所述第二電晶體汲極連接至該第二節(jié)點(diǎn)，閘極連接至該第一節(jié)點(diǎn)，源極連接至一第二端點(diǎn)；一第一電阻，所述第一電阻連接于該第一端點(diǎn)及該第一節(jié)點(diǎn)之間；一電容，所述電容連接于該第一節(jié)點(diǎn)與該第二端點(diǎn)之間；其中該硅控整流器電路包含有:一第三電晶體，所述第三電晶體射極連接至該第一端點(diǎn)，集極連接至該第二節(jié)點(diǎn)；一第四電晶體，所述第四電晶體射極連接至該第二端點(diǎn)，基極連接至該第二節(jié)點(diǎn)，集極連接至該第三電晶體的基極；其中該第一端點(diǎn)是連接至一直流電源的高電位端，而該第二端點(diǎn)是連接至該直流電源的低電位端。
[0008]當(dāng)ESD產(chǎn)生時(shí)，靜電由該直流電源的高電位端進(jìn)入該靜電保護(hù)電路，先通過(guò)該靜電檢測(cè)電路的第一電阻并將該電容充電，因該電容此時(shí)才開始充電，因此該第一節(jié)點(diǎn)仍為低電位，即是該第一節(jié)點(diǎn)的電壓還維持在該直流電源的正常電位，而該直流電源的高電位端的電壓受到ESD的影響，形成了高電位，因此該第一電晶體會(huì)導(dǎo)通，而使該第二節(jié)點(diǎn)接至該直流電源的高電位端，并進(jìn)一步使該第四電晶體導(dǎo)通，讓第三電晶體的基極接至該直流電源的低電位端，最終將該第三電晶體導(dǎo)通。此時(shí)該第三電晶體及該第四電晶體都導(dǎo)通，即是整個(gè)硅控整流器電路導(dǎo)通構(gòu)成一對(duì)低電位端的放電路徑，以排除ESD。而當(dāng)該電容充電完畢后，該第一節(jié)點(diǎn)的電位等同該直流電源的高電位端，此時(shí)該第一電晶體關(guān)閉，而該第二電晶體導(dǎo)通，使該第二節(jié)點(diǎn)接至該低電位端，讓流經(jīng)該硅控整流器電路的電流增加一條對(duì)該低電位端的放電路徑，因此減少了經(jīng)由該第四電晶體放電的電流，如此代表該直流電源的高電位端及低電位端之間必須有更大的壓差才能令流經(jīng)該第四電晶體的電流足夠使其繼續(xù)導(dǎo)通，若該直流電源的高電位端與低電位端的壓差不足以維持電壓時(shí)，即是流經(jīng)該第四電晶體的電流不足以使其繼續(xù)導(dǎo)通時(shí)，此時(shí)，該硅控整流器電路關(guān)閉。換句話說(shuō)，即是提高了該靜電保護(hù)電路的維持電壓。
[0009]優(yōu)選地，該硅控整流器電路進(jìn)一步包含有:一第二電阻，所述第二電阻連接于該第一端點(diǎn)及該第三電晶體的基極之間；及一第三電阻，所述第三電阻連接于該第二節(jié)點(diǎn)及該第二端點(diǎn)之間。
[0010]優(yōu)選地，靜電檢測(cè)電路的第一電晶體為一 PMOS電晶體，而該第二電晶體為一 NMOS電晶體；其中該硅控整流器電路的第三電晶體為一 PNP型雙極性電晶體，而該第四電晶體為一 NPN型雙極性電晶體。
[0011]為達(dá)成上述發(fā)明目的所采取的技術(shù)手段是令另一靜電保護(hù)電路包含有一靜電檢測(cè)電路及一硅控整流器；其中該靜電檢測(cè)電路包含有:一第一電晶體，所述第一電晶體源極連接至一第一端點(diǎn)，閘極連接至一第一節(jié)點(diǎn)，汲極連接至一第二節(jié)點(diǎn)；一第二電晶體，所述第二電晶體汲極連接至該第二節(jié)點(diǎn)，閘極連接至該第一節(jié)點(diǎn)，源極連接至一第二端點(diǎn)；一第一電阻，所述第一電阻連接于該第一端點(diǎn)及該第一節(jié)點(diǎn)之間；一電容，所述電容連接于該第一節(jié)點(diǎn)與該第二端點(diǎn)之間；其中該硅控整流器系包含有:一具有一第一導(dǎo)電型的半導(dǎo)體基板，所述具有一第一導(dǎo)電型的半導(dǎo)體基板包含有:一具有第二導(dǎo)電型的第一摻雜區(qū)域；一具有第一導(dǎo)電型的第二摻雜區(qū)域，所述第二摻雜區(qū)域位于該第一摻雜區(qū)域內(nèi)，并連接至該第一端點(diǎn)；一具有第一導(dǎo)電型的第三摻雜區(qū)域，所述第三摻雜區(qū)域位于該第一摻雜區(qū)域內(nèi)；一具有第一導(dǎo)電型的第四摻雜區(qū)域，所述第四摻雜區(qū)域位于該第三摻雜區(qū)域內(nèi)，并連接至該第二節(jié)點(diǎn)；一具有第二導(dǎo)電型的第五摻雜區(qū)域，所述第五摻雜區(qū)域位于該第三摻雜區(qū)域內(nèi)，并連接至該第二端點(diǎn)。
[0012]優(yōu)選地，其中該第四摻雜區(qū)域與該第三摻雜區(qū)域的接觸面積大于該第五摻雜區(qū)域與該第三摻雜區(qū)域的接觸面積。
[0013]優(yōu)選地，該硅控整流器進(jìn)一步包含有:一具有第二導(dǎo)電型的第六摻雜區(qū)域，所述第六摻雜區(qū)域位于該第一摻雜區(qū)域內(nèi)，并包覆該第二摻雜區(qū)域；一具有第二導(dǎo)電型的第七摻雜區(qū)域，所述第七摻雜區(qū)域位于該第六摻雜區(qū)域內(nèi)，并連接至該靜電檢測(cè)電路的第一端點(diǎn)；一具有第一導(dǎo)電型的第八摻雜區(qū)域，所述第八摻雜區(qū)域位于該第三摻雜區(qū)域內(nèi)，并連接至該靜電檢測(cè)電路的第二端點(diǎn)。
[0014]優(yōu)選地，該硅控整流器進(jìn)一步包含