專利名稱：模塊式三次元芯片層疊構(gòu)裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是應(yīng)用于新世代的半導(dǎo)體構(gòu)裝技術(shù)，特別適合于存儲器芯片上的無線通訊與便攜型產(chǎn)品。且本發(fā)明的封裝結(jié)構(gòu)可沿用現(xiàn)有的芯片設(shè)備，并依實(shí)際需要來創(chuàng)造出一彈性的層疊構(gòu)裝方式。
上述的常見結(jié)構(gòu)技術(shù)雖可將密度提高，但受限于結(jié)構(gòu)設(shè)計(jì)的缺點(diǎn)，無法多層一直往上疊，若執(zhí)意層疊，則其封裝面積勢必?cái)U(kuò)大，其實(shí)際上并不可行。
為了達(dá)到上述目的，本發(fā)明提供了一種模塊式三次元芯片層疊構(gòu)裝，其中包括第一載板，在其載板上可設(shè)置第一芯片，并使第一芯片與該載板電氣連接，另設(shè)一第二載板，在其載板底面設(shè)置第二芯片，并使第二芯片與該載板作電氣連接，續(xù)以一可撓式電路板于第一載板與第二載板的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠接通為一基本結(jié)構(gòu)。
在第一載板底面設(shè)有錫球。
借第二載板頂面充當(dāng)一載板，并在其上設(shè)置一芯片與之連接。
借第二載板頂面充當(dāng)一載板，并在其上設(shè)置一芯片與之連接，另于其載板頂面設(shè)一第三載板，并在該載板上亦設(shè)置一第三芯片與之連接，再以一可撓式電路板于第二載板與第三載板的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠接通為一層疊式延伸結(jié)構(gòu)。
芯片與載板間的接合是倒裝片接合方式。
芯片與載板間的接合采用引線接合方式。
圖中符號說明1’第一芯片11’腳墊12’金屬線13’芯片接合膠 14’金屬凸塊2’第二芯片21’腳墊22’金屬線23’芯片接合膠3’載板4’錫球5’芯片封裝膠本發(fā)明附圖
標(biāo)號1第一載板11 第一芯片12 金屬凸塊13 填膠14 異方向性導(dǎo)電薄膜/膠15 錫球2第二載板21 第二芯片22 金屬凸塊23 填膠24 異方向性導(dǎo)電薄膜/膠3第一延伸結(jié)構(gòu)31 第三芯片32 金屬凸塊33 填膠34 異方向性導(dǎo)電薄膜/膠4第二延伸結(jié)構(gòu)40 第三載板41 第四芯片42 金屬凸塊43 填膠44 異方向性導(dǎo)電薄膜/膠5第一可撓式電路板6第二可撓式電路板7另一實(shí)拖例71 第一載板711 第一芯片 712 腳墊713 金屬線 714 封裝膠715 異方向性導(dǎo)電薄膜/膠 716 錫球72 第二載板721 第二芯片 722 腳墊723 金屬線 724 封裝膠725異方向性導(dǎo)電薄膜/膠73 第一延伸結(jié)構(gòu)731 第三芯片 732 腳墊733 金屬線 734 封裝膠735 異方向性導(dǎo)電薄膜/膠74 第二延伸結(jié)構(gòu)
740 第三載板741 第四芯片742 腳墊743 金屬線 744 封裝膠745 異方向性導(dǎo)電薄膜/膠75 第一可撓式電路板76 第二可撓式電路板參閱圖3(A)的本發(fā)明第一種方式的模塊式三次元芯片層疊構(gòu)裝，其中包括第一載板，在第一載板1底面設(shè)有錫球15，而在第一載板正面設(shè)置第一芯片并使第一芯片11與該載板作倒裝片接合的電氣連接；另設(shè)一第二載板2，在載板底面設(shè)置第二芯片21，并使第二芯片與該載板作倒裝片接合電氣連接，再以一第一可撓式電路板5于第一載板1與第二載板2的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠14，24(ACF，AnisotropicConductive Film/ACP，Anisotropic Conductive Paste)方法接通為一立體構(gòu)裝的基本結(jié)構(gòu)。
續(xù)請參照圖3(B)所示，上述的基本結(jié)構(gòu)可在第二載板2頂面再新增一第三芯片31成為第一延伸結(jié)構(gòu)3，其中借第二載板2頂面充當(dāng)一載板，并在其上設(shè)置一第三芯片31與之作倒裝片接合的電氣連接。
請參照圖3(C)所示，前述圖3(B)的第一延伸結(jié)構(gòu)3可再另設(shè)一第三載板40，并在該載板底側(cè)設(shè)一第四芯片41與之連接，之后以一第二可撓式電路板6于第二戴板2與第三載板40的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠方法34，44接通，組成一第二延伸結(jié)構(gòu)4。
另外，上述的第二延伸結(jié)構(gòu)4并不限定為二層基本結(jié)構(gòu)的組合，甚至可以在空間條件的充許下，任意多層來組合；當(dāng)然，上述的第一延伸結(jié)構(gòu)3除了可以結(jié)構(gòu)在基本結(jié)構(gòu)上之外亦可實(shí)施在第二延伸結(jié)構(gòu)4之上。
又如圖4(A)所示出的本發(fā)明的另一實(shí)施例7，其為本發(fā)明第二結(jié)構(gòu)的模塊式三次元芯片層疊構(gòu)裝，其中包括第一載板71，在第一載板71底面設(shè)有錫球716，而在第一載板71正面設(shè)置第一芯片711，并使第一芯片711與該載板作引線接合的電氣連接；另設(shè)一第二載板72，在其載板底面設(shè)置第二芯片721并使第二芯片721與該載板作引線接合電氣連接，再以一第一可撓式電路板75于第一載板71與第二載板72的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠715，7251方法接通為一立體構(gòu)裝的基本結(jié)構(gòu)。
續(xù)請參照圖4(B)所示，上述的基本結(jié)構(gòu)可在第二載板72頂面再新增一第三芯片731成為第一延伸結(jié)構(gòu)73，其中借第二載板72頂面充當(dāng)一載板，并在其上設(shè)置一第三芯片731與之作引線接合的電氣連接。
請參照圖4(C)所示，前述圖4(B)的第一延伸結(jié)構(gòu)73可再另設(shè)一第三載板740，并在該載板底側(cè)設(shè)一第四芯片741與之連接，之后以一第二可撓式電路板76于第二載板72與第三載板740的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠方法735，745接通，組成一第二延伸結(jié)構(gòu)74。
另外，上述的第二延伸結(jié)構(gòu)74并不限定為二層基本結(jié)構(gòu)的組合，甚至可以在空間條件的允許下，任意多層來組合；當(dāng)然，上述的第一延伸結(jié)構(gòu)73除了可以結(jié)構(gòu)在基本結(jié)構(gòu)上的外亦可實(shí)施在第二延伸結(jié)構(gòu)74之上。
綜上所述，當(dāng)知本發(fā)明的半導(dǎo)體封裝制造方法及其封裝件已具有產(chǎn)業(yè)利用性，新穎性與創(chuàng)造性，符合發(fā)明專利要求，但以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用來限定本發(fā)明實(shí)施的范圍，即凡依本發(fā)明所做的均等變化與修飾，皆為本發(fā)明專利范圍所涵蓋。
權(quán)利要求
1.一種模塊式三次元芯片層疊構(gòu)裝，其中包括第一載板，在其載板上可設(shè)置第一芯片，并使第一芯片與該載板電氣連接，另設(shè)一第二載板，在其載板底面設(shè)置第二芯片，并使第二芯片與該載板作電氣連接，續(xù)以一可撓式電路板于第一載板與第二載板的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠接通為一基本結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的模塊式三次元芯片層疊構(gòu)裝，其特征在于在第一載板底面設(shè)有錫球。
3.根據(jù)權(quán)利要求2所述的模塊式三次元芯片層疊構(gòu)裝，其特征在于借第二載板頂面充當(dāng)一載板，并在其上設(shè)置一芯片與之連接。
4.根據(jù)權(quán)利要求2所述的模塊式三次元芯片層疊構(gòu)裝，其特征在于借第二載板頂面充當(dāng)一載板，并在其上設(shè)置一芯片與之連接，另于其載板頂面設(shè)一第三載板，并在該載板上亦設(shè)置一第三芯片與之連接，再以一可撓式電路板于第二載板與第三載板的內(nèi)側(cè)以異方向性導(dǎo)電薄膜/膠接通為一層疊式延伸結(jié)構(gòu)。
5.根據(jù)權(quán)利要求3或4所述的模塊式三次元芯片層疊構(gòu)，其特征在于芯片與載板間的接合是倒裝片接合方式。
6.根據(jù)權(quán)利要求3或4所述的模塊式三次元芯片層疊構(gòu)，其特征在于芯片與載板間的接合采用引線接合方式。
全文摘要
本發(fā)明是一種模塊式三次元芯片層疊構(gòu)裝(3D Stacked IC Package)，主要是由一適當(dāng)?shù)男酒d板(可為有機(jī)基材，軟質(zhì)PI基材……)上以倒裝片方式(Flip Chip)或引線接合(Wire Bonding)方式來作芯片與載板的連接；另以一組相同的載板與接合的芯片設(shè)于原載板頂面，二載板間并由一可撓式電路板于第一載板與第二載板的內(nèi)側(cè)間以異方向性導(dǎo)電薄膜/膠接通為一立體構(gòu)裝的基本結(jié)構(gòu)。另可在該基本結(jié)構(gòu)最頂面載板上再設(shè)置一芯片與之接合為另一延伸結(jié)構(gòu)。又可在該基本結(jié)構(gòu)上另以最頂層為新增的底層，設(shè)置一個(gè)以上相用于基本結(jié)構(gòu)的又一延伸結(jié)構(gòu)。
文檔編號H01L25/065GK1471167SQ0212562
公開日2004年1月28日 申請日期2002年7月25日 優(yōu)先權(quán)日2002年7月25日
發(fā)明者謝文樂 申請人:華泰電子股份有限公司