專利名稱：減小尺寸的堆疊式芯片大小的組件型半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別是涉及堆疊式芯片大小的組件(CSP)型半導(dǎo)體器件。
現(xiàn)有技術(shù)的堆疊式芯片大小的組件型半導(dǎo)體器件(見日本專利申請JP-A-2000-307057)，是由在襯底上堆疊起來的多個半導(dǎo)體芯片構(gòu)成的。在這種情況下，上面的一個半導(dǎo)體芯片，比下面的一個半導(dǎo)體芯片小。這一點(diǎn)將在后面詳細(xì)解釋。
但是，在上述現(xiàn)有技術(shù)中，由于最大的半導(dǎo)體芯片是最下面的半導(dǎo)體芯片，所有半導(dǎo)體芯片與襯底之間的接線，都在最大的半導(dǎo)體芯片的外側(cè)，所以襯底必須比最大的半導(dǎo)體芯片大很多，這就會增加堆疊式半導(dǎo)體大小的組件的尺寸。
根據(jù)本發(fā)明，半導(dǎo)體器件包括襯底，直接或間接地位于襯底上的第一半導(dǎo)體芯片，和位于第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片；第二半導(dǎo)體芯片有比第一半導(dǎo)體芯片大的尺度。
如果第二半導(dǎo)體芯片是最大的，那么這個最大的半導(dǎo)體芯片就不是最下面的半導(dǎo)體芯片。因此，一些接線處于最大的半導(dǎo)體芯片的內(nèi)側(cè)，這就使襯底尺寸能夠接近最大的半導(dǎo)體芯片的尺寸。


從下面參考附圖，與現(xiàn)有技術(shù)相比較所做的描述中，可以更清楚地了解本發(fā)明，附圖中圖1是現(xiàn)有技術(shù)的堆疊式芯片大小的組件型半導(dǎo)體器件的斷面圖；圖2是根據(jù)本發(fā)明的堆疊式芯片大小的組件型半導(dǎo)體器件的第一實(shí)施例的斷面圖；圖3A，3B和3C是斷面圖，用來說明圖2的堆疊式芯片大小的組件型半導(dǎo)體器件制造方法；圖4是圖3B和3C的熱塑性粘結(jié)層的部分切開透視圖；圖5A和5B是斷面圖，用來說明本發(fā)明第一實(shí)施例與現(xiàn)有技術(shù)相比較的效果；圖6是圖2的堆疊式芯片大小的組件型半導(dǎo)體器件的改變形式的斷面圖；圖7是圖4的熱塑性粘結(jié)層的改變形式的部分切開透視圖；圖8是根據(jù)本發(fā)明的堆疊式芯片大小的組件型半導(dǎo)體器件的第二實(shí)施例的斷面圖；圖9A和9B是斷面圖，用來說明圖8的堆疊式芯片大小的組件型半導(dǎo)體器件制造方法；圖10是根據(jù)本發(fā)明的堆疊式芯片大小的組件型半導(dǎo)體器件的第三實(shí)施例的斷面圖；圖11A和11B是斷面圖，用來說明圖10的堆疊式芯片大小的組件型半導(dǎo)體器件制造方法。
在圖1中，參考號碼101指示由環(huán)氧玻璃鋼或類似材料制成的襯底。半導(dǎo)體芯片102，103和104按此順序被用粘結(jié)薄膜(未示)粘結(jié)在襯底101的正面。注意，半導(dǎo)體芯片102比半導(dǎo)體芯片103大，而半導(dǎo)體芯片103比半導(dǎo)體芯片104大。接線105，106和107被連接在半導(dǎo)體芯片102，103和104的電極焊盤(未示)與襯底101的導(dǎo)電焊盤(未示)之間。半導(dǎo)體芯片102，103和104連同接線105，106和107被用環(huán)氧樹脂層108密封。另一方面，焊球109被提供在襯底101的背面，并通過襯底101的內(nèi)在的連接(未示)，與它的導(dǎo)電焊盤連接。
但是，在圖1的堆疊式芯片大小的組件型半導(dǎo)體器件中，接線105在最大的半導(dǎo)體芯片102的外側(cè)，接線106的外側(cè)，因此，妨礙接線105，106和107接成最短的電路。這就是說，所有接線105，106和107都在最大的半導(dǎo)體芯片102的外側(cè)，所以，襯底101比最大的半導(dǎo)體芯片102大很多，這就會增加堆疊式芯片大小的組件的尺寸。
在表示根據(jù)本發(fā)明堆疊式芯片大小的組件型半導(dǎo)體器件的第一實(shí)施例的圖2中，參考號碼1指示由環(huán)氧玻璃鋼或類似材料制成的襯底。半導(dǎo)體芯片4，3和2按此順序被安裝在襯底1的正面。注意，半導(dǎo)體芯片2比半導(dǎo)體芯片3大，而半導(dǎo)體芯片3比半導(dǎo)體芯片4大。在此情況下，半導(dǎo)體芯片4是用粘結(jié)薄層(未示出)粘結(jié)至基片1上。另外，半導(dǎo)體芯片3被用熱塑性粘結(jié)層3a粘結(jié)至半導(dǎo)體芯片4，半導(dǎo)體芯片2被用熱塑性粘結(jié)層2a粘結(jié)至半導(dǎo)體芯片3。接線5，6和7連接在半導(dǎo)體芯片2，3和4的電極焊盤(未示)與襯底1的導(dǎo)電焊盤(未示)之間。與接線5，6和7相連的半導(dǎo)體芯片2，3和4被用環(huán)氧樹脂層8密封。另一方面，焊球9被提供在襯底1的背面，并通過在襯底1內(nèi)的內(nèi)部的連接線(未示出)，與它的導(dǎo)電焊盤連接。
在圖2的堆疊式芯片大小的組件型半導(dǎo)體器件中，因?yàn)橹挥薪泳€5是在最大的半導(dǎo)體芯片2的外側(cè)，即接線6和7幾乎不影響襯底1的尺寸，所以襯底1的尺寸很接近最大的半導(dǎo)體芯片2的尺寸，這就會減小堆疊式芯片大小的組件的體積。
下面，參考圖3A，3B，3C和4，解釋圖2的堆疊式芯片大小的組件型半導(dǎo)體器件制造方法。
首先，參考圖3A，半導(dǎo)體芯片4被用粘結(jié)薄膜(未示出)粘結(jié)在襯底1的正面。然后，接線7被連接在半導(dǎo)體芯片4的電極焊盤(未示出)和襯底1的導(dǎo)電焊盤(未示出)之間。
其次，參考圖3B，準(zhǔn)備好背面覆蓋以熱塑性粘結(jié)層3a的半導(dǎo)體芯片3。這種情況如圖4所示，熱塑性粘結(jié)層3a是由如下部分構(gòu)成的與半導(dǎo)體芯片4接觸的、大約100μm至200μm厚的中心底座部分301；用于防止半導(dǎo)體芯片3在導(dǎo)線粘接操作中變形的在大約100-400μm厚的邊緣加強(qiáng)部分302；和用于隔開接線7的、處于中心底座部分301與邊緣加強(qiáng)部分302之間的薄層部分303。然后，帶有熱塑性粘結(jié)層3a的半導(dǎo)體芯片3向下移動至半導(dǎo)體芯片4，使熱塑性粘結(jié)層3a的中心底座部分301與半導(dǎo)體芯片4接觸。然后，對熱塑性粘結(jié)層3a進(jìn)行加熱操作，使半導(dǎo)體芯片3粘接在半導(dǎo)體芯片4上。然后，接線6被連接在半導(dǎo)體芯片3的電極焊盤(未示出)和襯底1的導(dǎo)電焊盤(未示出)之間。
接下來，參考圖3C，準(zhǔn)備好背面覆蓋以熱塑性粘結(jié)層2a的半導(dǎo)體芯片2。這種情況如圖4所示，熱塑性粘結(jié)層2a的構(gòu)成是與半導(dǎo)體芯片4接觸的、大約100μm至200μm厚的中心底座部分201；用于防止半導(dǎo)體芯片2在導(dǎo)線粘接操作中變形的在大約100-400μm厚的邊緣加強(qiáng)部分202；和用于隔開接線6的、處于中心底座部分201與邊緣加強(qiáng)部分202之間的薄層203。然后，帶有熱塑性粘結(jié)層2a的半導(dǎo)體芯片2向下移動至半導(dǎo)體芯片3，使熱塑性粘結(jié)層2a的中心底座部分201與半導(dǎo)體芯片3接觸。然后，對熱塑性粘結(jié)層2a進(jìn)行加熱操作，使半導(dǎo)體芯片2安裝在半導(dǎo)體芯片3上。然后，接線5被連接在半導(dǎo)體芯片2的電極焊盤(未示出)和襯底1的導(dǎo)電焊盤(未示出)之間。
最后，與接線5，6和7相聯(lián)的半導(dǎo)體芯片2，3和4被用環(huán)氧樹脂層8密封(見圖2)，并且，在襯底1的背面提供焊球9(見圖2)，從而完成圖2的堆疊式芯片大小的組件型半導(dǎo)體器件。
在圖1的堆疊式芯片大小的組件型半導(dǎo)體器件中，接線105，106和107在最大的半導(dǎo)體芯片102(見圖5A)的外側(cè)。另一方面，在圖2的堆疊式芯片大小的組件型半導(dǎo)體器件中，接線5在最大的半導(dǎo)體芯片2的外側(cè)，而接線6和7在最大的半導(dǎo)體芯片2的內(nèi)側(cè)(見圖5B)。因此，襯底1的長度與襯底101相比，能縮短2·ΔL，這就會減小圖2的堆疊式芯片大小的組件型半導(dǎo)體器件的尺寸。另外，能減少由鋁制成的接線的總長度，降低制造成本。
還有，由于熱塑性粘結(jié)層3a(2a)的邊緣加強(qiáng)部分303(203)具有高的剛度，因此即使接線操作半導(dǎo)體芯片3或2施加了負(fù)荷，半導(dǎo)體芯片3或2也很難變形。
雖然熱塑性粘結(jié)層3a(2a)中提供有薄層部分303(203)，但薄層部分303(203)也可以除去，為圖2和圖4分別變形后的圖6和7中所表示的那樣。
在表示根據(jù)本發(fā)明的堆疊式芯片大小的組件型半導(dǎo)體器件的第二實(shí)施例的圖8中，半導(dǎo)體芯片3，4和2按此順序被安裝在襯底1的正面。在這種情況下，半導(dǎo)體芯片3被粘結(jié)薄層(未示出)粘結(jié)至襯底1。半導(dǎo)體芯片4被粘接薄層(未示出)粘結(jié)至半導(dǎo)體芯片3，半導(dǎo)體芯片2被熱塑性粘結(jié)層2a粘結(jié)至半導(dǎo)體芯片4。
即使在圖8的堆疊式芯片大小的組件型半導(dǎo)體器件中，由于只有接線5在最大的半導(dǎo)體芯片2的外側(cè)，也就是說，接線6和7幾乎不影響襯底1的尺寸，所以襯底1的尺寸很接近最大的半導(dǎo)體芯片2的尺寸，這就會減小堆疊式芯片大小的組件的尺寸。
下面，參考圖9A和9B，解釋圖8和堆疊式芯片大小的組件型半導(dǎo)體器件制造方法。
首先，參考圖9A，半導(dǎo)體芯片3和4被粘結(jié)薄層(未示出)粘結(jié)在襯底的正面。然后，接線6和7被連接在半導(dǎo)體芯片3和4的電極焊盤(未示)與襯底1的導(dǎo)電焊盤(未示)之間。
接下來，參考圖9B，準(zhǔn)備好背面覆蓋以如圖4中所示的熱塑性粘結(jié)層2a的半導(dǎo)體芯片2。然后，帶有熱塑性粘結(jié)層2a的半導(dǎo)體芯片2向下移動至半導(dǎo)體芯片4，使熱塑性粘結(jié)層2a的中心底座部分201與半導(dǎo)體芯片4接觸。然后，接線與被連接在半導(dǎo)體芯片2的電極焊盤(未示)與襯底1的導(dǎo)電焊盤(未示)之間。
最后，半導(dǎo)體芯片2，3和4連同接線5，6和7被環(huán)氧樹脂8(見圖8)，密封，并且，在襯底1的背面提供有焊球9(見圖8)，從而完成圖8的堆疊式芯片大小的組件型半導(dǎo)體器件。
即使在上述第二實(shí)施例中，雖然在熱塑性粘結(jié)層2a中提供有薄層部分203，但薄層部分203也可以除去。
在表示根據(jù)本發(fā)明的堆疊式芯片大小的組件型半導(dǎo)體器件的第三實(shí)施例的圖10中，半導(dǎo)體芯片4，2和3按此順序被安裝在襯底1的正面。在這種情況下，半導(dǎo)體芯片4被粘結(jié)薄層(未示出)粘結(jié)至襯底1。半導(dǎo)體芯片2被熱塑性粘結(jié)層2a粘結(jié)半導(dǎo)體芯片4，半導(dǎo)體芯片3被粘結(jié)薄膜(未示)粘結(jié)至半導(dǎo)體芯片2。
在圖10的堆疊式芯片大小的組件型半導(dǎo)體器件中，由于有接線5和6在最大的半導(dǎo)體芯片2的外側(cè)，也就是說，接線7幾乎不影響襯底1的尺寸，所以襯底1的尺寸很接近最大的半導(dǎo)體芯片2的尺寸，這就會減小堆疊式芯片大小的組件的體積。
下面，參考圖11A和11B，解釋圖10的堆疊式芯片大小的組件型半導(dǎo)體器件制造方法。
首先，參考圖11A，半導(dǎo)體芯片4被粘結(jié)薄膜粘結(jié)在襯底1的正面。然后，接線7被連接在半導(dǎo)體芯片4的電極焊盤(未示出)和襯底1的導(dǎo)電焊盤(未示出)之間。
其次，參考圖11B，準(zhǔn)備好背面覆蓋以如圖4中所示的熱塑性粘結(jié)層2a的半導(dǎo)體芯片2。然后，帶有熱塑性粘結(jié)層2a的半導(dǎo)體芯片2向下移動至半導(dǎo)體芯片4，使熱塑性粘結(jié)層2a的中心底座部分201與半導(dǎo)體芯片4接觸。然后，對熱塑性粘結(jié)層2a進(jìn)行加熱操作，使半導(dǎo)體芯片2粘結(jié)在半導(dǎo)體芯片4上。然后，半導(dǎo)體芯片3被粘結(jié)薄膜(未示出)粘結(jié)至半導(dǎo)體芯片2。然后，接線5和6被連接在半導(dǎo)體芯片2和3的電報焊盤(未示出)與襯底1的導(dǎo)電焊盤(未示)之間。
最后，與接線5，6和7相聯(lián)的半導(dǎo)體芯片2，3和4被環(huán)氧樹脂8(見圖10)密封，并且，在襯底1的背面提供有焊球9(見圖10)，從而完成圖10的堆疊式芯片大小的組件型半導(dǎo)體器件。
在上述第三實(shí)施例中，雖然在熱塑性粘結(jié)層2a中提供有薄層部分203，但薄層部分203也可以除去。
在上述實(shí)施例中，三個半導(dǎo)體芯片被堆疊在襯底上，但本發(fā)明能應(yīng)用于堆疊兩個，四個或更多個半導(dǎo)體芯片的堆疊式芯片大小的組件。
如上面所解釋的，根據(jù)本發(fā)明，由于最大的半導(dǎo)體芯片不是最下面的半導(dǎo)體芯片，所以，在最大的半導(dǎo)體芯片外側(cè)的接線總數(shù)被減少，致使襯底的尺寸能很接近最大的半導(dǎo)體芯片的尺寸，因此，減小了堆疊式芯片大小的組件尺寸。
權(quán)利要求
1.一種半導(dǎo)體器件，其中包括襯底(1)；直接或間接位于所述襯底上的第一半導(dǎo)體芯片(3或4)；和位于所述第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片(2)，第二半導(dǎo)體芯片有比所述第一半導(dǎo)體芯片的尺寸更大的尺寸。
2.如權(quán)利要求1所述的器件，其特征在于進(jìn)一步包括處于所述第一和第二半導(dǎo)體芯片之間的粘結(jié)層(2a)。
3.如權(quán)利要求2所述的器件，其特征在于進(jìn)一步包括連接在所述第一半導(dǎo)體芯片與所述襯底之間的連線(6或7)，所述粘結(jié)層有封隔所述接線的薄層部分(203)。
4.如權(quán)利要求2所述的器件，其特征在于進(jìn)一步包括連接在所述第一半導(dǎo)體芯片與所述襯底之間的連線(6或7)，所述粘結(jié)層有封隔所述接線的凹槽部分。
5.如權(quán)利要求1所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述第二半導(dǎo)體芯片邊緣的加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述第一半導(dǎo)體芯片。
6.如權(quán)利要求1所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述第二半導(dǎo)體芯片邊緣的加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述第一半導(dǎo)體芯片，所述加強(qiáng)部分的材料與所述粘結(jié)層的材料相同。
7.如權(quán)利要求6所述的器件，其特征在于所述加強(qiáng)部分比所述粘結(jié)層厚。
8.一種半導(dǎo)體，其中包括襯底(1)；和多個堆疊在所述襯底上的半導(dǎo)體芯片(2，3，4)，所述半導(dǎo)體芯片中的上面的一個芯片大于所述半導(dǎo)體芯片中的下面的一個芯片，所述下面的一個芯片是緊接于所述上面的一個芯片的位于下面的一個芯片。
9.如權(quán)利要求8所述的器件，其特征在于進(jìn)一步包括提供在所述半導(dǎo)體芯片中的所述上面的一個芯片背面的粘結(jié)層(2a)。
10.如權(quán)利要求9所述的器件，其特征在于進(jìn)一步包括連接在所述半導(dǎo)體芯片中的所述下面的一個芯片與所述襯底之間的接線(6或7)，所述粘結(jié)層具有封隔所述接線的薄層部分(203)。
11.如權(quán)利要求9所述的器件，其特征在于進(jìn)一步包括連接在所述半導(dǎo)體芯片中的所述下面的一個芯片與所述襯底之間的接線(6或7)，所述粘結(jié)層具有封隔所述接線的凹槽部分。
12.如權(quán)利要求8所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述半導(dǎo)體芯片中的所述上面的一個芯片邊緣的加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述半導(dǎo)體芯片中的所述下面的一個芯片。
13.如權(quán)利要求9所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述半導(dǎo)體芯片中的所述上面的一個芯片邊緣的加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述半導(dǎo)體芯片中的所述下面的一個芯片，所述加強(qiáng)部分的材料與所述粘結(jié)層的材料相同。
14.如權(quán)利要求13所述的器件，其特征在于所述加強(qiáng)部分比所述粘結(jié)層厚。
15.一種半導(dǎo)體器件，其中包括襯底(1)；和多個堆疊在所述襯底上的半導(dǎo)體芯片(2，3，4)，具有最大尺寸的所述半導(dǎo)體芯片的一個芯片不是所述半導(dǎo)體芯片中的最下面一個芯片。
16.如權(quán)利要求15所述的器件，其特征在于進(jìn)一步包括提供在所述半導(dǎo)體芯片中的所述一個芯片背面的粘結(jié)層(2a)。
17.如權(quán)利要求16所述的器件，其特征在于進(jìn)一步包括連接在緊接于所述半導(dǎo)體芯片中的所述一個芯片下面的所述半導(dǎo)體芯片中的另一個芯片與所述襯底之間的接線(6或7)，所述粘結(jié)層具有封隔所述接線的薄層部分(203)。
18.如權(quán)利要求16所述的器件，其特征在于進(jìn)一步包括連接在所述半導(dǎo)體芯片中的所述另一個芯片與所述襯底之間的接線(6或7)，所述粘結(jié)層具有封隔所述接線的凹槽部分。
19.如權(quán)利要求15所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述半導(dǎo)體芯片中的所述一個芯片邊緣的加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述半導(dǎo)體芯片中的所述另一個芯片。
20.如權(quán)利要求16所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述半導(dǎo)體芯片中的所述一個芯片邊緣的加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述半導(dǎo)體芯片中的所述另一個芯片，所述加強(qiáng)部分的材料與所述粘結(jié)層的材料相同。
21.如權(quán)利要求20所述的器件，其特征在于，所述加強(qiáng)部分比所述粘結(jié)層厚。
22.一種半導(dǎo)體器件包括襯底(1)，和堆疊在所述襯底上的n(n＝2，3，…)個半導(dǎo)體芯片(2，3，4)，其中，所述半導(dǎo)體芯片中的第i(i＝2，…，n)個芯片，大于緊接于所述第i個芯片下面的所述半導(dǎo)體芯片中的第(i-1)個芯片。
23.如權(quán)利要求22所述的器件，其特征在于進(jìn)一步包括處于所述第i個半導(dǎo)體芯片與所述第i-1個半導(dǎo)體芯片之間的一個粘接層(2a)。
24.如權(quán)利要求23所述的器件，其特征在于進(jìn)一步包括連接在所述第i-1個半導(dǎo)體芯片與所述襯底之間的接線(6或7)，所述粘結(jié)層具有封隔所述接線的薄層部分(203)。
25.如權(quán)利要求23所述的器件，其特征在于進(jìn)一步包括連接在所述第i-1個半導(dǎo)體芯片與所述襯底之間的接線(6或7)，所述粘結(jié)層具有封隔所述接線的凹槽部分。
26.如權(quán)利要求22所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述第i個半導(dǎo)體芯片邊緣的一個加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述第i-1個半導(dǎo)體芯片。
27.如權(quán)利要求22所述的器件，其特征在于進(jìn)一步包括粘結(jié)在所述第i個半導(dǎo)體芯片邊緣的一個加強(qiáng)部分(202)，所述加強(qiáng)部分沒有對著所述第i-1個半導(dǎo)體芯片，所述加強(qiáng)部分的材料與所述粘結(jié)層的材料相同。
28.如權(quán)利要求27所述的器件，其特征在于，所述加強(qiáng)部分比所述粘結(jié)層厚。
全文摘要
在一半導(dǎo)體裝置中，包括襯底(1)，直接或間接地處于襯底上的第一半導(dǎo)體芯片(3或4)和處于第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片(2)，其中第二半導(dǎo)體芯片的尺寸比第一半導(dǎo)體芯片大。
文檔編號H01L25/065GK1396657SQ02140589
公開日2003年2月12日 申請日期2002年7月10日 優(yōu)先權(quán)日2001年7月11日
發(fā)明者木村直人 申請人:日本電氣株式會社