一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)及其工藝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)及其工藝方法，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]近年來，隨著電子產(chǎn)品對功率密度不斷的追求，無論是D1de(二級管)還是Transistor (三極管)的封裝，尤其是Transistor中的MOS產(chǎn)品正朝著更大功率、更小尺寸、更快速、散熱更好的趨勢在發(fā)展。封裝的一次性制造方式也由單顆封裝技術(shù)慢慢朝向小區(qū)域甚至更大區(qū)域的高密度高難度低成本一次性封裝技術(shù)沖刺與挑戰(zhàn)。
[0003]因此，也對MOS產(chǎn)品的封裝在寄生的電阻、電容、電感等的各種電性能、封裝的結(jié)構(gòu)、封裝的熱消散性能力、封裝的信賴性方面以及高難度一次性封裝技術(shù)方面有了更多的要求。
[0004]傳統(tǒng)的D1de(二級管)以及Transistor(三極管)或是MOS產(chǎn)品的封裝一般依據(jù)產(chǎn)品特性、功率的不同以及成本的考慮因素，利用了金線、銀合金線、銅線、鋁線以及鋁帶的焊線方式作為芯片與內(nèi)引腳的主要的互聯(lián)技術(shù)，從而實現(xiàn)電氣連接。然而焊線的技術(shù)方式對產(chǎn)品的性能存在了以下幾個方面的限制與缺陷:
一、封裝與制造方面的限制與缺陷:
1)、焊接能力(BondabiIity)方面:常常會因為金屬絲材料、金屬引腳材料的變化以及設(shè)備與工具的參數(shù)片變化、性能與精度的變化以及保養(yǎng)與校正管理而造成的第一焊點以及第二焊點結(jié)合面的虛焊、脫落、斷點、頸部裂縫、塌線以及短路等種種的困擾，導(dǎo)致了封裝良率無法提升、成本無法下降、可靠性的不穩(wěn)定；
2)、一次性高密度封裝技術(shù)方面:傳統(tǒng)的互聯(lián)方式幾乎都是在矩陣型金屬引線框上采用單顆芯片一顆一顆芯片重復(fù)進行裝片、金屬絲采高溫超聲一根線一根線的焊接方式。而這樣情況下無論是專業(yè)的裝片機、球焊打線機、鍵合鋁線/鋁帶機或是銅片搭接機等機器設(shè)備再高速的重復(fù)動作都無法提升生產(chǎn)效率、無法降低單位成本，也因為設(shè)備不斷的提升生產(chǎn)速度同樣的也提升了制造的不穩(wěn)定性。
[0005]二、封裝產(chǎn)品的特性能方面的限制與缺陷:
1)、熱消散方面:傳統(tǒng)的D1de(二級管)以及Transistor(三極管)或是MOS的封裝產(chǎn)品，一般都是由塑封料包覆、只留外部引腳暴露在塑封體之外，由于塑封料本身不是一種熱導(dǎo)的物質(zhì)，所以傳統(tǒng)的D1de(二級管)以及Transistor (三極管)或是MOS產(chǎn)品在工作時所產(chǎn)生的熱量很難通過塑封料消散出塑封料物質(zhì)的封裝體，只能依靠細細的金屬絲互聯(lián)在金屬引腳材料來幫助熱能的消散，但是這種熱消散的途徑對熱的消散能力是非常有限的，反而形成熱消散的阻力；
2)、電阻率(Resistivity)方面:大家都知道電阻率(resistivity)是用來表示各種物質(zhì)電阻特性的物理量。在溫度一定的情況下，有公式R=PVs其中的P就是電阻率，I為材料的長度，s為面積。可以看出，材料的電阻大小正比于材料的長度，而反比于其面積。由上式可知電阻率的定義:P=Rs/l。傳統(tǒng)的D1de (二級管)以及Transistor(三極管)或是MOS的封裝產(chǎn)品，采用焊線形成互聯(lián)，由此可清楚的知道用來執(zhí)行電源或是信號的金屬絲會因為，導(dǎo)體材料的長度與截面積的變化而影響到電阻率的大小以及接觸電阻的損耗，尤其是應(yīng)用在功率方面的廣品影響更是明顯。
[0006]為解決上述問題，業(yè)界對傳統(tǒng)的D1de (二級管)以及Transistor(三極管)或是MOS的封裝產(chǎn)品進行了改進，用金屬帶、金屬夾板代替焊線，來降低封裝電阻、電感與期望改善熱消散的能力。
[0007]如圖1所示，為一種現(xiàn)有的MOS堆疊封裝結(jié)構(gòu)，此結(jié)構(gòu)中引線框11包含管芯焊盤和引腳，在引線框11的管芯焊盤上植入第一芯片12。第一芯片12的源極通過第一金屬夾板14電耦合至引腳，第一芯片12的柵極通過第一金屬焊線16電耦合至引腳。然后在第一金屬夾板14上植入第二芯片13，第二芯片13的源極通過第二金屬夾板15電耦合至引腳，第二芯片13的柵極通過第二金屬焊線17電耦合至引腳。再進行包封、切割、測試等后續(xù)工序。此MOS封裝結(jié)構(gòu)用金屬夾板取代了傳統(tǒng)MOS封裝中的焊線，降低了部分封裝電阻，但是還是存在以下缺陷:
1.)此MOS封裝結(jié)構(gòu)中芯片的漏極、源極和柵極與引線框形成互聯(lián)分別要用到不同的設(shè)備，制程復(fù)雜，設(shè)備的購置成本較高。
[0008]2.)此MOS封裝結(jié)構(gòu)在把金屬夾板和金屬焊線耦合至芯片和引腳上時，只能一顆顆芯片進行，無法整條一體成型，制造效率較低。
[0009]3.)此MOS封裝的內(nèi)外引腳不是一體形成，而是通過焊料焊接而成，所以內(nèi)外引腳結(jié)合處(即金屬夾板、金屬帶與引線框接觸處)仍存在較高的接觸電阻。
[0010]4.)使用金屬夾板耦合于芯片和金屬引腳上時，因其芯片板圖不同或是芯片面積不同時，金屬夾板以及金屬夾板的沖切與搬運模具和機構(gòu)，就必須要重新設(shè)計、重新制造，而這些變更往往會造成購置金錢的浪費、重新架構(gòu)時間成本的浪費、商機成本的浪費以及人員配置的浪費。
[0011]5.)使用金屬夾板耦合于芯片和金屬引腳上時，因其金屬夾板非常小在生產(chǎn)沖切、搬運以及在焊接過程中，常常發(fā)生金屬夾板運輸時掉落、焊接時傾倒以及焊接不良，倒致良率與可靠性的受損。

【發(fā)明內(nèi)容】

[0012]本發(fā)明所要解決的技術(shù)問題是針對上述現(xiàn)有技術(shù)提供一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)及其工藝方法，其工藝簡單，生產(chǎn)成本較低。
[0013]本發(fā)明的另一目的在于提供一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)及其工藝方法，其整條產(chǎn)品可一體成型，生產(chǎn)效率高。
[0014]本發(fā)明的又一目的在于提供一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)及其工藝方法，其制造出的一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)具有較低的封裝電阻和封裝電感。
[0015]本發(fā)明的再一目的在于提供一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)及其工藝方法，其制造出的一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)具有較好的散熱性。
[0016]本發(fā)明解決上述問題所采用的技術(shù)方案為:一種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)，它包括第一引線框、第二引線框、第三引線框、第一芯片和第二芯片，所述第二引線框和第三引線框呈Z形，所述Z形的第二引線框包括第一上水平段、第一中間連接段和第一下水平段，所述Z形的第三引線框包括第二上水平段、第二中間連接段和第二下水平段，所述第一芯片夾設(shè)在第一引線框與第一上水平段之間，所述第一芯的正面和背面分別通過錫膏與第一上水平段和第一引線框電性連接，所述第二芯片夾設(shè)在第一上水平段與第二上水平段之間，所述第二芯片的正面和背面分別通過錫膏與第二上水平段和第一上水平段電性連接，所述第一引線框、第二引線框和第三引線框外包封有塑封料，所述第一引線框下表面、第一下水平段下表面和第二下水平段下表面齊平，所述第一引線框下表面、第一下水平段下表面、第二下水平段下表面以及第二上水平段上表面均暴露在塑封料之外所述第一引線框、第二引線框和第三引線框均為整體框架。
[0017]—種框架外露多芯片正裝堆疊夾芯封裝結(jié)構(gòu)的工藝方法，所述方法包括如下步驟:
步驟一、提供第一引線框；
步驟二、在第一引線框基島區(qū)域通過網(wǎng)板印刷的方式涂覆錫膏；
步驟三、在步驟二中第一引線框基島區(qū)域涂覆的錫膏上植入第一芯片；
步驟四、提供第二引線框，所述第二引線框為Z形，所述Z形的第二引線框包括第一上水平段、第一中間連接段和第一下水平段；
步驟五、在第二引線框的第一上水平段的下表面通過網(wǎng)板印刷的方式涂覆錫膏；步驟六、將第二引線框的第一上水平段壓合在第一引線框上表面的第一芯片上，壓合后第一引線框和第二引線框形成整體框架，第一引線框下表面與第二引線框第一下水平段下表面齊平；
步驟七、將步驟六形成的整體框架上下表面用壓板壓住，進行回流焊；
步驟八、完成回流焊后，在第二引線框的第一上水平段的上表面通過網(wǎng)板印刷的方式涂覆錫膏；
步驟九、在步驟八中第二引線框的第一上水平段上表面涂覆的錫膏上植入第二芯片