專利名稱：介電層的沉積方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種沉積介電層的方法，特別是涉及一種采用隔離層(barrierlayer)來沉積介電層(dielectric layer)的方法，其可防止下部電極的氧化和擴(kuò)散。
背景技術(shù)：
具有高介電常數(shù)的介電層常作為緩沖層(buffer layer)用于形成存儲(chǔ)設(shè)備內(nèi)的大砷化鎵基片、電容器和門絕緣層(gate insulating layer)。尤其是，介電層主要應(yīng)用于存儲(chǔ)器內(nèi)的電容器中，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。此處，既然存儲(chǔ)器已經(jīng)變得高度集成化，因而需要具有高容量的電容器以便于在受限區(qū)域內(nèi)形成半導(dǎo)體器件。
電容器由相互面對(duì)的導(dǎo)體和夾在其中的介電層形成以獲得預(yù)定水平的電容。電容器的電容與介電層的有效面積和介電常數(shù)成正比并且與介電層的厚度成反比。因此，當(dāng)電容器使用具有高介電常數(shù)的材料形成同時(shí)減小電容器的厚度并增加有效面積時(shí)，電容增加。為了增加存儲(chǔ)設(shè)備(例如DRAM)中的電容器的有效面積，通過形成在垂直方向具有減小的寬度和增加的高度的下部電極(lower electrode)來增加沉積在下部電極上的介電層的有效面積。
圖1是透射式電子顯微鏡(TEM)照片，說明了通過將鈦酸鍶(STO；SrTiO3)介電層沉積在硅(Si)基片(substrate)上形成的多層結(jié)構(gòu)。在如圖1所示的將STO介電層沉積在Si基片上的情況下，Si基片容易被在氧化物層沉積方法中導(dǎo)入的氧氣氧化，因而會(huì)在Si基片上形成二氧化硅(SiO2)介電層。此外，無定形的SiO2使得最初的STO介電層的晶格排列無序。另外，Si基片的一部分會(huì)在隨后的加熱過程中擴(kuò)散到STO介電層中因而破壞結(jié)晶的STO介電層。參見圖1，在其中由STO介電層形成的電容器和由SiO2形成的電容器順次連接的結(jié)構(gòu)中形成了一個(gè)電容器，其中SiO2介電層和STO介電層順次排列在Si基片上。因此，電容器的電容減小并且電容器的導(dǎo)電性能惡化。
為了解決以上問題，開發(fā)了在Si基片上形成金屬電極，例如銣(Ru)或氮化鈦(TiN)后，再沉積介電層的方法。圖2說明了在Si基片上沉積TiN和Ru金屬電極后再沉積STO介電層的情況下，氧氣與金屬的含量比(O2/(Ti+Al+Ru+N))和各種金屬的活性之間的關(guān)系。
參見圖2，在沉積介電層的氧化氣氛中Ru的活性高，因此Ru易于轉(zhuǎn)化為氧化銣(RuO2)，因而高溫的加熱過程不能在Ru上完成。此外，位于Si和Ru之間的TiN會(huì)按照化學(xué)式1轉(zhuǎn)化為二氧化鈦(TiO2)，而且TiN的活性突然降低。因此，TiN易于被破壞因而很難用TiN制造在垂直方向具有小于7Onm厚度的電容器。

還有，在存儲(chǔ)設(shè)備例如DRAM中形成的電容器存儲(chǔ)了少量的電荷，因而即使是微弱的漏電流(leakage current)由此也會(huì)產(chǎn)生信息丟失。因此，需要一種沉積介電層并防止這樣的漏電流的方法。

發(fā)明內(nèi)容
為了解決上述和相關(guān)的問題，本發(fā)明目的是提供一種沉積具有高介電常數(shù)和低漏電流的介電層的方法，以防止在硅層和介電層之間產(chǎn)生低介電層。
為了實(shí)現(xiàn)本發(fā)明目的，提供了一種在基片上沉積介電層的方法，其中氧化隔離層插入基片和介電層之間以及介電層之間的界面中。
此處，氧化隔離層是由選自第III、IV、V族金屬氧化物層的一層金屬氧化物層形成，特別地，金屬氧化物層選自氧化鋁(Al2O3)、氧化鉭(TaO)、氧化鈦(TiO2)、氧化鉿(HfO2)和氧化鋯(ZrO2)。
優(yōu)選的是，氧化隔離層的金屬擴(kuò)散入介電層，通過沉積介電層和實(shí)施加熱過程來使金屬終止，在低于700℃的溫度下實(shí)施該加熱過程。
優(yōu)選的是，通過化學(xué)氣相沉積(CVD)方法沉積介電層，通過原子層沉積(ALD)方法或CVD方法沉積氧化隔離層。
介電層由選自鈦酸鍶(STO)、鈦酸鋇(BTO)、鈦酸鋇鍶(BST)、鈦酸鉛鑭(PLT)、鋯鉭鉛(PLZ)和鍶鉍鉭鐵礦(SBT)中的一種組成。
本發(fā)明中，氧化隔離層沉積在基片和介電層之間以及介電層之間因而通過防止硅基片的氧化來防止低介電層(例如SiO2)的產(chǎn)生，并獲得具有高介電常數(shù)和低漏電流的多層結(jié)構(gòu)。


通過參考所附附圖詳細(xì)描述其優(yōu)選的具體實(shí)施方案，本發(fā)明的上述目的和優(yōu)點(diǎn)將會(huì)變得更加明顯，其中圖1是透射式電子顯微鏡(TEM)照片，說明了通過將鈦酸鍶(STO；SrTiO3)沉積在硅(Si)基片上形成的多層結(jié)構(gòu)；圖2是說明在使用傳統(tǒng)的金屬互連來沉積介電層的情況下各種材料的活性的曲線圖；圖3A到3D是說明根據(jù)本發(fā)明用于沉積介電層的方法的剖面圖；圖4A是說明在本發(fā)明沉積介電層的方法使用前的STO/氧化鉿(HfO2)/STO多層結(jié)構(gòu)的TEM照片；圖4B是說明由圖4A的多層結(jié)構(gòu)通過700℃的加熱過程轉(zhuǎn)化而得的多層薄膜的TEM照片；圖5是說明帶有電容器的DRAM結(jié)構(gòu)的剖面圖，其中介電層通過本發(fā)明沉積介電層的方法沉積在該電容器上；圖6A是說明圖5中A部分的放大剖面圖；圖6B是說明圖5中B部分的放大剖面圖；圖7是說明漏電流隨著按照本發(fā)明沉積介電層的方法沉積的氧化鋁(AlO)/STO多層結(jié)構(gòu)中的電壓變化而變化的曲線圖；和圖8是說明電容隨著按照本發(fā)明沉積介電層的方法沉積AlO/STO多層結(jié)構(gòu)中的AlO的厚度變化而變化的曲線圖。
具體實(shí)施例方式
現(xiàn)在，將參考所附附圖更全面描述本發(fā)明沉積介電層的方法，所附附圖示出本發(fā)明優(yōu)選的具體實(shí)施方案。
圖3A到3D是說明本發(fā)明沉積介電層的方法的剖面過程圖。如圖3A所示，氧化隔離層10沉積在基片11上。其后，如圖3B所示，第一層介電層13沉積在氧化隔離層10上并且氧化隔離層10沉積在第一層介電層上。如圖3C所示，第二層介電層15沉積在氧化隔離層10上并且氧化隔離層10以同樣的方式沉積。如圖3D所示，第三層介電層17沉積在氧化隔離層10上以完成具有三重介電層的多層結(jié)構(gòu)。
本發(fā)明沉積介電層的方法通過在基片和介電層之間以及在介電層之間插入氧化隔離層來防止氧化。此處，第一層至第三層介電層13、15和17可以由相同或不同的材料構(gòu)成。盡管本發(fā)明形成三層介電層，也可以形成更多層的介電層。
氧化隔離層10由介電層形成，例如比用作基片11的材料更易于氧化的第III、IV和V族金屬電極或其氧化物。金屬電極或其氧化物的例子包括鋁(Al)、鉭(Ta)、鈦(Ti)、鉿(Hf)和鋯(Zr)或者氧化鋁(Al2O3)、氧化鉭(TaO)、氧化鈦(TiO2)、氧化鉿(HfO2)和氧化鋯(ZrO2)。此處，氧化隔離層10的厚度為幾十至幾百，并且氧化隔離層10的厚度優(yōu)選按照設(shè)備結(jié)構(gòu)來調(diào)整。氧化隔離層10通過原子層沉積(ALD)方法沉積。ALD方法是使用原子層的化學(xué)吸附和解吸附作用的薄膜沉積技術(shù)。此處，各種反應(yīng)材料相隔離并放入脈沖型腔室(chamber)中以使反應(yīng)材料通過其飽和表面反應(yīng)的化學(xué)吸附和解吸附作用而沉積在基片上。
第一至第三層介電層13、15和17由具有高介電常數(shù)K的介電材料形成，例如，鈦酸鍶(STO；SrTiO3)、鈦酸鉛鑭(PLT)、鈦酸鋇(BTO)、鈦酸鋇鍶(BST)、鋯鉭鉛(PLZ)和鍶鉍鉭鐵礦(SBT)。
通過ALD方法或化學(xué)氣相沉積(CVD)方法沉積介電層13、15和17。此處，CVD方法是一種注射入反應(yīng)器中的蒸汽在基片上通過能量(例如熱或等離子體)發(fā)生化學(xué)反應(yīng)以形成薄層的技術(shù)。CVD方法可以得到具有高純度并且在較低溫度下無缺陷的結(jié)晶層或無定形層。此外，CVD方法可以形成不同種類的薄層并且易于調(diào)整化學(xué)計(jì)量(stoichoiometric)組成。
本發(fā)明沉積介電層的方法進(jìn)一步包括形成多層結(jié)構(gòu)之后在高溫氧化氣氛下的加熱過程，其中通過將氧化隔離層10插入基底11上的介電層的界面中而沉積介電層。如果連續(xù)進(jìn)行加熱過程，氧化隔離層10的金屬原子擴(kuò)散入第一至第三介電層13、15和17中，擴(kuò)散的金屬原子冷卻并結(jié)晶從而可以改變第一至第三介電層13、15和17的晶格常數(shù)。若氧化隔離層10的金屬原子的離子半徑小，則第一至第三介電層13、15和17的晶格常數(shù)減小。在相反的情況下，介電層13、15和17的晶格常數(shù)增大。若實(shí)施本發(fā)明沉積介電層的方法則STO介電層的晶格常數(shù)a是0.3905nm。然而，如果加熱過程之后Hf原子發(fā)生擴(kuò)散，STO介電層的晶格常數(shù)a增加至0.3923nm。
圖4A是說明按照本發(fā)明沉積介電層的方法而沉積的STO/HfO2/STO多層結(jié)構(gòu)的TEM照片。圖4B是由圖4A的多層結(jié)構(gòu)通過加熱過程轉(zhuǎn)化而得到的多層結(jié)構(gòu)的TEM照片。
參照?qǐng)D4A，將HfO2層插入STO層間。若進(jìn)行加熱過程，則HfO2層擴(kuò)散入介電層并且終止。此處，通過加熱過程STO介電層間的距離從0.3905nm變?yōu)?.3923nm。在一層(例如砷化鎵(GaAs))沉積在STO層上的情況下，改變的結(jié)晶層由于晶格常數(shù)不一致而減輕壓力。此處，可以用氧化隔離層插入STO介電層上并沉積GaAs層的結(jié)構(gòu)來制造光學(xué)記錄介質(zhì)(optical recordingmedium)。
圖5是說明具有兩個(gè)電容器30的DRAM結(jié)構(gòu)的示意圖，該電容器具有按照本發(fā)明沉積介電層的方法沉積的介電層40。
參照?qǐng)D5，DRAM具有兩個(gè)晶體管54和兩個(gè)電容器30。每個(gè)晶體管54由源電極S、漏極(drain electrode)D和門電極(gate electrode)57組成，其中字線(word lines)59以條型排列在門電極57上，在門電極57之間形成比特線(bitlines)58。
更具體地，源電極S和漏極D在基片31的表面上形成預(yù)定的深度，門電極57設(shè)置在源電極S和漏極D之間。在門電極57和基片31之間，多層作為絕緣層的介電層53和55與多層氧化隔離層51交替堆疊。導(dǎo)電插件(plugs)35位于絕緣層33中并接觸源電極S，柱形的下部電極37位于導(dǎo)電插件35上。多層介電層40沉積在下部電極(lower electrodes)37上，上部電極(upper electrodes)39沉積在多層介電層40上。
圖6A是說明圖5中A部分的放大剖面圖，說明了電容器30的多層結(jié)構(gòu)40。氧化隔離層41沉積在下部電極37上并且第一介電層43、氧化隔離層41和第二介電層45順序沉積而形成多層介電層40。上部電極39沉積在多層介電層40上而制成電容器。
圖6B是說明圖5中B部分的放大剖面圖，說明了晶體管54的結(jié)構(gòu)。字線59位于源電極S和漏極D之間，在字線59下方形成門電極57。氧化隔離層51、第一介電層53、氧化隔離層51和第二介電層55順序沉積在門電極57和基片31之間以形成多層結(jié)構(gòu)50。
具有由氧化隔離層51和介電層53與55交替形成的多層介電層的電容器降低了漏電流并增大了電容。
圖7是說明當(dāng)按照本發(fā)明沉積介電層的方法沉積氧化隔離層AlO和介電層STO時(shí)漏電流隨著電壓變化而變化的曲線圖。
參照?qǐng)D7，如果STO介電層的厚度保持恒定在22.5nm，則氧化隔離層AlO的厚度各不相同，分別為1、2、3和4nm，電壓為-4到3V，漏電流小于10-7A/cm2，即基準(zhǔn)漏電流。隨著氧化隔離層AlO的電壓變化，漏電流幾乎和漏電流最小值相同，因此認(rèn)為漏電流顯著減小。
圖8是說明當(dāng)按照本發(fā)明沉積介電層的方法沉積氧化隔離層AlO和介電層STO時(shí)，電容隨著AlO的改變而變化的曲線圖。
參照?qǐng)D8，X-軸表示AlO厚度的變化，Y-軸表示電容的變化，將其換算成SiO2的厚度。當(dāng)將SiO2的厚度確定為20作為基準(zhǔn)電容(referencecapacitance)的厚度時(shí)，在AlO的厚度小于2nm的情況下，多層結(jié)構(gòu)的換算厚度小于基準(zhǔn)電容的厚度。結(jié)果，電容變得比基準(zhǔn)電容大，因?yàn)槿绶匠?所示，電容C與厚度d成反比。
C＝ε(s/d) ……………(1)式(1)中，ε表示介電常數(shù)，s表示電容器的面積。
采用本發(fā)明沉積介電層的方法而沉積的多層結(jié)構(gòu)導(dǎo)致獲得低漏電流和高電容。因而，本發(fā)明的多層結(jié)構(gòu)可以用于各種不同的電子設(shè)備和光學(xué)設(shè)備，例如要求高性能的存儲(chǔ)設(shè)備和光學(xué)記錄介質(zhì)。
雖然已經(jīng)參考其優(yōu)選的具體實(shí)施方案對(duì)本發(fā)明進(jìn)行了特別的說明和描述，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不背離所附權(quán)利要求定義的本發(fā)明精神和范圍的情形下，可以對(duì)本發(fā)明作出形式和細(xì)節(jié)上的各種改變。
本發(fā)明沉積介電層的方法的優(yōu)點(diǎn)在于通過控制介電層的晶格常數(shù)而獲得具有低漏電流和高電容的電容器和門絕緣層并且通過控制晶體之間的表面距離而制造基片，例如大規(guī)模GaAs。
權(quán)利要求
1.一種在基片上沉積介電層的方法，其中將氧化隔離層插入基片和介電層之間以及介電層之間的界面中。
2.權(quán)利要求1的方法，其中氧化隔離層由選自第III、IV、V族金屬氧化物層的一層金屬氧化物形成。
3.權(quán)利要求2的方法，其中金屬氧化物層選自氧化鋁(Al2O3)、氧化鉭(TaO)、氧化鈦(TiO2)、氧化鉿(HfO2)和氧化鋯(ZrO2)。
4.權(quán)利要求1的方法，其中氧化隔離層的金屬擴(kuò)散入介電層中并且通過沉積介電層和實(shí)施加熱過程而使金屬終止。
5.權(quán)利要求2的方法，其中氧化隔離層的金屬擴(kuò)散入介電層并且通過沉積介電層和實(shí)施加熱過程而使金屬終止。
6.權(quán)利要求3的方法，其中氧化隔離層的金屬擴(kuò)散入介電層并且通過沉積介電層和實(shí)施加熱過程而使金屬終止。
7.權(quán)利要求4的方法，其中在低于700℃的溫度下實(shí)施加熱過程。
8.權(quán)利要求5的方法，其中在低于700℃的溫度下實(shí)施加熱過程。
9.權(quán)利要求6的方法，其中在低于700℃的溫度下實(shí)施加熱過程。
10.權(quán)利要求1的方法，其中通過化學(xué)氣相沉積(CVD)方法沉積介電層。
11.權(quán)利要求1的方法，其中通過原子層沉積(ALD)方法或CVD方法沉積氧化隔離層。
12.權(quán)利要求1的方法，其中介電層由選自鈦酸鍶(STO)、鈦酸鋇(BTO)、鈦酸鋇鍶(BST)、鈦酸鉛鑭(PLT)、鋯鉭鉛(PLZ)和鍶鉍鉭鐵礦(SBT)的一種而形成。
全文摘要
提供了一種在基片上沉積介電層的方法。將用來防止下部電極的氧化和擴(kuò)散的氧化隔離層插入基片和介電層之間以及介電層之間的界面中。由此，獲得具有低漏電流和高電容的電容器。此外，通過調(diào)整晶格常數(shù)來控制介電常數(shù)，以便在大規(guī)?；闲纬删哂懈呓殡姵?shù)的多層結(jié)構(gòu)。
文檔編號(hào)H01L21/316GK1469439SQ0215044
公開日2004年1月21日 申請(qǐng)日期2002年11月12日 優(yōu)先權(quán)日2002年7月20日
發(fā)明者李正賢, 閔約賽, 曹永真 申請(qǐng)人:三星電子株式會(huì)社