專利名稱：芯片封裝結構的制作方法
技術領域：
本實用新型涉及一種芯片封裝結構，且特別是涉及一種具有微細線路的薄層基板的芯片封裝結構。
背景技術：
覆晶接合技術(Flip Chip Interconnect Technology)主要是利用面數組(area array)的排列方式，將多個芯片墊(die pad)配置于芯片(die)之主動表面(active surface)，并在各個芯片墊上形成凸塊(bump)，且在將芯片翻面(flip)之后，利用芯片之芯片墊上的凸塊分別電性(electrically)及機械性(mechanically)連接至基板(substrate)或印刷電路板(PCB)之表面所對應的凸塊墊(bump pad)。此外，覆晶接合技術亦可在預先形成凸塊于基板或印刷電路板之表面的凸塊墊，接著再利用芯片之主動表面上的芯片墊分別電性及機械性連接至其所對應的凸塊。值得注意的是，由于覆晶接合技術可應用于高接腳數(High Pin Count)之芯片封裝結構，并具有縮小封裝面積及縮短訊號傳輸路徑等多項優(yōu)點，所以覆晶接合技術目前已經被廣泛地應用在芯片封裝領域，目前常見應用覆晶接合技術之芯片封裝結構包括覆晶球格數組(Flip ChipBall Grid Array，FC/BGA)及覆晶針格數組(Flip Chip Pin Grid Array，FC/PGA)等型態(tài)之芯片封裝結構。
請參考

圖1，其繪示現有之一種覆晶球格數組型(FC/BGA)之芯片封裝結構的剖面示意圖。芯片封裝結構100主要包括基板(substrate)110、芯片130、多個凸塊140及多個焊球150。其中，基板110具有一頂面112及對應之一底面114，且基板110還具有多個凸塊墊116a及多個焊球墊(ball pad)116b。此外，芯片130具有一主動表面(active surface)132及對應之一背面(或非主動表面)134，其中芯片130之主動表面112泛指芯片130之具有有源組件(activecomponent)(未繪示)的一面，并且芯片130更具有多個芯片墊136，其配置于芯片130之主動表面132，用以作為芯片130之訊號輸出入的媒介，其中這些凸塊墊116a之位置分別對應于這些芯片墊136之位置。另外，這些凸塊140則分別電性及機械性連接這些芯片墊136之一至其所對應之這些凸塊墊116a之一。并且，這些焊球150則分別配置于這些焊球墊116b上，用以電性及機械性連接至外界之電子裝置。
請同樣參考圖1，底膠(underfill)160可填充于基板110之頂面112及芯片130之主動表面132所圍成的空間，用以保護凸塊墊116a、芯片墊136及凸塊140所裸露出之部分，并同時緩沖基板110與芯片130之間在受熱時所產生的熱應變(themal strain)之不匹配(mismatch)的現象。因此，芯片130之芯片墊136將可經由凸塊140而電性及機械性連接至基板110之凸塊墊116a，再經由基板110之內部線路而向下繞線(routing)至基板110之底面114的焊球墊116b，最后經由焊球墊116b上之焊球150而電性及機械性連接至外界之電子裝置。
在提高芯片之運算速度及降低芯片之制造成本的考量之下，芯片之面積及芯片墊之間的間隙兩者必然逐漸地縮小，意即芯片墊之密度將相對逐漸地升高。因此，當具有高密度芯片墊之芯片采用覆晶(FC)型態(tài)，并同時搭配球格數組(BGA)或針格數組(PGA)等型態(tài)來進行封裝時，由于芯片之相鄰的芯片墊的間距都非常微小，此時必須采用具有高密度凸塊墊及微細線路之基板，才能將芯片以覆晶接合的方式配置于基板之頂面，并經由基板之內部線路的重新繞線，而將芯片之芯片墊延伸分布到基板之底面，再經由位于基板之底面的焊球(ball)或針腳(pin)等接點，使得芯片最后能夠電連接至外界之電子裝置。
如上所述，目前覆晶球格數組型(FC/BGA)或覆晶針格數組型(FC/PGA)之基板的常見材質包括有陶瓷(ceramic)及有機材料(organic material)等，目前又以有機材料作為介電層(dielectric layer)之材質的有機基板(organic substrate)較為常見。值得注意的是，由于有機基板受到介電層之熱膨脹(thermalexpansion)的嚴重影響，使得現今可大規(guī)模量產之有機基板的導線其線寬及線距僅能分別達到25微米及25微米，同時現今可大規(guī)模量產之未裁切前有機基板的面板尺寸也僅可到達610×610平方公厘。然而，隨著芯片之芯片墊的密度逐漸地升高，在大規(guī)模量產的考量之下，如何以低成本之基板封裝此種具有高密度芯片墊之芯片，此乃是目前芯片封裝產業(yè)亟待解決的重大課題之一。
實用新型概述有鑒于此，本實用新型的任務在于提供一種芯片封裝結構及其制造方法，可以提供高密度焊墊(凸塊墊)及微細線路的多層內聯機結構，并可有效降低芯片封裝結構之制作成本。
基于本實用新型的上述任務，本實用新型提出一種芯片封裝結構，至少包括一多層內聯機結構(multi-layer interconnection structure)、至少一芯片、一固定層、一隔絕底層(isolation base layer)及多個接點。首先，多層內聯機結構具有一頂面及對應之一底面，且多層內聯機結構更具有一內部線路(inner circuit)，而內部線路更具有多個接合墊，其位于多層內聯機結構之底面。此外，芯片是以覆晶接合或引線接合(Wire Bonding)的方式，配置于多層內聯機結構之頂面，并電連接于多層內聯機結構之內部線路。另外，固定層貼附于多層內聯機結構之頂面，且固定層具有至少一凹槽，其可容納并包圍芯片，而隔絕底層配置于多層內聯機結構之底面，并具有多個開口，其分別暴露出這些接合墊。最后，這些接點則分別配置于這些接合墊之一。
依照本實用新型的芯片封裝結構，其中上述之固定層包括一基板及一散熱片，而基板具有至少一槽孔，其與散熱片共同構成上述之凹槽。此外，上述之固定層亦可為一散熱片。
依照本實用新型的優(yōu)選實施例的芯片封裝結構，本實用新型乃是利用薄膜晶體管液晶顯示面板(TFT-LCD panel)或集成電路(IC)之制造方法技術及生產機臺，在以石英(quartz)或玻璃(glass)為材質之大面積及高平坦度的底板上，形成一具有高密度焊墊(凸塊墊)及微細線路之多層內聯機結構，接著再以覆晶接合或引線接合的方式，將芯片配置于多層內聯機結構之頂面，并配置一基板于多層內聯機結構之頂面來作為固定層(stiffener)，且在移除上述之底板以后，最后將接點配置于多層內聯機結構之底面，而完成本實用新型之芯片封裝制造方法。
為了讓本實用新型之上述目的、特征和優(yōu)點更能明顯易懂，下文特舉一優(yōu)選實施例，并配合所附圖示，作詳細說明如下圖式之簡單說明圖1繪示現有之一種覆晶球格數組型之芯片封裝結構的剖面示意圖。
圖2A～2K繪示本實用新型之優(yōu)選實施例之第一種芯片封裝制造方法的剖面流程圖。
圖3A～3D繪示本實用新型之優(yōu)選實施例之第二種芯片封裝制造方法其后半段制造方法的剖面流程圖。
圖4繪示依照本實用新型之優(yōu)選實施例之第三種芯片封裝結構的剖面示意圖。
圖5繪示依照本實用新型之優(yōu)選實施例之第四種芯片封裝結構的剖面示意圖。
圖6繪示依照本實用新型之優(yōu)選實施例之第五種芯片封裝結構的剖面示意圖。
圖式之標示說明100芯片封裝結構 110基板112頂面 114底面116a凸塊墊 116b焊球墊130芯片 132主動表面134背面 136芯片墊140凸塊 150焊球160底膠200芯片封裝結構 202底板204隔絕底層 206多層內聯機結構206a頂面 206b底面208導線層208a凸塊墊208b接合墊 210介電層212導電插塞 214芯片214a主動表面 214b背面216芯片墊218凸塊220基板 222槽孔224絕緣芯層 226導線層228鍍通插塞 230黏著層232導電插塞 234封膠236散熱片238黏著層
240接點300芯片封裝結構 302底板304隔絕底層306多層內聯機結構306a頂面 306b底面308b接合墊 314芯片330黏著層 332導電插塞340接點342散熱片344凹槽346封膠400、500、600芯片封裝結構406、506、606多層內聯機結構414、5 14、614芯片組414a、414b、514a、514b、614a、614b芯片519導線優(yōu)選實施例請依序參考圖2A～2K，其繪示本實用新型之優(yōu)選實施例之第一種芯片封裝制造方法的剖面流程圖。首先如圖2A所示，提供一底板202，其材質例如石英或玻璃，并且底板202之表面必須具有較高等級的平坦度(co-planarity)。接著如圖2B所示，形成一隔絕底層204于底板202之上，并可選擇性地平坦化隔絕底層204之表面，使得隔絕底層之表面亦具有較高等級的平坦度，其中隔絕底層204之材質例如為聚合物(polymer)、聚酯(polyester)、聚醯乙胺(PolyImide，PI)、環(huán)氧樹脂(epoxy resin)、壓克力及苯(并)環(huán)丁烯(BenzoCycloButene，BCB)等，并可利用薄膜貼附(film attachment)或薄層涂布(coating)的方式，將隔絕底層204形成于底板202之上，其中隔絕底層204之特殊作用將詳述于下文。
接著如圖2C所示，形成一多層內聯機結構206于隔絕底層204之上。其中，多層內聯機結構206主要包括圖案化之多個導線層208、至少一介電層210及多個導電插塞212，且這些導線層208依序重迭于隔絕底層204之上，而介電層210則配置于兩相鄰之導線層208之間，且這些導電插塞212分別貫穿介電層210而電連接兩相鄰之導線層208，并且這些導線層208及這些導電插塞212構成一內部線路。另外，導線層208之材質例如為銅、鋁及該等合金，通常為鋁，而介電層210之材質例如為氮化硅(silicon nitride)及氧化硅(silicon oxide)等。
同樣如圖2C所示，由于本實用新型乃是利用液晶顯示面板之制造方法技術，來形成此一多層內聯機結構206于隔絕底層204之上，使得多層內聯機結構206之內部線路的線寬及線距其范圍均可在1～50微米的范圍之間，且特別是在1微米至數微米的范圍之間。因此，與現有之圖1所示之以有機材料為介電層材質的基板110相較之下，此處所制作出之多層內聯機結構206將可提供更高密度焊墊(凸塊墊)及更微細的線路。此外，在形成多層內聯機結構206于隔絕底層204之上時，更可配設無源組件(passivecomponent)(未繪示)于多層內聯機結構206之內部，并電連接于多層內聯機結構206之內部線路，或者是利用內部線路之特殊的繞線設計來形成電容及電感等無源組件。
接著如圖2D所示，以覆晶接合的方式，配置至少一芯片214于多層內聯機結構206之上，且芯片214電連接于多層內聯機結構206之內部線路。其中，多層內聯機結構206之內部線路(即導線層208)是在多層內聯機結構206之頂面206a形成多個凸塊墊208a。此外，芯片214則具有一主動表面214a及一背面214b，且芯片214更具有多個芯片墊216，其位于芯片214之主動表面214a。另外，更將多個凸塊218分別電性及機械性連接這些芯片墊216之一至其所對應之這些凸塊墊208a之一，故可以覆晶接合的方式將芯片214配置于多層內聯機結構206之上，并將芯片214電連接于多層內聯機結構206之內部線路。值得注意的是，除可利用覆晶接合的方式，將芯片214配置于多層內聯機結構206之上，并使芯片214電連接至多層內聯機結構206之內部線路以外，更可采用引線接合的方式，將芯片214配置于多層內聯機結構206之上，使得芯片214可經由圖5所示之導線(519)，而電連接至多層內聯機結構206之內部線路。
接著如圖2E所示，貼附一基板220于多層內聯機結構206之上，其中基板220作為一固定層(stiffener)，用以增加多層內聯機結構206之機械結構強度及電氣連結，而基板220可采用成本較為低廉之芯片載板(chip carriersubstrate)，例如由雙面板所制作而成之有機基板，且可內埋無源組件于此基板中。此外，基板220更具有至少一槽孔222，用以容納并側向包圍芯片214，其中槽孔222之形成方法例如為沖壓成孔(punch)。另外，在將基板220貼附于多層內聯機結構206的時候，可預先形成一黏著層(adhesive layer)230于多層內聯機結構206之頂面206a，之后再將基板220配置于黏著層230之上，使得基板220可經由黏著層230而貼附于多層內聯機結構206之上。
同樣如圖2E所示，基板220可以至少包括一絕緣芯層(core)224、兩圖案化之導線層226及多個鍍通插塞(Plated Through Hole，PTH)228，其中兩導線層226分別配置于絕緣芯層224之兩面，且這些鍍通插塞228分別貫穿絕緣芯層224而電連接兩導線層226，而兩導線層226及這些鍍通插塞228構成一基板線路。此外，黏著層230更具有多個導電插塞232，其位于黏著層230之內，且基板220之基板線路可經由這些導電插塞232，而電連接于多層內聯機結構206之內部線路，故可增加內部線路之繞線空間。另外，導電插塞232例如可藉由在黏著層230上形成開口，并分別將開口填入導電膠所形成。并且，基板220更可包括多個無源組件(未繪示)，其可配設于基板220之表面或內部。
接著如圖2F所示，可將封膠234填充于芯片214與多層內聯機結構206之間，同時亦將封膠234填充于芯片214與基板220之槽孔222之間，用以預防氣體殘留于上述之空間內，因而發(fā)生爆米花(poopcom)的現象。值得注意的是，位于芯片214與多層內聯機結構206之間的部分封膠224亦可在圖2D所示之制造方法步驟就已預先形成，其功能就如同現有之圖1所示之底膠160的功能。
接著如圖2G所示，在將基板220貼附于多層內聯機結構206之上以后，可選擇性地貼附一散熱片(heat sink)236于基板220及芯片214之上，使得基板220與散熱片236將共同構成一固定層，用以將芯片214于高速運作時所產生的熱能加以迅速地傳導至散熱片之表面，并經由流體(例如氣體或液體)而將熱能加以散逸(dissipate)至外界之大氣環(huán)境。此外，在貼附散熱片236于基板220及芯片214之上時，還包括預先形成一黏著層238于基板220及芯片214之上，所以散熱片236將可經由黏著層238而貼附于基板220及芯片214之上。另外，散熱片236之材質則例如為銅、鋁及該等之合金。
接著如圖2H所示，在選擇性地貼附散熱片236于基板220及芯片214之上以后，然后再移除底板202，因而暴露出隔絕底層204，如圖2I所示。又同樣如圖2H所示，移除底板202之第一種方法可經由底板202而將背光(back light)照射至隔絕底層204，用以降低隔絕底層204對于底板204之吸附能力，其中背光之種類例如為紫外光(Ultra-Violet，UV)及雷射光(laser)等。此外，移除底板202之第二種方法亦可經由底板202而將熱能(heat)傳導至隔絕底層204，用以降低隔絕底層204對于底板202之吸附能力。值得注意的是，隔絕底層204更可為一復合材料層(未繪示)，例如由一介電隔絕層、一光隔絕層及另一介電隔絕層所依序迭合而成，其中光隔絕層可遮蔽背光(例如紫外光或雷射光)，藉以預防具有高頻能量之背光穿透至隔絕底層204之上方，因而破壞隔絕底層204之上方的電路，包括破壞芯片214之內部電路及有源組件(均為繪示)等。此外，底板202亦可回收再循環(huán)利用，用以降低芯片封裝制造方法之成本。
接著如圖2J所示，形成多個開口204a于隔絕底層204上，且多層內聯機結構206之內部線路更具有多個接合墊208b，而這些開口204a則分別暴露出這些接合墊208b。其中可采用感光成孔(photo via)、電漿蝕孔(plasmaetching)及雷射燒孔(laser ablation)等方法來將這些開口204a形成于隔絕底層204上。
最后如圖2K所示，分別配置一接點240于這些接合墊208b之一，其中這些接點240例如為焊球及針腳等導電結構。值得注意的是，如圖2K所示，可在配置接點240于接合墊208b之后，再進行切單作業(yè)(singulation)，用以分割出單顆芯片封裝結構200。此外，如圖2J所示，亦可在配置接點240于接合墊208b之前，就進行切單作業(yè)，用以分割出單顆之芯片封裝結構200。
同樣如圖2K所示，當這些接點240為焊球，并以面數組的方式配置于多層內聯機結構206之底面206b時，此芯片封裝結構200之封裝型態(tài)可視為芯片埋設(埋晶)式球格數組之封裝型態(tài)。同樣地，當這些接點240為針腳，并以面數組的方式配置于多層內聯機結構206之底面206b時，此芯片封裝結構200之封裝型態(tài)則可視為芯片埋設(埋晶)式針格數組之封裝型態(tài)。
基于上述，本實用新型之優(yōu)選實施例的第一種芯片封裝制造方法主要是利用成本較低之有機基板來作為固定層，并可選擇性地貼附一散熱片于基板與芯片之上，以助于將芯片于高速運作時所產生的熱能加以迅速地散逸至外界之大氣環(huán)境，其中基板與散熱片亦可共同構成上述之固定層。此外，本實用新型之優(yōu)選實施例更提出第二種芯片封裝制造方法，其主要是利用一具有凹槽之散熱片來取代上述之基板及散熱片所構成之固定層。值得注意的是，由于第二種芯片封裝制造方法之前半段制造方法與第一種芯片封裝制造方法之前半段制造方法相同，故下文僅說明第二種芯片封裝制造方法之后半段制造方法。
請依序參考圖3A～3D，其繪示本實用新型之優(yōu)選實施例之第二種芯片封裝制造方法其后半段制造方法的剖面流程圖。首先如圖3A所示，在依序制作隔絕底層304及多層內聯機結構306于底板302之上，并以覆晶接合的方式將芯片314配置于多層內聯機結構306之頂面306a以后。同樣如圖3A所示，提供一散熱片342，其材質為散熱性之材料，例如銅、鋁及該等之合金，且散熱片342更具有至少一凹槽344，其凹陷于散熱片342之一面，故可將散熱片342之具有凹槽344的一面朝下，并將散熱片342貼附于多層內聯機結構306之頂面306a，所以散熱片342之凹槽344將可容納并罩覆芯片314。同樣地，可預先形成一黏著層330于多層內聯機結構306之頂面，使得散熱片342可經由此黏著層330，而貼附至多層內聯機結構306之頂面306a。此外，黏著層330更具有多個導電插塞332，其位于黏著層330之內。因此，當基板330之材質亦為導電材料時，基板330將可經由這些導電插塞332而電連接于多層內聯機結構306之內部線路，用以作為共享電源或接地。
同樣如圖3A所示，可將封膠346填充于芯片314與多層內聯機結構306之間，且將封膠346填充于芯片314與散熱片342之凹槽344之間，用以預防氣體殘留于上述之空間內，因而發(fā)生爆米花的現象。值得注意的是，位于芯片314與多層內聯機結構306之間的部分封膠324亦可在圖2D所示之制造方法步驟預先形成。
接著如圖3B所示，移除底板302以暴露出隔絕底層304。再如圖3A所示，移除底板302之方法可經由底板302而將背光照射至隔絕底層304，或將熱能傳遞至隔絕底層304，用以降低隔絕底層304對于底板304之吸附能力。此外，隔絕底層304亦可為一復合材料層(未繪示)，例如由一介電隔絕層、一光隔絕層及另一介電隔絕層所依序迭合而成，其中光隔絕層可遮蔽背光，藉以預防具有高頻能量之背光穿透至隔絕底層304之上方。值得注意的是，底板302亦可回收再循環(huán)利用，用以降低芯片封裝制造方法之成本。
接著如圖3C所示，形成多個開口304a于隔絕底層304上，且多層內聯機結構306之內部線路更具有多個接合墊308b，而這些開口304a則分別暴露出這些接合墊308b。其中可采用感光成孔、電漿蝕孔及雷射燒孔等方法來將這些開口304a形成于隔絕底層304上。
最后如圖3D所示，分別配置一接點340于這些接合墊308b之一，其中這些接點340例如為焊球及針腳等導電結構。值得注意的是，如圖3D所示，可在配置接點340于接合墊308b之后，再進行切單作業(yè)，用以分割出單顆芯片封裝結構300。此外，如圖3C所示，可在配置接點340于接合墊308b之前，即進行切單作業(yè)，用以分割出單顆芯片封裝結構300。因此，當這些接點340為焊球或針腳，并以面數組的方式配置于多層內聯機結構306之底面306b時，此芯片封裝結構300之封裝型態(tài)可視為芯片埋設(埋晶)式球格數組之封裝型態(tài)，或可視為芯片埋設(埋晶)式針格數組之封裝型態(tài)。
請同時參考圖3D、4，其中圖4繪示依照本實用新型之優(yōu)選實施例之第三種芯片封裝結構的剖面示意圖。如圖3D所示，除可經由本實用新型之芯片封裝制造方法來封裝單顆芯片314以外，如圖4所示，更可經由本實用新型之芯片封裝制造方法來封裝一芯片組414，其中芯片組414至少包括芯片414a及芯片414b，且芯片414a及芯片414b均以覆晶接合的方式，配置于多層內聯機結構406之上，并電連接至多層內聯機結構406的內部線路。因此，芯片組414之芯片414a及芯片414b將可經由多層內聯機結構406之內部線路而相互電連接，使得芯片封裝結構400亦可應用于多重芯片模塊(Multi-Chip Module，MCM)及系統單封裝(System In Package，SIP)。
請同時參考圖4、5，其中圖5繪示依照本實用新型之優(yōu)選實施例之第四種芯片封裝結構的剖面示意圖。如圖4所示，本實用新型之芯片封裝制造方法除可利用覆晶接合的方式，將芯片414a及芯片414b配置于多層內聯機結構406之上，并使芯片414a及芯片414b分別電連接至多層內聯機結構406之內部線路以外。此外，如圖5所示，更可采用引線接合的方式，將芯片514a及芯片514b配置于多層內聯機結構506之上，使得芯片514a及芯片514b可經由導線519，而電連接至多層內聯機結構506之內部線路。同樣地，芯片組514之芯片514a及芯片514b將可經由多層內聯機結構506之內部線路而相互電連接，使得芯片封裝結構500亦可應用于多重芯片模塊(MCM)及系統單封裝(SIP)。
請參考圖6，其繪示依照本實用新型之優(yōu)選實施例之第五種芯片封裝結構的剖面示意圖。芯片組614之芯片614a除可采用覆晶接合的方式，配置于多層內聯機結構606之上，并電連接至多層內聯機結構606的內部線路。此外，芯片組614之芯片614b更可采用引線接合的方式，配置于多層內聯機結構606之上，并電連接至多層內聯機結構606之內部線路。同樣地，芯片組514之芯片514a及芯片514b將可經由多層內聯機結構506之內部線路而相互電連接。
基于上述，本實用新型的優(yōu)選實施例的芯片封裝結構及其制造方法乃是利用液晶顯示面板或集成電路之制造方法技術及生產機臺，在以石英或玻璃為材質之大面積及高平坦度的底板上，形成一具有高密度焊墊(凸塊墊)及微細線路之多層內聯機結構，接著再以覆晶接合或引線接合的方式，將芯片配置于多層內聯機結構之頂面，并配置一基板或散熱片于多層內聯機結構之頂面來作為固定層，且在移除上述之底板以后，最后將接點配置于多層內聯機結構之底面，而完成本實用新型之芯片封裝制造方法。值得注意的是，由于本實用新型之芯片封裝結構可適用于封裝一由多個芯片所組成之芯片組，并可經由多層內聯機結構之內部線路來相互電連接這些芯片，所以芯片封裝結構將可應用于多重芯片模塊(MCM)及系統于單一封裝(SIP)。
綜上所述，本實用新型乃是將液晶顯示面板或集成電路之制造方法技術及生產機臺，加以整合應用到本實用新型之芯片封裝制造方法。值得注意的是，由于液晶顯示面板或集成電路之制造方法技術目前已經非常地成熟，所以在大規(guī)模量產的情況之下，本實用新型的芯片封裝制造方法將可在平面尺寸大于610×610平方公厘以上之底板上，同時形成一具有高密度焊墊(凸塊墊)及微細線路的多層內聯機結構，接著再以覆晶接合或引線接合的方式，將芯片配置于此內聯機層多層內聯機結構之上，如此將可使本實用新型之單顆芯片的封裝成本低于現有采用有機基板之單顆芯片的封裝成本。
此外，由于液晶顯示面板之制造方法技術所能制作出之導線的線寬及線距均可達到1微米，甚至小于1微米，所以在芯片之芯片墊的密度逐漸升高的情況之下，本實用新型之芯片封裝制造方法將可完全配合芯片之芯片墊的密度，而對應提供高密度焊墊(凸塊墊)及微細線路之多層內聯機結構，同時更易于控制多層內聯機結構之導線的單位電性阻抗，而這些特點均是現有采用有機基板之芯片封裝制造方法所無法輕易達成的。
另外，同樣由于液晶顯示面板之制造方法技術所能制作出之導線的線寬及線距均可達到1微米，甚至小于1微米，所以本實用新型之芯片封裝制造方法將可完全配合芯片之芯片墊的密度，而對應提供高密度焊墊(凸塊墊)及微細線路之多層內聯機結構，所以芯片之芯片墊的密度將可逐漸地提高，因而相對縮小單顆芯片之面積，使得同一片晶圓所能切割出之芯片的總數將可相對提高，故如此將有助于降低單顆芯片之制作成本，因而連帶降低芯片封裝結構之整體的制作成本。
本實用新型還提出一種芯片封裝制造方法。首先，提供一底板，并形成一隔絕底層于底板之上，再形成一多層內聯機結構于隔絕底層之上，其中此多層內聯機結構具有一內部線路，且內部線路更具有多個接合墊，其位于多層內聯機結構之底面。接著，以覆晶接合的方式，配置至少一芯片于多層內聯機結構之上，且芯片電連接于多層內聯機結構之內部線路。之后，貼附一基板于多層內聯機結構之上，并移除該底板，再形成多個開口于隔絕底層上，且這些開口分別暴露出這些接合墊。最后，將多個接點分別配置于這些接合墊之一。
雖然本實用新型已結合一優(yōu)選實施例揭露如上，然而其并非用以限定本實用新型，本領域的技術人員在不脫離本實用新型之精神和范圍內，可作出些許更動與潤飾，因此本實用新型的保護范圍應當視后附的權利要求的范圍所界定者為準。
權利要求1.一種芯片封裝結構，其特征在于，該結構至少包括一多層內聯機結構，具有一頂面及對應之一底面，且該多層內聯機結構更具有一內部線路，而該內部線路更具有多個接合墊，其位于該多層內聯機結構的該底面；至少一芯片，配置于該多層內聯機結構的該頂面，并電連接于該多層內聯機結構的該內部線路；一固定層，貼附于該多層內聯機結構的該頂面，且該固定層具有至少一凹槽，其可容納并包圍該芯片；以及一隔絕底層，配置于該多層內聯機結構的該底面，并具有多個開口，其分別暴露出該些接合墊。
2.如權利要求1所述的芯片封裝結構，其特征在于，該芯片是以覆晶接合的方式及引線接合的方式其中之一，配置于該多層內聯機結構的該頂面。
3.如權利要求1所述的芯片封裝結構，其特征在于，該固定層包括一基板及一散熱片，而該基板具有至少一槽孔，其與該散熱片共同構成該凹槽。
4.如權利要求3所述的芯片封裝結構，還包括一第一黏著層，其配置于該基板及該芯片之上，且該散熱片是經由該第一黏著層而貼附于該基板及該芯片之上。
5.如權利要求4所述的芯片封裝結構，其特征在于，還包括一第二黏著層，其配置介于該基板及該多層內聯機結構之間，其中該基板更具有一基板線路，且該第二黏著層更具有多個導電插塞，并且該基板的該基板線路經由該些導電插塞，而電連接于該多層內聯機結構的該內部線路。
6.如權利要求3所述的芯片封裝結構，其特征在于，該基板更具有一基板線路，其電連接于該多層內聯機結構的該內部線路。
7.如權利要求3所述的芯片封裝結構，其特征在于，該基板還具有一無源組件，其配設于該基板之內部及表面其中之一。
8.如權利要求1所述的芯片封裝結構，其特征在于，該固定層為一散熱片。
9.如權利要求1所述的芯片封裝結構，其特征在于，還包括多個接點，分別配置于其所對應的該些接合墊之一，其中該些接點為焊球及針腳其中之一。
10.如權利要求1所述的芯片封裝結構，其特征在于，還包括至少一無源組件，其配設于該多層內聯機結構之內部，且該無源組件電連接于該多層內聯機結構的該內部線路。
專利摘要一種芯片封裝結構及其制造方法，此芯片封裝制造方法是利用高精度細線路制造方法，如TFT－LCD或IC制造方法，用以增加布線密度及減短電氣連結長度，而達到高電氣效能之表現。首先，在大面積及高平坦度的底板上，形成一具有高密度焊墊及微細線路之多層內聯機結構，接著再以覆晶接合或引線接合的方式，將芯片配置于多層內聯機結構之頂面，并配置一基板或散熱片于多層內聯機結構之頂面來作為固定層并提供機械強度，在移除上述之底板以后，最后將接點配置于多層內聯機結構之底面。
文檔編號H01L23/00GK2591772SQ0229260
公開日2003年12月10日 申請日期2002年12月26日 優(yōu)先權日2002年12月26日
發(fā)明者何昆耀, 宮振越 申請人:威盛電子股份有限公司