專利名稱：形成接觸孔的方法
技術領域：
本發(fā)明有關一種半導體元件工藝技術(semiconductor-device-process-technology)，且特別有關一種在半導體元件工藝技術中制作接觸孔(contact/via)的方法。
背景技術：
隨著半導體元件的應用日趨廣泛，工藝技術也越來越精密及復雜化，為了能夠在有限的芯片表面上制作足夠的金屬內連線及增加電路的集成度，目前大多采用多層內連線的立體結構方式，以完成各個元件的連接，且在導電層之間以介電層來作為隔離各金屬內連線的介電材料，以避免元件之間產生非預期性的導通。在多重內連導線的工藝中，除了需制作各層導線圖案之外，更需藉助接觸孔(contact/via)，以作為元件接觸區(qū)與導線之間，或是多層導線之間聯系的通道。
當集成電路的密度增加，元件的設計法則(design rule)也越趨細密。近年來隨著工藝線寬的縮小，接觸孔的尺寸也越來越小，然而，為了提供內連線足夠低的阻值，一般都不會將接觸孔的深度變小，這樣一來，卻使得接觸孔的長徑比(aspect ratio)急速地增加。因此，如何形成覆蓋能力良好的接觸電極便成了工藝上的重要課題。
圖1a～1d顯示現有技術中制作接觸孔與阻擋金屬的部分工藝。圖1a顯示在一半導體襯底10上依序形成第一介電層12與第二介電層14。介電層的材料有很多種，在此一較佳實施例中，第二介電層14的材料為氮化硅；而第一介電層12的材料為氧化硅，其可用來避免內層介電層14的摻雜劑擴散到襯底10。
接著，請參照圖1b，以一光致抗蝕劑圖案18作為掩模，蝕刻第一介電層12與第二介電層14以形成一接觸孔16，請參照圖1c。在此處，以濕蝕刻的方式蝕刻第一介電層12與第二介電層14。由于濕蝕刻是一各向同性蝕刻，且第一介電層12與第二介電層14在濕蝕刻過程中蝕刻速率不同，所以不僅在所希望的垂直方向(vertical)進行，而且在橫向方向(1ateral)也同樣發(fā)生，此時在第一介電層12與第二介電層14的界面，極易有底切(undercut)現象產生，會在接觸孔16中產生一突出物30。
之后，濺鍍一層金屬阻擋層在接觸孔的側壁與底部。然而，如圖1d所示，接觸孔16內的突出物30卻使得金屬層20的濺鍍非常困難，特別是在凹陷處的階梯覆蓋(step coverage)程度最差。此種阻擋層覆蓋不足的現象將會導致接觸電阻上升，而且造成接觸電極的電性不穩(wěn)。為了使接觸孔的工藝技術臻于完善，實有必要針對上述問題謀求改善的途徑。

發(fā)明內容
有鑒于此，為了解決上述問題，本發(fā)明主要目的在于提供一種形成接觸孔的方法，運用濕蝕刻的特性形成一較佳的接觸孔開口(contact/via hole)結構，增加次層金屬層的覆蓋(coverage)能力，減少元件斷線或是阻抗的增加，且其免除現有技術易發(fā)生底切(undercut)及缺角(notch)等問題。
為實現上述目的，本發(fā)明所述的形成接觸孔的方法，其形成至少包括以下步驟提供一襯底，且該襯底已完成半導體元件的制作；于上述襯底上依序形成具有不同蝕刻速率的第一介電層與第二介電層；于上述第二介電層上形成具有與上述第二介電層不同蝕刻速率的第三介電層；在上述第三介電層上，形成一定義圖案的光致抗蝕劑層及以上述光致抗蝕劑層為掩模，以一蝕刻工序去除未被該光致抗蝕劑層所覆蓋的部分的第一介電層、第二介電層及第三介電層，直至裸露出該襯底，以形成一接觸孔開口。
本發(fā)明還關于另一形式的形成接觸孔的方法，其形成至少包括以下步驟提供一襯底，在上述襯底形成第一介電層；于上述第一介電層上形成未摻雜的第二介電層；于上述第二介電層上形成一具有摻雜的第三介電層；在上述第三介電層上，形成一圖案化的掩模層；以及以一蝕刻工序去除未被該掩模層所覆蓋的部分的第一介電層、第二介電層及第三介電層，直至裸露出該襯底，以形成一接觸孔開口。
本發(fā)明的特征在于增加一層第三介電層作為覆蓋層(cap layer)，藉由第一介電層、第二介電層及第三介電層其在上述的蝕刻工序中，各層蝕刻速率的不同，以得到一較佳的接觸孔開口(contact/via hole)結構，以增加次層金屬層的覆蓋(coverage)能力，減少元件斷線或是阻抗的增加。利用本發(fā)明所述的方法可形成如圖2a所示的兩側漸窄(taper)的接觸孔開口，也可以形成如圖2b圖所示的一底部(bottom)較窄的接觸孔開口。
本發(fā)明所形成的較佳接觸孔開口結構，是具有一兩側漸窄(taper)的接觸孔開口(contact/via hole)，其特征在于第一介電層底部開口距離d1小于第一介電層表面開口距離d2，而第一介電層表面開口距離d2小于第二介電層表面開口距離d3，且第二介電層表面開口距離d3小于第三介電層表面開口距離d4。
本發(fā)明的另一特征是本發(fā)明所述的具有不同蝕刻速率的第一介電層、第二介電層及第三介電層，在本發(fā)明所述的蝕刻工序中，第一介電層的蝕刻速率大于第二介電層的蝕刻速率，而第三介電層其蝕刻速率也大于第二介電層的蝕刻速率。


為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖，作詳細說明如下，圖中圖1a～1d為一系列剖面圖，用以說明現有制作接觸孔的流程；圖2a～2b為本發(fā)明優(yōu)選實施例可形成的接觸孔剖面圖；以及圖3a～3d為一系列剖面圖，用以說明本發(fā)明一優(yōu)選實施例制作接觸孔的流程。
附圖中的附圖標記說明如下10襯底； 12第一介電層；14第二介電層；16接觸孔；18光致抗蝕劑圖案層； 20金屬層；30突出物；100襯底；102第一介電層； 104第二介電層；106第三介電層； 108接觸孔；110光致抗蝕劑圖案層； 120金屬層；d1第一介電層底部開口距離；d2第一介電層表面開口距離；d3第二介電層表面開口距離；d4第三介電層表面開口距離。
具體實施例方式
以下將配合附圖詳細說明本發(fā)明的優(yōu)選實施例。
請參照圖3a，其顯示本實施例的起始步驟。本發(fā)明的方法適用于一襯底100，例如是一硅晶片或是液晶顯示器中具有晶體管一側的襯底，其上方可以形成任何所需的半導體元件，例如MOS晶體管、薄膜晶體管(例如非晶硅薄膜晶體管、低溫多晶硅薄膜晶體管及有機薄膜晶體管)、電阻、邏輯元件、或其它的有源或無源元件等，不過此處為了簡化附圖，僅以平整的基板表示。在本發(fā)明的敘述中，“襯底”一詞包括半導體晶片上已形成的元件與覆蓋在晶片上的各種涂膜。
首先，在襯底上覆蓋一層第一介電層102，厚度可為約1000～6000埃。此第一介電層可選自硅的氮化物、硅的氧化物、硅的氮氧化物、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、未摻雜的硅玻璃及其組合物所組成的組中，在此可為氧化硅層。此第一介電層的沉積方式可利用熱氧化法、化學氣相沉積法、旋涂玻璃法或是高密度等離子體法。
接下來，依序形成具有不同蝕刻速率的第二介電層104與第三介電層106于第一介電層102上，第二介電層104與第三介電層106可選自硅的氮化物、硅的氧化物、硅的氮氧化物、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、未摻雜的硅玻璃及其組合物所組成的組中。形成的方法可為化學氣相沉積法、旋涂玻璃法或是高密度等離子體法。由以下敘述可知，為了形成具有兩側漸窄的結構，本發(fā)明需要使第三介電層(上層)106的蝕刻速率大于第二介電層(下層)104，且第三介電層106與第二介電層104的性質最好差不多。因此，第三介電層106的優(yōu)選材料可為摻雜的氮化物(doped nitride)，且第二介電層104的優(yōu)選材料可為未摻雜的氮化物(undoped nitride)。同樣也可以是第二介電層104為四乙氧基硅烷(TEOS)氧化層，第三介電層106為硼磷-四乙氧基硅烷(BP-TEOS)氧化層。上述第二介電層的厚度可介于200至1500埃之間，而上述第三介電層的厚度可介100至1500埃之間。
接著，請參照圖3b，形成一光致抗蝕劑圖案層110于第三介電層上，以此光致抗蝕劑圖案層110為掩模，以一蝕刻工序去除未被該光致抗蝕劑層110所覆蓋的部分的第一介電層102、第二介電層104及第三介電層106，直至裸露出該襯底100，以形成一接觸孔開口108，請參照圖3c。此處，上述蝕刻工序，對于各層介電層分別具有不同的濕式蝕刻速率，且對第一介電層102的蝕刻速率要大于對第二介電層104的蝕刻速率、對于第三介電層106的蝕刻速率要大于第二介電層104的蝕刻速率，才可形成具有一兩側漸窄(taper)的接觸孔開口108，其結構具有第一介電層底部開口距離d1小于第一介電層表面開口距離d2，而第一介電層表面開口距離d2小于第二介電層表面開口距離d3，且第二介電層表面開口距離d3小于第三介電層表面開口距離d4。
在接觸孔(contact/via)的蝕刻中，一般使用干式蝕刻或是濕式蝕刻來進行。但是在具有多層結構的接觸孔蝕刻中(尤其是具有氧化硅介電層的結構)，若是單以干蝕刻來進行，則很容易發(fā)生光致抗蝕劑燃燒(burning)的現象；但是若單以濕蝕刻來進行，線寬的控制較不精密，且由于各層蝕刻速率不同，蝕刻條件不易控制，容易產生如底切(undercut)等結構缺陷發(fā)生。
為解決上述現象發(fā)生，本發(fā)明接連使用一干蝕刻及一濕蝕刻做為蝕刻工序。首先利用干蝕刻對介電層進行蝕刻，在蝕刻的過程中，此干蝕刻可以蝕刻至第一介電層中(未露出基板)，或是蝕刻至露出基板。干蝕刻目的在于進行一各向異性蝕刻以露出一缺口，以利于控制后續(xù)的濕蝕刻對不同蝕刻速率的各層來進行蝕刻，達到易于控制接觸孔開口108輪廓的目的。所使用的干蝕刻工序，可包括利用反應離子蝕刻(reactive ion etch，RIE)的干蝕刻法，所使用的蝕刻氣體可為含氟碳的氣體，如四氟化碳(CF4)、三氟甲烷(CHF3)、六氟乙烷(C2F6)、八氟環(huán)丁烷(C4F8)及二氟甲烷(CH2F2)，亦可使用六氟化硫(SF6)當作氟的來源氣體。所使用的濕蝕刻工序，可以是浸沒于適當的化學溶液中，或是將化學溶液噴灑至其上。對于摻雜或未摻雜的硅氮化物，可以使用經加熱的磷酸(phosphoric acid)來進行蝕刻，熱磷酸對于摻雜或未摻雜的硅氮化物的蝕刻速率有所不同，一般而言熱磷酸對于未摻雜的硅氮化物的蝕刻速率較摻雜的硅氮化物的蝕刻速率來的慢。對于硅氧化物的蝕刻，可以使用氫氟酸(hydrofluoric acid)或是BOE緩沖溶液(氫氟酸與氟化氨(ammonium flouide)的混合溶液)。上述蝕刻工序對于如第三介電層與第二介電層的蝕刻速率比約在100比1至2比1之間。
此蝕刻步驟可進行到第一介電層102下的襯底100，也就是以該襯底作為蝕刻停止層。上述接觸孔開口108可露出一下層內連線或是露出一元件接觸區(qū)。最后，去除做為蝕刻的光致抗蝕劑圖案層110，請參照圖3d，形成一具有兩側漸窄(taper)接觸孔開口108。如此一來，后續(xù)沉積的金屬層120將有更好的階梯覆蓋率。
綜上所述，本發(fā)明提出一種形成接觸孔的方法以改善后續(xù)沉積的膜層的階梯覆蓋率。藉由本發(fā)明的方法可以增加次層金屬層的覆蓋(coverage)能力，有效避免現有技術中因為階梯覆蓋不良所導致的元件斷線或是阻抗增加的問題，并確保元件具有高可靠度的接觸。
雖然本發(fā)明已以優(yōu)選實施例公開如上，但是其并非用以限定本發(fā)明，在不脫離本發(fā)明的精神和范圍內，本領域技術人員可作些許的更動與潤飾，因此本發(fā)明的保護范圍應以所附權利要求所確定的為準。
權利要求
1.一種形成接觸孔的方法，至少包括下列步驟提供一襯底，在上述襯底上依序形成具有不同蝕刻速率的第一介電層與第二介電層；于上述第二介電層上形成具有與上述第二介電層不同蝕刻速率的第三介電層；于上述第三介電層上形成一圖案化的掩模層；以及以一蝕刻工序去除未被該掩模層所覆蓋的部分的第一介電層、第二介電層及第三介電層，直至裸露出該襯底，以形成一接觸孔開口。
2.如權利要求1的方法，其中上述襯底是一液晶顯示器中具有晶體管一側的襯底。
3.如權利要求1的方法，其中上述襯底是一半導體元件襯底。
4.如權利要求1的方法，其中上述蝕刻工序以上述襯底作為蝕刻停止層。
5.如權利要求1的方法，其中上述接觸孔開口露出一下層內連線。
6.如權利要求1的方法，其中上述接觸孔開口露出一元件接觸區(qū)。
7.如權利要求1的方法，其中上述第一介電層、第二介電層及第三介電層分別選自硅的氮化物、硅的氧化物、硅的氮氧化物、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、未摻雜的硅玻璃及其組合物所組成的組中，且在上述蝕刻工序中第一介電層其蝕刻速率大于第二介電層的蝕刻速率、第三介電層其蝕刻速率大于第二介電層的蝕刻速率。
8.如權利要求7的方法，其中在上述蝕刻工序對第三介電層與第二介電層的蝕刻速率比約在100比1至2比1之間。
9.如權利要求1的方法，其中上述蝕刻工序包括干蝕刻及濕蝕刻，以接連的順序完成。
10.如權利要求1的方法，其中上述第一介電層的厚度介于1000至6000埃之間。
11.如權利要求1的方法，其中上述第二介電層的厚度介于200至1500埃之間。
12.一種形成接觸孔的方法，至少包括下列步驟提供一襯底，在上述襯底上形成第一介電層；于上述第一介電層上形成未摻雜的第二介電層；于上述第二介電層上形成一具有摻雜的第三介電層；在上述第三介電層上，形成一圖案化的掩模層；以及以一蝕刻工序去除未被該掩模層所覆蓋的部分的第一介電層、第二介電層及第三介電層，直至裸露出該襯底，以形成一接觸孔開口。
13.如權利要求12的方法，其中上述襯底是一液晶顯示器中具有晶體管一側的襯底。
14.如權利要求12的方法，其中上述襯底是一半導體元件襯底。
15.如權利要求12的方法，其中上述蝕刻工序以上述襯底作為蝕刻停止層。
16.如權利要求12的方法，其中第一介電層為氧化硅化合物。
17.如權利要求12的方法，其中第二介電層為未摻雜的氮化硅化合物。
18.如權利要求12的方法，其中第三介電層為摻雜的氮化硅化合物。
19.如權利要求12的方法，其中上述接觸孔開口露出一下層內連線。
20.如權利要求12的方法，其中上述接觸孔開口露出一元件接觸區(qū)。
21.如權利要求12的方法，其中在上述蝕刻工序對第三介電層與第二介電層的蝕刻速率比約在100比1至2比1之間。
22.如權利要求12的方法，其中上述蝕刻工序包括干蝕刻及濕蝕刻，以接連的順序完成。
23.如權利要求12的方法，其中上述第一介電層的厚度介于1000至6000埃之間。
24.如權利要求12的方法，其中上述第二介電層的厚度介于200至1500埃之間。
全文摘要
本發(fā)明公開了一種接觸孔的制造方法。首先提供一襯底，在上述襯底上依序形成具有不同蝕刻速率的第一介電層、第二介電層及第三介電層。接著，在上述第三介電層上，形成一圖案化的掩模層。以一蝕刻工序去除未被該掩模層所覆蓋的部分的第一介電層、第二介電層及第三介電層，直至裸露出該襯底，以形成一接觸孔開口。本發(fā)明的目的在于提供一個較佳的接觸孔開口結構，增加次層金屬層的覆蓋能力，以減少元件斷線或是阻抗的增加。
文檔編號H01L21/02GK1525533SQ0310632
公開日2004年9月1日 申請日期2003年2月24日 優(yōu)先權日2003年2月24日
發(fā)明者廖子毅, 許建宙 申請人:友達光電股份有限公司