專利名稱：低阻抗去耦裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低阻抗去耦裝置，尤其涉及一種實(shí)施為線裝置并能夠在高頻LSI(大規(guī)模集成電路)中去耦電磁噪聲的低阻抗去耦裝置。
若浪涌阻抗(即LSI中從開關(guān)器件看來的電源分配線在高頻區(qū)域中的阻抗)較高，則LSI中由開關(guān)器件產(chǎn)生的高頻電磁波與信號(hào)線產(chǎn)生干涉，使信號(hào)線上的信號(hào)電壓失真。為抑制這種干涉，在電源分配線中插入電源去耦電路比較有效。
用于半導(dǎo)體電路的傳統(tǒng)去耦裝置，如專利公開JP-A-10-270643“Semiconductor die having an on-die decoupling capacitance”中的情況，其尺寸小于該半導(dǎo)體電路的工作頻率所對(duì)應(yīng)的波長。因此，通常要為電源分配線增加去耦裝置，該裝置作為低阻抗裝置，包含電容器，具有集總參數(shù)電容。
需要注意的是，LSI中電源分配線下面的絕緣膜通常是場氧化膜(元件隔離氧化膜)，其厚度在500到1000nm(5000到10000埃)之間。
如

圖13A所示，當(dāng)把電容器21作為去耦裝置連接到電源分配線20上時(shí)，必須考慮連接線22的串聯(lián)電感。即，連接線22的電感降低了電容器21的去耦性能。
可以考慮把電容器分散為多個(gè)小電容的電容器，并把它們分散布置在LSI、封裝和PCB中。這有效降低了電容器21的連接線22的電感，抑制了電容器21去耦性能的降低。
但是，即使電容器21被分成很多小電容的電容器，連接線22的電感也不能忽略。例如，若電容器21位于分配線20相鄰的地方，其間沒有間隙，如圖13B所示，分配線20與電容器21所有部分的平均距離是電容器21寬度的一半，因此，由于這半寬度的距離降低了電容器21的去耦性能。
另外，由于在電容器21的電容和電感的串聯(lián)諧振頻率之上時(shí)，電容器的電感是主要部分，因此，較高的頻率降低了電容器21的阻抗特性。
簡而言之，即使電容器被分成很多小電容量的電容并分散布置，由于電容器本身在幾百M(fèi)Hz以上的頻率范圍內(nèi)都呈現(xiàn)出電感特性，所以，在高頻范圍內(nèi)電容器不能作為電容性的去耦裝置。
在當(dāng)今數(shù)字電路具有更高的工作頻率，如數(shù)量級(jí)高達(dá)GHz的情況下，去耦電路在幾百M(fèi)Hz范圍以上時(shí)要求電容器具有更低的阻抗。
綜上所述，通常作為傳統(tǒng)去耦裝置的電容器在幾百M(fèi)Hz以上的頻率范圍內(nèi)表現(xiàn)出了電感特性。因此，為使去耦電路在時(shí)鐘頻率為GHz數(shù)量級(jí)的數(shù)字電路中有效執(zhí)行去耦功能，需要提供一種低阻抗裝置或低阻抗結(jié)構(gòu)。
本發(fā)明的另一個(gè)目的在于提供一種半導(dǎo)體電路，該電路包含一種能有效地從電源分配線中去耦電磁噪聲波的低阻抗去耦裝置。
本發(fā)明提供了一種半導(dǎo)體電路中形成的去耦裝置，其包括半導(dǎo)體襯底；在半導(dǎo)體襯底上形成的絕緣膜；以及在絕緣膜上形成的互連接線，其中互連接線和半導(dǎo)體襯底之間的線路電容被設(shè)為一個(gè)值，使得去耦裝置能有效地去耦，或能阻斷半導(dǎo)體電路中產(chǎn)生的電磁噪聲波。
本發(fā)明也提供了一種在半導(dǎo)體電路中形成的去耦裝置，其包括在半導(dǎo)體襯底上形成的第一絕緣膜；在絕緣膜上形成的導(dǎo)電層；在導(dǎo)電層上形成的第二絕緣膜；以及在第二絕緣膜上形成的互連接線，其中導(dǎo)電層和第二絕緣膜之間的界面與第二絕緣膜和互連接線之間的界面中的至少一個(gè)界面具有凹和凸的表面；且互連接線與導(dǎo)電層之間的線路電容被設(shè)為一個(gè)值，使得互連接線能有效地去耦半導(dǎo)體電路中產(chǎn)生的電磁噪聲波。
本發(fā)明也提供了一種半導(dǎo)體電路，其包括半導(dǎo)體襯底；半導(dǎo)體襯底上的高頻源；半導(dǎo)體襯底上的用于為高頻源提供電能的電源分配線；以及含有部分半導(dǎo)體襯底、在該部分上形成的絕緣膜和在絕緣膜上形成的互連接線的線裝置，互連接線與電源分配線串聯(lián)，并作為其一部分，其中互連接線與半導(dǎo)體襯底之間的線路電容被設(shè)為一個(gè)值，使得互連接線能有效地去耦高頻源產(chǎn)生的電磁波。
本發(fā)明也提供了一種半導(dǎo)體電路，其包括半導(dǎo)體襯底；半導(dǎo)體襯底上的高頻源；半導(dǎo)體襯底上的用于為高頻源提供電能的電源分配線；以及含有半導(dǎo)體襯底上的導(dǎo)電層、在導(dǎo)電層上形成的絕緣膜和在絕緣膜上形成的互連接線的線路設(shè)備，互連接線與電源分配線串聯(lián)，并作為其一部分，其中互連接線與導(dǎo)電層之間的線路電容被設(shè)為一個(gè)值，使得互連接線能有效地去耦高頻源產(chǎn)生的電磁波。
根據(jù)本發(fā)明的去耦裝置和半導(dǎo)體電路，與在高頻范圍內(nèi)實(shí)施為電容器的去耦裝置相比，實(shí)施為線裝置的去耦裝置具有較低的阻抗，并因此具有較高的去耦性能。
由以下的詳細(xì)說明，結(jié)合附圖，可以更清楚地理解本發(fā)明的上述及另外的目的、特征、方面及優(yōu)點(diǎn)。
圖7是制造第三實(shí)施例的線裝置的工藝流程圖；圖8A和8B是根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體電路的一種線裝置實(shí)例的剖視圖；圖9是制造圖8A中線裝置的工藝流程圖；圖10是制造圖8B中線裝置的另一種工藝流程圖；圖11是含有本發(fā)明的線裝置實(shí)例的電源分布電路的電路圖；圖12是圖11的簡化電路圖；圖13A、13B和13C是傳統(tǒng)去耦裝置的透視圖；圖14顯示了傳輸因素與噪聲頻率之間的關(guān)系；圖15是傳統(tǒng)的互連接線的剖視圖；圖16顯示了調(diào)制傳輸功能與噪聲頻率之間的關(guān)系。
優(yōu)選實(shí)施例說明在描述本發(fā)明的實(shí)施例之前，將詳細(xì)描述本發(fā)明的去耦裝置，或者本發(fā)明的線裝置的原理，以更好地理解本發(fā)明。
如圖11所示，顯示了根據(jù)本發(fā)明第一實(shí)施例的包括線裝置的半導(dǎo)體電路部分的電路圖。電源電路包括DC電源18，本實(shí)施例的線裝置17，以及用作高頻噪聲源的開關(guān)器件19，它們通過具有電感成分(L)的電源分配線(分配線，或電源線)而連接。
產(chǎn)生沿著電源線流動(dòng)的高頻電流的開關(guān)器件19由DC電源18提供的直流電操作，以執(zhí)行開關(guān)操作。例如，通過MOSFET來實(shí)現(xiàn)開關(guān)器件19。
線裝置17作為去耦裝置，位于開關(guān)器件19接近的位置。
假設(shè)線裝置17的特征阻抗Zc包括與DC電源18串聯(lián)的串聯(lián)阻抗Zz和與DC電源18并聯(lián)的并聯(lián)阻抗Zy。同時(shí)假設(shè)在理想去耦性能的頻率范圍內(nèi)，開關(guān)器件19內(nèi)的浪涌阻抗Zs未知，而電源線的特征阻抗Z0為幾十歐姆。
在上述的半導(dǎo)體電路的配置中，只要線裝置17的特征阻抗Zc足夠小，由開關(guān)器件19產(chǎn)生的高頻電源電流16由線裝置17旁路通過，基本上不經(jīng)過DC電源18。換句話說，通過對(duì)線裝置17的特征阻抗Zc設(shè)置一個(gè)較小值，就可在半導(dǎo)體電路獲得改進(jìn)的去耦性能。
如圖12所示，通過由容差Yc來代替線裝置17的組成元件，并忽略特征阻抗Zz，從而得到圖11的簡化電路圖。在該配置中，散射矩陣[S]的反射系數(shù)Г與傳輸系數(shù)T可以分別由元素S11和S21表示。[S]=1Yc′+2-Yc′22-Yc′----(1)]]>Γ=S11=-Yc′Yc′+2=-12*(Zc/Z0)+1----(2)]]>T=S21=2Yc′+2=2*(Zc/Z0)2*(Zc/Z0)+1----(3)]]>其中，Yc′＝Y(jié)c/Y0，Y0＝1/Z0，以及Yc＝1/Zc。
這里假設(shè)電源線的特征阻抗Z0比線裝置17的特征阻抗Zc大到相當(dāng)程度，那就是說，滿足Zc/Z00。在該情況下，反射系數(shù)Г為“-1”，而傳輸系數(shù)T為“0”。因此，因電源去耦功能，高頻電流16不傳到DC電源18，從而可以抑制電磁發(fā)射。
換句話說，如果在由上述公式(3)表示傳輸系數(shù)T的情況下，從開關(guān)器件19傳輸?shù)紻C電源18的高頻電流的傳輸系數(shù)T基本上為零，則線裝置17顯示出極好的去耦裝置性能。
另外，通過把從開關(guān)器件19所見的線裝置17的浪涌阻抗值減少到一個(gè)極小值，可以消除由開關(guān)器件19所產(chǎn)生的信號(hào)波失真。
如前所述，如果普通電容器用作去耦裝置，則由于在去耦電容器和互連線之間所提供的連接線的電感的影響，去耦性能會(huì)降低。另外，在高頻范圍內(nèi)，電容器的頻率特性本身也會(huì)降低其去耦性能。
鑒于上述，本發(fā)明使用了如圖13C所示的線裝置作為去耦裝置，該線裝置被配置為互連線23。如圖11或圖12所示，實(shí)現(xiàn)線裝置17的互連線23具有改善的去耦性能。更具體地說，互連線23的配置使在電容器與分配線之間的線長度基本上為零，從而消除了由連接線的電感所產(chǎn)生的影響。此外，因?yàn)榛ミB線的阻抗通過 計(jì)算得到，該阻抗具有由互連線的電容性元件和電感性元件所限定的固定值，并不取決于頻率。因此，本發(fā)明的線裝置的去耦性能在高頻率范圍內(nèi)大體上不會(huì)降低。
如圖14所示，顯示了矩陣S的元素S21(參考公式(3))的頻率特性，其表示圖13B和圖13C所示的各個(gè)去耦裝置的傳輸系數(shù)T。換句話說，圖14顯示了圖13B和圖13C所示的去耦裝置的傳輸系數(shù)與頻率之間的關(guān)系。虛線顯示了圖13B的去耦裝置的傳輸系數(shù)T，而實(shí)線顯示了圖13C的去耦裝置的傳輸系數(shù)。應(yīng)該注意，以分貝為單位的縱座標(biāo)表示傳輸系數(shù)，以GHz為單位的橫座標(biāo)表示噪聲波頻率。
在如圖13B所示的去耦裝置中，例如，假設(shè)分配線20長2mm，寬50μm，而分配線20下面的氧化硅(SiO2)薄膜的厚度為500nm(5000埃)，其線電容為2pF。去耦電容器21本身的電容是8pF，而去耦裝置的總電容是10pF。另一方面，在如圖13C所示的去耦裝置中，互連線23的線長為2mm，線寬為50μm，互連線23下面的氧化硅的厚度為100nm(1000埃)，其線電容或總電容為10pF。
通過在圖14中比較圖13C的去耦裝置的傳輸系數(shù)與圖13B的去耦裝置的傳輸系數(shù)，能理解因圖13C的去耦裝置的傳輸系數(shù)較低，即更高的截止率，其去耦性能較好。尤其是，圖14中高頻范圍內(nèi)的去耦性能的差異尤為突出，從而本發(fā)明的去耦裝置在高頻范圍內(nèi)顯示出極好的去耦性能。
在本發(fā)明中，通過包括分配線或互連線的線裝置來實(shí)現(xiàn)去耦裝置，其具有所需的用于實(shí)現(xiàn)分配線去耦性能的電感值(L)、電容值(C)和電阻值(R)。
在高頻范圍內(nèi)，互連線(或分配線)本身所實(shí)現(xiàn)的去耦性能優(yōu)于由具有降低去耦性能的電容器的現(xiàn)有去耦裝置所提供的去耦性能。本發(fā)明所實(shí)現(xiàn)的去耦性能可以使高頻電源引起的DC電源電壓波動(dòng)峰值下降到特定的百分比或更低，例如，5％或更低，優(yōu)選的為3％或更低，更為優(yōu)選的為1％或更低。
應(yīng)該注意在邏輯電路的開關(guān)工作期間，盡管通過選擇包括L、C和R的參數(shù)可以達(dá)到所需的去耦性能，但優(yōu)選的是選擇C值，其原因在于L或R值提高，則所需的電源電壓也提高。
為了通過選擇包含分配線的線裝置的電容值來達(dá)到所需的去耦性能，分配線應(yīng)該具有比現(xiàn)有分配線高的電容，以在10GHz到100GHz高頻范圍內(nèi)獲得卓越的去耦性能。
在本發(fā)明的線裝置中，通過以下方式獲得較高的電容(1)減少線裝置內(nèi)，即互連線下面的絕緣膜的厚度；(2)使用具有很小厚度的絕緣膜，例如半導(dǎo)體器件中使用的柵極氧化膜，以減小線裝置中絕緣膜的厚度；(3)在使用柵極氧化膜的情況下，通過增大柵極層的厚度或形成用于柵極層的旁通線來調(diào)節(jié)互連線的電阻，并增大線電容；(4)聯(lián)系所選擇的絕緣膜厚度，用高介電材料形成絕緣膜；以及(5)在互連線上形成凹凸面或形成凹凸的互連線，以增大線電容，而不增加互連線所占用的面積，和/或使用極薄的絕緣膜。
應(yīng)該注意，第(4)和(5)項(xiàng)可以與其它項(xiàng)同時(shí)使用。只要占用面積的增大不妨礙高密度半導(dǎo)體電路的集成，就可以增加互連線的占用面積。然而，可以采用以上的任何一項(xiàng)，以增大電容，而不增大半導(dǎo)體襯底上的線裝置所占用的面積。
圖15顯示了現(xiàn)有的互連結(jié)構(gòu)，其中，在重度摻雜的硅襯底26上所形成的氧化硅薄膜25上形成了鋁(Al)互連線24。假設(shè)互連線24長為2mm，線寬為50μm，氧化膜25厚度為500nm，則其電感L、電阻R以及電容C分別L＝1.4nH，R＝1.2Ω，C＝2pF。
如圖16所示，縱座標(biāo)表示互連線的調(diào)制傳輸功能(MTFdB)，橫座標(biāo)表示頻率(Hz)，L、R固定，C作為參數(shù)。這里，當(dāng)把互連線分成十份，互連線近似于階梯線。如圖16所示，隨著線電容的增大，高頻范圍內(nèi)的電磁波的傳輸程度減小，從而顯示出改善的去耦性能。
現(xiàn)今的高速半導(dǎo)體電路內(nèi)的去耦裝置的所需性能是，在10到100GHz頻率范圍內(nèi)，MTF為-26dB或更低，優(yōu)選的為-30dB或更低，更為優(yōu)選的是-40dB或更低。換句話說，圖16顯示了通過使線裝置的電容達(dá)到100pF或更大，從而獲得的更可取的去耦性能。
如上所述，根據(jù)所需去耦性能而設(shè)置線裝置17的電容，優(yōu)選的是在單一半導(dǎo)體襯底上形成線裝置17、開關(guān)器件19，以及電源分配線，以獲得芯片級(jí)半導(dǎo)體電路。此外，最好通過使用普通的半導(dǎo)體工藝來制備這些裝置。這樣能保證線裝置17的電容設(shè)置到上述用于去耦由開關(guān)器件19在分配線上產(chǎn)生的高頻率噪聲的值。
此外，把線裝置17和開關(guān)器件19排列得盡可能的近，以減小高頻范圍內(nèi)電磁波的漏出量。此外，線裝置17和開關(guān)器件19盡可能近能減少由線裝置17和開關(guān)器件19在半導(dǎo)體襯底上占用的面積，從而獲得較高密度的集成。
參考附圖，下文將描述用于獲得較高的線裝置17電容的技術(shù)，其中，相同數(shù)字指代相同構(gòu)成部件。第一實(shí)施例圖1A和圖1B顯示了根據(jù)本發(fā)明第一實(shí)施例的線裝置的結(jié)構(gòu)。在p型或n型半導(dǎo)體襯底43上形成線裝置的互連線41，其間具有絕緣膜42?；ミB線41構(gòu)成了向開關(guān)器件提供電源的電源分配線(以下簡稱為分配線)的一部分。
半導(dǎo)體襯底43可以用已知的任何一種半導(dǎo)體材料來制備，但考慮到制造工藝，最好用硅來制備。絕緣膜42的材料實(shí)例包括SiO2、SiO、SiN、TaO2、TiO2、Al2O3、MgO、SrTiO3、ZrO2和LaAIO3，但是并不局限于上述材料。這些材料的每一種可以單獨(dú)使用或與其它列舉的絕緣體一起使用。這些氧化膜與硅半導(dǎo)體工藝非常相容，因此，其適合用作絕緣膜42的材料。用于互連線41的材料實(shí)例包括諸如多晶硅、鋁(Al)、Al合金以及銅等金屬，但是這里并不局限于這些。
在絕緣層42由SiO2制備，互連線41的長度為2mm，寬為50μm的情況下，通過選擇絕緣膜42的厚度為10nm或更小來獲得線電容，即互連線41和半導(dǎo)體襯底43之間的電容，其應(yīng)該為100pF或更大，以獲得在10到100GHz頻率范圍內(nèi)的極好的去耦性能。
如果絕緣膜42由具有相對(duì)介電常數(shù)“8”，即SiO2相對(duì)介電常數(shù)的兩倍，的SiO、SiN、TaO2、TiO2、Al2O3或MgO來制備，則可以選擇厚度20nm或更低的薄膜來獲得線電容100pF。同樣，如果絕緣膜42由具有相對(duì)介電常數(shù)為“16”，即SiO2相對(duì)介電常數(shù)四倍的SrTiO3或ZrO2來制備，則選擇厚度為40nm或更低的絕緣膜42來獲得100pF的電容。同樣，如果絕緣膜42由具有相對(duì)介電常數(shù)為“24”，即SiO2的相對(duì)介電常數(shù)的六倍的LaAlO3等來制備，則選擇厚度為60nm或更低的絕緣膜42來獲得100pF的電容。
如圖2所示，用于制造圖1所示線結(jié)構(gòu)的方法包括通過CVD工藝在半導(dǎo)體襯底43上形成絕緣膜42(步驟S101)，其中，絕緣膜42的厚度選擇為一定值，以獲得100pF的互連線41的線電容。
隨后，通過蒸發(fā)技術(shù)在覆蓋半導(dǎo)體襯底41的絕緣膜42上沉積諸如Al的金屬(步驟S102)，隨后通過使用光刻技術(shù)來形成圖案，以制備互連線41，使用濕法蝕刻技術(shù)來除去所得晶片的未被掩蔽的部分，并沖洗晶片上的光阻劑(步驟S103)，從而，獲得圖1的結(jié)構(gòu)。
這樣制備的線裝置在產(chǎn)生l0到100GHz范圍內(nèi)的高頻噪聲的數(shù)字電路中具有極好的去耦性能。第二實(shí)施例接下來，參考圖3A到圖3C描述第二實(shí)施例，此處，在互連線下面的線裝置中使用諸如一般半導(dǎo)體電路所使用的柵極氧化膜的絕緣膜。
這些圖中顯示的線裝置的結(jié)構(gòu)與MOSFET相似，包含容納擴(kuò)散區(qū)45和46的一部分半導(dǎo)體(硅)襯底43，在半導(dǎo)體襯底43上形成的從上方看介于擴(kuò)散區(qū)45和46之間的氧化膜47，以及在氧化膜47上形成的互連線48?；ミB線48成為提供電源電壓的分配線的一部分。
擴(kuò)散區(qū)45和46容納在由場氧化膜44所圍繞的區(qū)域中，場氧化膜44將此區(qū)域與其他區(qū)域隔離開。擴(kuò)散區(qū)45和46保持為地電勢。擴(kuò)散區(qū)45和46可以與半導(dǎo)體襯底43的導(dǎo)電類型相同或相反。例如，若半導(dǎo)體襯底是n型，則擴(kuò)散區(qū)可以是n+型或p+型。P型襯底的情況相似。
假設(shè)半導(dǎo)體襯底43為p型，擴(kuò)散區(qū)45和46為n+型。該結(jié)構(gòu)與MOSFET相似。換句話說，利用MOSFET結(jié)構(gòu)來實(shí)現(xiàn)該線結(jié)構(gòu)，其中擴(kuò)散區(qū)45和46分別對(duì)應(yīng)于源極和漏極，絕緣膜47對(duì)應(yīng)于柵極氧化膜，互連線48對(duì)應(yīng)于柵極。
用于絕緣膜47的材料的實(shí)例包括SiO2，SiO，SiN，TaO2，TiO2，Al2O3，MgO，SrTiO3，ZrO2和LaAlO3，每種可單獨(dú)使用或與一種或多種其他材料組合使用。這些材料與硅半導(dǎo)體工藝具有優(yōu)良的相容性。用于互連線48的材料的實(shí)例包括多晶硅，Al，Al合金和Cu。通過對(duì)半導(dǎo)體襯底深度摻雜，諸如砷、磷和硼等摻雜物，而獲得擴(kuò)散區(qū)45和46。用于半導(dǎo)體襯底43的材料與第一實(shí)施例中使用的材料相似。
本實(shí)施例中，為達(dá)到100pF的線電容(在該電容下，在10和100GHz之間的頻率范圍內(nèi)可以獲得良好的去耦性能)，例如，互連線48的長度為2mm，寬度為50μm，絕緣膜47為SiO2時(shí)其厚度為10nm或更薄。場氧化膜的厚度一般為500到1000nm，無法達(dá)到100pF或更高的線電容。
厚度很薄的絕緣膜47可使用柵極氧化膜結(jié)構(gòu)而獲得，可使用形成MOSFET的相同步驟而形成本實(shí)施例的線結(jié)構(gòu)。這簡化了半導(dǎo)體電路的生產(chǎn)工藝。
如圖4所示，生產(chǎn)具有本實(shí)施例的線裝置的半導(dǎo)體電路的工藝包括步驟S201，對(duì)p型硅(例如)的半導(dǎo)體襯底43的表面區(qū)域進(jìn)行氧化，從而形成場氧化膜44，以隔離半導(dǎo)體襯底43上的MOS區(qū)域。然后，在硅表面上形成作為柵極氧化膜的絕緣膜(步驟S202)，隨后使用低壓CVD技術(shù)形成導(dǎo)電膜，例如，多晶硅膜(步驟S203)。此后，在多晶硅膜上形成光阻掩膜，并將其用作蝕刻掩膜，對(duì)多晶硅膜和絕緣膜進(jìn)行構(gòu)圖，獲得互連線48和絕緣膜47(步驟S204)。然后進(jìn)行離子注入，向臨近互連線48的由場氧化膜44所包圍的區(qū)域注入摻雜物質(zhì)，從而在p型襯底43上形成具有n+型導(dǎo)電性的擴(kuò)散區(qū)(步驟S205)。因此，獲得了包括一部分襯底43，絕緣膜47和互連線48的線裝置。
當(dāng)向互連線48施加電壓時(shí)，襯底電勢事實(shí)上受互連線48的影響而波動(dòng)。但是，在上述實(shí)施例中，由于互連線48兩側(cè)附近的擴(kuò)散區(qū)45和46，減輕了半導(dǎo)體襯底43的電勢波動(dòng)，并維持為地電勢。
作為特例，其中在本實(shí)施例中使用了硅襯底43，場氧化膜44和SiO2絕緣膜47，可通過以下方式獲得100pF的線電容選擇互連線48的長度、寬度和厚度分別為2mm、50μm和100nm，絕緣膜47的厚度為10nm或更薄。
圖5A，5B和5C顯示了第二實(shí)施例的一個(gè)改進(jìn)。除該改進(jìn)中通過接觸栓31把擴(kuò)散區(qū)45和46連接到地線30之外，其中接觸栓31穿透覆蓋線裝置的保護(hù)膜40，第二實(shí)施例的這個(gè)改進(jìn)與圖3A，3B和3C顯示的實(shí)施例相似。為更好理解，圖5A顯示了保護(hù)膜40，為簡便起見在圖5B和5C中省略了保護(hù)膜。
從上方看，接觸栓31為具有一定寬度的條狀，沿絕緣膜47的延伸方向伸展，并與其間隔開，但與互連線48密切接近。即，接觸栓31在互連線48是直線的情況下實(shí)質(zhì)上是導(dǎo)電帶，可由Al，Al合金或銅制成。
雖然互連線48的厚度與其寬度相比很小，但互連線48的電容可通過與互連線48相對(duì)的接觸栓3 1而增大幾個(gè)百分點(diǎn)。這種配置提高了線裝置的去耦性能，在數(shù)字電路中有效阻隔了10到100GHz的高頻噪聲的傳輸。第三實(shí)施例如圖6A，6B和6C所示，顯示了本發(fā)明的第三實(shí)施例的線裝置，除通過形成旁路線或關(guān)聯(lián)互連線，從而具有柵極線結(jié)構(gòu)的互連線48的電阻被降低之外，其與第二實(shí)施例相似。
具體而言，互連線48與互連線48上的介電膜10上形成的金屬互連線11相連。關(guān)聯(lián)互連線11的寬度與互連線48的寬度相同，并平行延伸。關(guān)聯(lián)互連線11通過穿透介電膜10并沿互連線48排列的接觸栓49而與互連線48連通。該實(shí)施例中，互連線48、接觸栓49和關(guān)聯(lián)互連線11組成了分配線的一部分，其為開關(guān)器件或噪聲源提供電能。因此，一部分半導(dǎo)體襯底43，絕緣膜47，互連線48，介電膜10和關(guān)聯(lián)互連線11合起來組成了線裝置。
元件的材料可以從前述實(shí)施例中選擇。
本實(shí)施例中，摻雜的多晶硅柵極線的導(dǎo)電性通常不足，因此，作為分配線的性能不足。關(guān)聯(lián)互連線可由Al，Al合金或Cu制成。
如圖7所示，生產(chǎn)如圖5A，5B和5C所示的線裝置的工藝包含步驟S301到S305，這些步驟分別與圖4所示的步驟S201到S205相似，此外還包括其他步驟S306到S308。特別地，在步驟S305形成互連線48之后，形成介電膜10(步驟S306)，隨后對(duì)其進(jìn)行構(gòu)圖，以在其上形成通孔(步驟S307)。此后，在介電膜10和其中的通孔中沉積Al，然后使用選擇性蝕刻技術(shù)對(duì)其進(jìn)行構(gòu)圖，以形成關(guān)聯(lián)互連線11和接觸栓49(步驟S308)。
作為特例，其中半導(dǎo)體襯底43，場氧化膜44，介電膜10，互連線48和關(guān)聯(lián)互連線11的材料分別是硅，SiO2，SiO2，多晶硅和Al，互連線48和半導(dǎo)體襯底43之間的100pF的線電容可通過選擇下述參數(shù)來獲得互連線48的長度，寬度和厚度分別為2mm，50μm和300nm，介電膜10的厚度為200nm，關(guān)聯(lián)互連線11的厚度為1000nm，以及絕緣膜47的厚度為10nm或更薄。
本實(shí)施例中，介電膜10可被省略，以獲得分層的互連線。這種情況下，優(yōu)選的在互連線48和關(guān)聯(lián)互連線11之間插入一個(gè)勢壘金屬膜。與前述實(shí)施例相似，本實(shí)施例也提高了去耦性能。第四實(shí)施例如圖8A和8B所示，顯示了本發(fā)明的第四實(shí)施例的實(shí)例，其中，線裝置的互連線上具有凹凸表面。
如圖7所示的線裝置包括一部分半導(dǎo)體襯底43，絕緣膜12，導(dǎo)電膜13，絕緣膜14和互連線15，它們?cè)谝徊糠职雽?dǎo)體襯底43上連續(xù)形成?；ミB線15構(gòu)成了向開關(guān)器件提供電能的分配線的一部分。本實(shí)施例中，線結(jié)構(gòu)包括互連線15，絕緣膜14，以及作為地線層的導(dǎo)電層13。
形成上述元件的材料與前述實(shí)施例中所敘述的類似。但是，導(dǎo)電層13最好由多晶硅(例如)制成，原因在于可方便地在多晶硅上形成凹凸面。在對(duì)應(yīng)于導(dǎo)電層13上形成的凹凸面的地方，絕緣膜14和互連線15也有凹凸面。凹凸面增加了互連線15和地層(導(dǎo)電層)13相對(duì)的面積，因此提高了線電容。
如圖9所示，顯示了生產(chǎn)圖8A所示結(jié)構(gòu)的工藝。通過使用CVD技術(shù)(例如)，在半導(dǎo)體襯底43上形成絕緣膜12(步驟S401)。然后在絕緣膜12上沉積多晶硅，形成導(dǎo)電層13，隨后通過向多晶硅的表面噴射蝕刻劑，在導(dǎo)電層13的表面形成凹凸面(步驟S403)。另一種方案是，通過在容器中向多晶硅層13引入SiH4氣體而在多晶硅層13上形成凹凸面。
然后在導(dǎo)電層13的凹凸面上沉積絕緣膜14(步驟S404)?？刂平^緣膜14的厚度，使得互連線15和導(dǎo)電層13之間的線電容為100pF。然后在絕緣膜14上沉積金屬，如Al，以形成金屬膜，隨后形成光阻掩膜，通過把光阻掩膜用作蝕刻掩膜，通過濕法蝕刻對(duì)金屬膜進(jìn)行構(gòu)圖，制成互連線15。
圖8B中，在本實(shí)施例的另一種結(jié)構(gòu)的導(dǎo)電層13上已經(jīng)形成了凹凸面。圖10顯示了生產(chǎn)圖8B所示結(jié)構(gòu)的工藝，包括步驟S501到S506，這些步驟中除S503外與圖9中顯示的步驟S401到S406相似。步驟S503是使用光阻掩膜作為蝕刻掩膜而選擇性蝕刻多晶硅層13。
作為特例，其中半導(dǎo)體襯底43，絕緣膜12，絕緣膜14，導(dǎo)電層13和互連線15的材料分別是硅，SiO2，SiO2，多晶硅和Al，互連線15和導(dǎo)電層13之間的100pF或更大的線電容可通過選擇下述參數(shù)來獲得互連線15的長度，寬度和厚度分別為2mm，50μm和1000nm，導(dǎo)電層13的厚度為500nm，絕緣膜的厚度為10nm或更薄，以及在多晶硅層13上形成10個(gè)凹坑，每個(gè)凹坑的寬度為2.5μm，深度為250nm。
本實(shí)施例的線裝置在數(shù)字電路中去耦頻率范圍在(例如)10GHz到100GHz之間的高頻噪聲時(shí)具有優(yōu)良的去耦性能。
上述實(shí)施例僅僅是作為示例，本發(fā)明并不局限于上述實(shí)施例，本領(lǐng)域的技術(shù)人員可以容易地對(duì)其進(jìn)行多種修改和變化，而不脫離本發(fā)明的范圍。例如，頻率范圍10GHz到100GHz僅僅是示例，本發(fā)明的線裝置可通過為元件選擇不同的參數(shù)值而用于其他頻率范圍。另外，雖然上述實(shí)施例中使用了硅工藝，本發(fā)明中也可以使用其他工藝，如GaAs工藝。
權(quán)利要求
1.一種在半導(dǎo)體電路中形成的去耦裝置，包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的絕緣膜；以及在所述絕緣膜上形成的互連線，其中所述互連線與所述半導(dǎo)體襯底之間的線電容被設(shè)為一個(gè)值，使得所述去耦裝置能夠有效地去耦所述半導(dǎo)體電路中產(chǎn)生的電磁噪聲波。
2.根據(jù)權(quán)利要求1所述的去耦裝置，其中，所述互連線以-40dB或更低的傳輸系數(shù)對(duì)所述電磁噪聲波進(jìn)行去耦。
3.根據(jù)權(quán)利要求1所述的去耦裝置，其中，所述線電容為100pF或更大，且所述電磁噪聲波的頻率介于10GHz到100GHz之間。
4.根據(jù)權(quán)利要求1所述的去耦裝置，其中，所述絕緣膜為條狀，所述半導(dǎo)體襯底包含從上方看其中夾著所述條狀絕緣膜的一對(duì)擴(kuò)散區(qū)。
5.根據(jù)權(quán)利要求4所述的去耦裝置，其中，每個(gè)所述的擴(kuò)散區(qū)通過導(dǎo)電元件接地。
6.根據(jù)權(quán)利要求5所述的去耦裝置，其中，所述導(dǎo)電元件為條狀，沿所述互連線貼著其延伸。
7.根據(jù)權(quán)利要求4所述的去耦裝置，其中，所述互連線以-40dB或更低的傳輸系數(shù)去耦所述電磁噪聲波。
8.根據(jù)權(quán)利要求4所述的去耦裝置，其中，所述線電容為100pF或更大，且所述噪聲波的頻率介于10GHz與100GHz之間。
9.根據(jù)權(quán)利要求4所述的去耦裝置，還包括另一條互連線，其與所述互連線相連并平行于所述互連線延伸。
10.根據(jù)權(quán)利要求9所述的去耦裝置，其中，另一個(gè)絕緣膜介于所述互連線和所述另一條互連線之間，所述另一個(gè)絕緣膜在那里接收一個(gè)接觸栓，所述接觸栓把所述互連線和所述另一條互連線連接起來。
11.根據(jù)權(quán)利要求9所述的去耦裝置，其中，所述互連線和所述另一條互連線形成分層的互連線。
12.根據(jù)權(quán)利要求4所述的去耦裝置，其中，所述擴(kuò)散區(qū)被場氧化膜包圍，所述絕緣膜的厚度小于所述場氧化膜的厚度。
13.一種在半導(dǎo)體電路中形成的去耦裝置，包含在半導(dǎo)體襯底上形成的絕緣膜；在所述絕緣膜上形成的導(dǎo)電層；在所述導(dǎo)電層上形成的第二絕緣膜；以及在所述第二絕緣膜上形成的互連線，其中所述導(dǎo)電層和所述第二絕緣膜之間的界面和所述第二絕緣膜和所述互連線的界面中的至少一個(gè)界面具有凹凸表面；并且所述互連線和所述導(dǎo)電層之間的線電容被設(shè)為一個(gè)值，使得所述去耦裝置能夠有效地去耦所述半導(dǎo)體電路中產(chǎn)生的電磁噪聲波。
14.根據(jù)權(quán)利要求13所述的去耦裝置，其中，所述互連線以-40dB或更低的傳輸系數(shù)去耦電磁噪聲波。
15.根據(jù)權(quán)利要求13所述的去耦裝置，其中，所述線電容是100pF或更大，所述噪聲波的頻率介于10GHz和100GHz之間。
16.一種半導(dǎo)體電路，包括半導(dǎo)體襯底；所述半導(dǎo)體襯底上的高頻源；所述半導(dǎo)體襯底上的用于向所述高頻源提供電能的電源分配線；以及線裝置，其包含一部分的所述半導(dǎo)體襯底，所述襯底上的絕緣膜，以及所述絕緣膜上的互連線，所述互連線與所述電源分配線串聯(lián)，從而構(gòu)成其一部分，其中所述互連線和所述半導(dǎo)體襯底之間的線電容被設(shè)為一個(gè)值，使得所述線裝置能夠有效地去耦所述高頻源產(chǎn)生的電磁波。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體電路，其中，所述絕緣膜為條狀，所述半導(dǎo)體襯底包含從上方看其中夾著所述條狀絕緣膜的一對(duì)擴(kuò)散區(qū)。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，其中，每個(gè)所述的擴(kuò)散區(qū)通過導(dǎo)電元件接地。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，其中，所述導(dǎo)電元件為條狀，沿所述互連線貼著其延伸。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體電路，其中，所述互連線以-40dB或更低的傳輸系數(shù)去耦所述電磁噪聲波。
21.根據(jù)權(quán)利要求16所述的半導(dǎo)體電路，其中，所述線電容為100pF或更大，且所述噪聲波的頻率介于10GHz與100GHz之間。
22.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，還包括另一條互連線，其與所述互連線相連，并平行于所述互連線延伸。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體電路，其中，有另一個(gè)絕緣膜介于所述互連線和所述另一條互連線之間，所述另一個(gè)絕緣膜在那里接收一個(gè)接觸栓，所述接觸栓把所述互連線和所述另一條互連線連接起來。
24.根據(jù)權(quán)利要求22所述的半導(dǎo)體電路，其中，所述互連線和所述另一條互連線形成分層的互連線。
25.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，其中，所述擴(kuò)散區(qū)被場氧化膜包圍，所述絕緣膜的厚度小于所述場氧化膜的厚度。
26.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，其中，在形成所述高頻源的過程中形成所述絕緣膜和所述互連線。
27.根據(jù)權(quán)利要求16所述的半導(dǎo)體電路，其中，所述高頻源、電源分配線和線裝置都通過普通半導(dǎo)體工藝形成。
28.一種半導(dǎo)體電路，包括半導(dǎo)體襯底；所述半導(dǎo)體襯底上的高頻源；所述半導(dǎo)體襯底上的用于向所述高頻源提供電能的電源分配線；以及線裝置，其包含所述半導(dǎo)體襯底上的導(dǎo)電層，所述導(dǎo)電層上形成的絕緣膜，以及所述絕緣膜上形成的互連線，所述互連線與所述電源分配線串聯(lián)，并構(gòu)成其一部分，其中所述互連線和所述導(dǎo)電層之間的線電容被設(shè)為一個(gè)值，使得所述線裝置能夠有效地去耦所述高頻源產(chǎn)生的電磁波。
29.根據(jù)權(quán)利要求28所述的半導(dǎo)體電路，其中，所述導(dǎo)電層和所述絕緣膜之間的界面和所述絕緣膜和所述互連線的界面中的至少一個(gè)界面具有凹凸表面。
30.根據(jù)權(quán)利要求28所述的半導(dǎo)體電路，其中，所述線裝置在-40dB或更低的傳輸系數(shù)下去耦所述的電磁噪聲波。
31.根據(jù)權(quán)利要求28所述的半導(dǎo)體電路，其中，所述線電容為100pF或更大，所述噪聲波的頻率介于10GHz與100GHz之間。
32.根據(jù)權(quán)利要求28所述的半導(dǎo)體電路，其中，在形成所述高頻源的過程中形成所述絕緣膜和所述互連線。
33.根據(jù)權(quán)利要求28所述的半導(dǎo)體電路，其中，所述高頻源、電源分配線和線裝置都通過普通半導(dǎo)體工藝形成。
全文摘要
一種用于在數(shù)字電路中去耦高頻噪聲波的去耦裝置，其形成為線裝置，包括一部分的半導(dǎo)體襯底，在半導(dǎo)體襯底上形成的作為柵極氧化膜的絕緣膜，以及在絕緣膜上形成的作為門電極的互連線。互連線與半導(dǎo)體襯底之間的線電容為100pF或更大，因此，該去耦裝置能夠有效地去耦開關(guān)器件產(chǎn)生的10到100GHz頻率范圍內(nèi)的電磁噪聲波。
文檔編號(hào)H01L23/522GK1450637SQ0311038
公開日2003年10月22日 申請(qǐng)日期2003年4月8日 優(yōu)先權(quán)日2002年4月8日
發(fā)明者中野隆, 遠(yuǎn)矢弘和 申請(qǐng)人:日本電氣株式會(huì)社