專利名稱：半導體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件及其制造方法，特別是涉及半導體器件中的對元件間進行隔離的元件隔離區(qū)的結(jié)構(gòu)及其制造方法。
背景技術(shù)：
作為對半導體器件的元件間進行隔離的元件隔離結(jié)構(gòu)，已知有溝槽隔離結(jié)構(gòu)。該溝槽隔離結(jié)構(gòu)通過刻蝕硅襯底形成溝槽，對該溝槽的內(nèi)壁進行氧化形成內(nèi)壁氧化膜，然后將氧化膜埋入溝槽內(nèi)而形成隔離氧化膜。
另外，為了提高氧化膜向溝槽內(nèi)的掩埋特性，也向該氧化膜中添加雜質(zhì)。這時必須抑制雜質(zhì)從隔離氧化膜向硅襯底擴散。
在半導體器件的制造工藝中，在溝槽隔離形成后必須進行氧化工序。例如，在硅襯底的主表面上形成MOS(金屬-氧化物-半導體)晶體管時，在溝槽隔離形成后，對硅襯底的主表面進行熱氧化，形成柵氧化膜。
這時，氧化劑在溝槽內(nèi)的氧化硅膜中擴散，與溝槽內(nèi)壁的硅反應，溝槽內(nèi)壁被氧化。由此，溝槽內(nèi)壁的硅變?yōu)檠趸枘ぁ?br> 由于當硅變?yōu)檠趸枘r，氧化硅膜的體積比被氧化了的硅的體積增加，所以成為與掩埋在溝槽內(nèi)的氧化硅膜膨脹的狀態(tài)等效的狀態(tài)。因此，溝槽周圍的元件形成區(qū)受到壓縮應力的作用，在硅襯底中產(chǎn)生晶體缺陷。由于這種缺陷的產(chǎn)生，產(chǎn)生了結(jié)漏電流增大、半導體器件的功耗增大的問題。
另一方面，作為抑制雜質(zhì)從隔離氧化膜向硅襯底擴散的方法，可以舉出在內(nèi)壁氧化膜形成后，用NO/O2氣或NH3氣等進行熱氮化，或者在內(nèi)壁氧化膜形成后，用CVD(化學氣相淀積)法淀積氮化硅膜的方法。由于利用這些方法能夠沿溝槽內(nèi)壁形成氮化硅層，所以能夠抑制雜質(zhì)從隔離氧化膜向硅襯底擴散。
但是，在進行上述熱氮化時，在硅襯底與內(nèi)壁氧化膜的界面上形成氮化硅層，作為元件形成區(qū)的一部分的、位于溝槽的上端部附近的硅的主表面也被氮化。因此，當在該主表面上形成柵氧化膜時，就會產(chǎn)生柵氧化膜局部變薄，從而絕緣耐壓下降等問題。
另外，為了用CVD法在內(nèi)壁氧化膜上形成氮化硅膜，從而有效地抑制上述的雜質(zhì)擴散，氮化硅膜的厚度必須在約5nm以上。但是，依靠在溝槽內(nèi)形成這種氮化硅膜，會產(chǎn)生溝槽的開口寬度變小，向溝槽內(nèi)掩埋氧化膜時易發(fā)生掩埋不良的問題。隨著元件微細化的進展，此問題就成為突出的問題。

發(fā)明內(nèi)容
本發(fā)明是為解決以上問題而進行的，其目的在于提供能夠抑制因溝槽內(nèi)壁氧化引起的晶體缺陷的產(chǎn)生、并能抑制柵氧化膜的局部變薄、還能抑制隔離氧化膜掩埋不良的半導體器件及其制造方法。
本發(fā)明的半導體器件包括具有主表面的半導體襯底；在上述半導體襯底的主表面上的元件隔離區(qū)形成的溝槽；在溝槽的內(nèi)壁上形成的內(nèi)壁氧化膜；在內(nèi)壁氧化膜的表面上形成的氮氧化層；以及埋入溝槽內(nèi)的隔離氧化膜。
上述氮氧化層通常是主要具有典型地通過將Si-O鍵的O(氧原子)置換為N(氮原子)而得到的Si-N鍵的層，是不含Si-H鍵的層。借助于形成這種氮氧化層，在后面的工序中進行氧化時能夠抑制氧化劑從溝槽內(nèi)的氧化膜中通過而到達溝槽內(nèi)壁。還有，即使該氮氧化層的厚度相當薄，也能夠抑制雜質(zhì)擴散。因此，在向隔離氧化膜中添加雜質(zhì)的場合，也能夠抑制雜質(zhì)從隔離氧化膜向半導體襯底擴散，并且也能夠有效地抑制隔離氧化膜的掩埋不良。
上述氮氧化層在溝槽內(nèi)與溝槽內(nèi)壁隔開并沿溝槽內(nèi)壁延伸。另外，氮氧化層的厚度最好在0.2nm以上，4nm以下。上述隔離氧化膜最好含有雜質(zhì)。
本發(fā)明的半導體器件的制造方法包括如下各工序。在半導體襯底的元件隔離區(qū)形成溝槽。對溝槽內(nèi)壁進行氧化形成內(nèi)壁氧化膜。用游離基氮化法對內(nèi)壁氧化膜的表面進行氮化形成氮氧化層。向溝槽內(nèi)埋入隔離氧化膜。
借助于這樣用游離基氮化法對內(nèi)壁氧化膜的表面進行氮化，形成氮氧化層，能夠?qū)?nèi)壁氧化膜表面上的Si-O鍵的O(氧原子)置換為N(氮原子)，在內(nèi)壁氧化膜的表面上形成主要具有Si-N鍵的氮氧化層。據(jù)此，可以得到上述的效果。此外，由于該氮氧化層通過上述那樣的置換反應形成，所以容易進行氮氧化層厚度的控制，能夠使氮氧化層的厚度做得極薄。
在采用上述游離基氮化法時，最好使產(chǎn)生氮游離基的等離子體的電子溫度低至例如1eV以上，1.5eV以下，形成上述氮氧化層。


圖1是本發(fā)明的一個實施例中的半導體器件的剖面圖，是沿圖3的I-I線的剖面圖。
圖2是本發(fā)明的一個實施例中的半導體器件的剖面圖，是沿圖3的II-II線的剖面圖。
圖3是本發(fā)明的半導體器件的平面圖。
圖4是示出從內(nèi)壁氧化膜表面到硅襯底的氮含量分布的圖。
圖5～圖15是示出本發(fā)明的半導體器件的制造工序的第1～第11工序的剖面圖。
圖16是本發(fā)明中可以使用的游離基氮化裝置的剖面圖。
具體實施例方式
下面利用圖1～圖16對本發(fā)明的實施例進行說明。
圖1和圖2是本發(fā)明的一個實施例的半導體器件的剖面圖，是分別示出沿圖3的I-I線的剖面和沿圖3的II-II線的剖面的圖。
如圖1～圖3所示，在p型硅襯底(半導體襯底)1的主表面上的元件隔離區(qū)形成溝槽隔離區(qū)，在被該溝槽隔離區(qū)包圍的元件形成區(qū)上形成MOS晶體管等元件。MOS晶體管具有形成源、漏區(qū)的n型雜質(zhì)區(qū)8、9，柵氧化膜6和柵極7。另外，也可在柵極7的側(cè)壁上形成未圖示的側(cè)壁絕緣膜。
溝槽隔離區(qū)包括溝槽2；在溝槽2的內(nèi)壁上形成的內(nèi)壁氧化膜3；在內(nèi)壁氧化膜3的表面上形成的氮氧化層(游離基氮化層)4；以及掩埋在溝槽2中的隔離氧化膜5。
氮氧化層4通過對內(nèi)壁氧化膜3的表面進行游離基氮化而形成。再詳細地說，例如可以在Ar氣和N2氣的混合氣的氣氛內(nèi)產(chǎn)生氮游離基，通過將內(nèi)壁氧化膜3表面上的Si-O鍵的O(氧原子)置換為N(氮原子)形成氮氧化層4，該氮氧化層4主要具有Si-N鍵。
氮氧化層4只在內(nèi)壁氧化膜3的表面上形成，內(nèi)壁氧化膜3的深部或硅襯底1不被氮化。在圖4中示出了對內(nèi)壁氧化膜3進行游離基氮化時的內(nèi)壁氧化膜3的表面和內(nèi)部的氮含量的分布。在圖4中，0nm的位置相當于p型硅襯底1與內(nèi)壁氧化膜3的界面，8nm的位置相當于氮氧化層4的表面。如圖4所示，可以知道，只在內(nèi)壁氧化膜3表面的1～2nm的范圍內(nèi)存在氮，在內(nèi)壁氧化膜3的深處以及p型硅襯底1與內(nèi)壁氧化膜3的界面上不存在氮。
由于如上所述，借助于只對內(nèi)壁氧化膜3的表面進行氮化來形成氮氧化層4，所以可使氮氧化層4的厚度做得極薄。具體而言，例如可以使氮氧化層4的厚度在0.2nm以上，4nm以下，最好是2nm左右。即使如此減薄氮氧化層4的厚度，在后面的工序中進行氧化時也能抑制氧化劑到達溝槽2的內(nèi)壁。
另外，由于在如上所述的Ar氣和N2氣的混合氣的氣氛中形成氮氧化層4，所以氮氧化層4不含Si-H鍵。因此，不存在因氫原子從氮氧化層4內(nèi)向MOS晶體管等元件中擴散所引起的問題。
如圖1和圖2所示，氮氧化層4以在溝槽2內(nèi)與溝槽2內(nèi)壁隔開并沿溝槽2內(nèi)壁延伸，覆蓋內(nèi)壁氧化膜3的內(nèi)表面的方式形成。
這樣，由于氮氧化層4與溝槽2內(nèi)壁隔開，并且如上所述，硅襯底1未被氮化，所以位于溝槽2的內(nèi)壁上端部附近的元件形成區(qū)不被氮化。因此，即使在元件形成區(qū)上形成柵氧化膜6的場合，也能夠阻止柵氧化膜6在溝槽2的內(nèi)壁上端部附近局部地變薄。具體而言，能夠抑制圖3的區(qū)域10、11內(nèi)的柵氧化膜6變薄。
隔離氧化膜5最好含有用于提高向溝槽2中掩埋的掩埋特性的磷(P)、硼(B)、氟(F)等雜質(zhì)。據(jù)此，在溝槽2的開口寬度被縮小的場合，也能將隔離氧化膜5埋入溝槽2內(nèi)，也能有效地抑制隔離氧化膜5的掩埋不良。
另外，在向隔離氧化膜5中添加上述那樣的雜質(zhì)時，也能借助于形成氮氧化層4，抑制雜質(zhì)從隔離氧化膜5向硅襯底1擴散。即，本發(fā)明的氮氧化層4具有作為抑制雜質(zhì)擴散的阻擋層的功能。
下面利用圖5～圖16對本發(fā)明的半導體器件的制造方法進行說明。
例如在750℃下，在O2氣和H2氣的混合氣體中，對電阻率為8.5～11.5Ω·cm，面方位為(100)面，厚度為725μm的p型硅襯底1進行熱氧化。由此，如圖5所示，在p型硅襯底1的主表面上形成150nm厚度的氧化膜(氧化硅膜)12。在該氧化膜12上，例如用熱CVD法淀積厚度為100nm～200nm的氮化硅膜13。
接著，在氮化硅膜13上涂敷抗蝕劑(未圖示)，利用光刻技術(shù)曝光、顯影，對抗蝕劑構(gòu)制圖形，形成具有與元件隔離區(qū)圖形對應的開口的抗蝕劑圖形。以該抗蝕劑圖形作為掩模，進行各向異性刻蝕，如圖6所示，在氮化硅膜13上形成開口14。然后，除掉抗蝕劑圖形。
接著，以氮化硅膜13作為掩模，借助于使用例如氯化烴類的氣體的RIE(反應性離子刻蝕)來刻蝕氧化膜12和p型硅襯底1，如圖7所示，形成深度約0.6μm的溝槽2。
然后，例如利用等速升溫退火裝置，使用干O2氣，在1000℃下進行30秒的氧化處理，使溝槽2的內(nèi)壁氧化。由此，如圖8所示，形成約1nm～50nm厚的內(nèi)壁氧化膜3。
然后，例如利用圖16所示的游離基氮化裝置，在內(nèi)壁氧化膜3的表面上形成約2nm厚的氮氧化層4。
下面對游離基氮化裝置的結(jié)構(gòu)例進行說明。如圖16所示，游離基氮化裝置包括腔室15、加熱器17、石英板20和槽縫平面天線21。
在腔室15的內(nèi)壁上設(shè)置石英襯里16。在腔室15的附近配置微波脈沖發(fā)生器(未圖示)，利用該微波脈沖發(fā)生器產(chǎn)生2.45GHz，5kW的微波。腔室15經(jīng)波導管與微波脈沖發(fā)生器連接。
加熱器17例如是AlN加熱器，可以進行400℃左右的加熱。晶片(硅晶片)18放置在該加熱器17上進行加熱。槽縫平面天線21設(shè)置在腔室15的上端，其結(jié)構(gòu)是在圓形銅板上開設(shè)許多孔。石英板20被設(shè)置在槽縫平面天線21之下。
下面對利用上述的游離基氮化裝置的氮化法(游離基氮化法)進行說明。首先，由微波脈沖發(fā)生器產(chǎn)生的微波在波導管內(nèi)傳輸，到達腔室15的上端。該微波通過槽縫平面天線21進入腔室15內(nèi)。
將Ar氣和N2氣的混合氣體引入腔室15內(nèi)部，使腔室15內(nèi)的壓力例如為66.5Pa(500mTorr)～133Pa(1000mTorr)。氮被上述的微波激勵，在腔室15內(nèi)產(chǎn)生等離子體19和氮游離基。這時，使產(chǎn)生氮游離基的等離子體的電子溫度例如在1eV以上，1.5eV以下。
然后，用加熱器17將p型硅襯底1加熱至規(guī)定溫度，利用上述的氮游離基對內(nèi)壁氧化膜3的表面進行氮化，形成本發(fā)明的氮氧化層4。
在這樣采用游離基氮化法的場合，由于如上所述，內(nèi)壁氧化膜3的表面上的Si-O鍵的O(氧原子)被N(氮原子)置換，得到了主要具有Si-N鍵的氮氧化層4，所以在理論上可以認為能只將在內(nèi)壁氧化膜3的表面上存在的Si-O鍵置換為N(氮原子)。因此，可以將氮氧化層4形成得極薄。還有，可以容易地進行氮氧化層4的厚度控制。
另外，借助于使產(chǎn)生氮游離基的等離子體的電子溫度低至1eV以上，1.5eV以下，能夠減少由等離子體引起的對p型硅襯底1的損傷。
按以上所述形成氮氧化層4后，如圖10所示，用CVD法形成例如含8％的氟的氧化膜(F-SiO2)，將該氧化膜埋入溝槽2內(nèi)。然后，進行CMP(化學機械拋光)處理，如圖11所示，對氧化膜進行研磨。這時，利用氮化硅膜13作為終止層，研磨至氮化硅膜13剩下10nm左右為止。
接著，借助于例如使用160℃的磷酸的濕法刻蝕，除掉上述的氮化硅膜13，如圖12所示，使氧化膜2露出。然后，用離子注入機以例如250keV，1×1013/cm2；140keV，3×1012/cm2；50keV，2×1012/cm2這樣的能量和劑量進行3次硼注入，在p型硅襯底1中形成p阱。
接著，用10∶1的氫氟酸(HF)進行35秒的濕法刻蝕，除掉氧化膜12，如圖13所示，使p型硅襯底1的主表面(元件形成區(qū))露出。
然后，例如依次進行硫酸處理、氨-雙氧水處理、鹽酸處理，在p型硅襯底1的主表面上形成化學氧化物，再用50∶1的氫氟酸(HF)進行刻蝕，除掉自然氧化膜。
接著，例如利用等速升溫退火裝置，使用干O2氣，在1000℃、30秒的條件下，對p型硅襯底1的主表面(元件形成區(qū))進行熱氧化，如圖14所示，形成10nm～100nm的柵氧化膜6。
然后，如圖15所示，用CVD法，在650℃的溫度下淀積200nm厚的多晶硅膜7a。對該多晶硅膜7a在例如30keV，4×1015/cm2的條件下注入磷。
然后，在多晶硅膜7a上淀積700nm的TEOS(原硅酸乙酯)氧化膜。將該TEOS氧化膜構(gòu)制成規(guī)定形狀的圖形，以該構(gòu)制成圖形的TEOS氧化膜作為掩模，對多晶硅膜7a構(gòu)制圖形。由此形成柵電極7。
然后，在50keV，5×1014/cm2的條件下對p型硅襯底1的主表面(元件形成區(qū))注入砷，形成構(gòu)成源、漏區(qū)的n型雜質(zhì)區(qū)8、9。由此，可以得到圖1、2所示的結(jié)構(gòu)。然后，在柵電極7上形成層間絕緣膜，經(jīng)AlCu等布線工序制成晶體管。另外，也可以在柵電極7的側(cè)壁上形成側(cè)壁絕緣膜，將n型雜質(zhì)區(qū)8、9制成LDD(輕摻雜漏區(qū))結(jié)構(gòu)。
還有，在上述的實施例中，作為向溝槽2掩埋的氧化膜的一例舉出了加F氧化膜，但也可以使用PSG(磷硅酸鹽玻璃)、BPSG(硼磷硅酸鹽玻璃)、TEOS、HDP(高密度等離子體)氧化膜等。
另外，也可以使用多晶硅膜或氧化硅膜代替氮化硅膜13。還有，在上述的例子中，利用干O2氧化形成了內(nèi)壁氧化膜3，但也可以利用RTO(H2/O2)氧化、濕氧氧化、游離基氧化、等離子體氧化來形成。
按照本發(fā)明的半導體器件，由于在溝槽內(nèi)形成氮氧化層，所以在后面的工序中進行氧化時能夠抑制氧化劑到達溝槽內(nèi)壁，能夠抑制因溝槽內(nèi)壁被該氧化劑氧化而引起的氧化膜的體積增加。因此，能夠有效地抑制因該體積增加而引起的結(jié)漏泄電流的發(fā)生。另外，由于在向隔離氧化膜中添加雜質(zhì)的場合，也能利用氮氧化層抑制雜質(zhì)從隔離氧化膜向半導體襯底擴散，所以能夠抑制因該雜質(zhì)擴散產(chǎn)生的元件形成區(qū)中的雜質(zhì)分布發(fā)生變化。還有，由于能夠減薄上述氮氧化層的厚度，所以能夠有效地抑制隔離氧化膜的掩埋不良。因此，可以得到可靠性高的半導體器件。
由于在氮氧化層形成時只是內(nèi)壁氧化膜的表面被氮化，所以上述氮氧化層能夠在溝槽內(nèi)與溝槽內(nèi)壁隔開并沿溝槽內(nèi)壁延伸，從而避免元件形成區(qū)的表面的一部分被氮化。因此，即使在元件形成區(qū)上形成了柵氧化膜的場合，也能阻止柵氧化膜在溝槽附近局部地變薄。
在上述氮氧化層的厚度小的場合，也能抑制氧化劑、雜質(zhì)從隔離氧化膜向半導體襯底擴散。具體地說，若氮氧化層的厚度在0.2nm以上，4nm以下，可以得到上述效果。
在隔離氧化膜含例如磷或硼等雜質(zhì)的場合，能夠提高向溝槽的掩埋特性。這時，既提高了掩埋特性，又可以得到上述效果。
按照本發(fā)明的半導體器件的制造方法，由于用游離基氮化法對內(nèi)壁氧化膜的表面進行氮化，形成氮氧化層，所以能夠高精度地在內(nèi)壁氧化膜的表面上形成極薄的氮氧化層。另外，借助于在內(nèi)壁氧化膜的表面上形成該氮氧化層，如上所述，可以制造可靠性高的半導體器件。
在將產(chǎn)生氮游離基的等離子體的電子溫度控制到低至1eV以上，1.5eV以下，來形成上述氮氧化層的場合，可以減少因等離子體引起的對半導體襯底的損傷。
權(quán)利要求
1.一種半導體器件，其特征在于，包括具有主表面的半導體襯底；在上述半導體襯底的主表面上的元件隔離區(qū)形成的溝槽；在上述溝槽的內(nèi)壁上形成的內(nèi)壁氧化膜；在上述內(nèi)壁氧化膜的表面形成的氮氧化層；以及埋入上述溝槽內(nèi)的隔離氧化膜。
2.如權(quán)利要求1所述的半導體器件，其特征在于上述氮氧化層在上述溝槽內(nèi)與上述溝槽內(nèi)壁隔開并沿上述溝槽內(nèi)壁延伸。
3.如權(quán)利要求1所述的半導體器件，其特征在于上述氮氧化層的厚度在0.2nm以上，4nm以下。
4.如權(quán)利要求1所述的半導體器件，其特征在于上述隔離氧化膜含有雜質(zhì)。
5.一種半導體器件制造方法，其特征在于，包括在半導體襯底的元件隔離區(qū)形成溝槽的工序；對上述溝槽內(nèi)壁進行氧化，形成內(nèi)壁氧化膜的工序；用游離基氮化法對上述內(nèi)壁氧化膜的表面進行氮化，形成氮氧化層的工序；以及在上述溝槽內(nèi)埋入隔離氧化膜的工序。
6.如權(quán)利要求5所述的半導體器件制造方法，其特征在于使產(chǎn)生氮游離基的等離子體的電子溫度在1eV以上，1.5eV以下，形成上述氮氧化層。
全文摘要
本發(fā)明的半導體器件包括具有主表面的p型硅襯底(1)；在p型硅襯底(1)的主表面上的元件隔離區(qū)形成的溝槽(2)；在溝槽(2)的內(nèi)壁上形成的內(nèi)壁氧化膜(3)；在內(nèi)壁氧化膜(3)的表面上形成的氮氧化層(4)；以及埋入溝槽(2)內(nèi)的隔離氧化膜(5)。在元件隔離區(qū)上隔著柵氧化膜(6)形成柵電極(7)。
文檔編號H01L21/02GK1467813SQ03119960
公開日2004年1月14日 申請日期2003年3月14日 優(yōu)先權(quán)日2002年7月10日
發(fā)明者西山雅人, 梅田浩司, 司 申請人:三菱電機株式會社