專利名稱：形成具有空腔封裝構(gòu)造的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造多層陶瓷(Multi-layer Ceramics；MLC)封裝構(gòu)造的方法，特別是一種制造具有空腔的低溫共燒陶瓷(Low-Temperature Co-fired Ceramics；LTCC)封裝構(gòu)造的方法。
背景技術(shù)：
體積縮小化是目前所有電子產(chǎn)品的趨勢。此應(yīng)用的趨勢不僅在未來移動電話上可預(yù)見，在所有無線局域網(wǎng)絡(luò)系統(tǒng)(WLAN)，如藍(lán)芽或以IEEE802.11為基礎(chǔ)的系統(tǒng)等，都可以預(yù)期。就以整個產(chǎn)品而言，在微波部分(RF&IF)里的主要元件，除了主動的RF IC和RF模塊外，還包含了大量的被動元件。而其中最獨特的即是表面聲波濾波器(SAWFilters)。基于主動元件在整合技術(shù)上的貢獻(xiàn)，所有元件的總數(shù)有下降的趨勢。但在另一方面表面聲波濾波器的顆數(shù)卻在增加中。隨著移動電話的多功能化，一般而言，每支雙頻GSM移動電話約需4～5顆RF表面聲波濾波器，至于多頻多模的CDMA移動電話，對RF表面聲波濾波器的需求更超過5顆以上。因此為滿足市場上的體積縮小化的要求，表面聲波元件亦必須做出相當(dāng)?shù)呢暙I(xiàn)，否則整個產(chǎn)品縮小體積的夢想將無法達(dá)成。
表面聲波芯片(SAW Chip)上的電極，一般皆由鋁薄膜的對指型換能器(Interdigital Transducer；IDT)構(gòu)成。根據(jù)頻率的要求，線寬需隨頻率的增高而變細(xì)。一般而言為達(dá)到1.7～1.9GHz的頻率，則線寬需在0.5μm左右。此鋁薄膜的厚度，一般而言也不超過1μm。這使得表面聲波芯片的功能，會因空氣中的水分、濕氣或塵粒的附著而產(chǎn)生功能的改變。也因此使氣密式的封裝，對表面聲波元件而言，是絕對必要的。目前市面上可取得能達(dá)到高可靠度的氣密式密封(HermeticSeal)，其結(jié)構(gòu)如圖1所示。
如圖1所示，為現(xiàn)有技術(shù)中表面聲波元件的氣密式封裝構(gòu)造的剖面示意圖。該封裝構(gòu)造10包含了一空腔12，用以保護(hù)一表面聲波元件13，而該空腔12由一底板14、側(cè)面壁16a、16b、16c以及一頂蓋18所形成。一般而言，該底板14以及該側(cè)面壁16a、16b、16c使用陶瓷材料制成，而該頂蓋18除了可由陶瓷材料制成外，亦可由金屬制成。于該底板14的上表面涂有一粘著劑20，用以接合該表面聲波元件13。該表面聲波元件13包含了一壓電基板13a、對指型換能器13b以及連結(jié)接墊13c。該連接接墊13c通過導(dǎo)線22而連接至內(nèi)部接墊24，且該內(nèi)部接墊與外部接墊26電性導(dǎo)通，使得該表面聲波元件13得以電性連接至一外部電路。然而，由于該封裝構(gòu)造10的體積大且其制造成本高，因此，已不符合未來電子裝置的需求。
為了縮小該表面聲波元件封裝構(gòu)造的體積，于是，頒給Gotoh等人的美國專利第6,417,026號揭示了一種「以倒貼方式連接至一基板的表面聲波元件“Acoustic Wave Device Face-down Mounted on asubstrate”」，其有效地將一表面聲波元件的封裝構(gòu)造的體積縮小至一半以上。
如圖2a所示，為Gotoh等人所揭示的表面聲波元件封裝構(gòu)造安裝于一基板的剖面示意圖。該封裝構(gòu)造30具有一表面聲波元件32，該表面聲波元件32包含一壓電基板32a、對指型換能器32b以及連結(jié)接墊32c。于該連結(jié)接墊32c上形成有一絕緣層34，以圍繞于對指型換能器32b以及連結(jié)接墊32c的周圍，而一保護(hù)層36接合于該絕緣層34上，以形成一氣密式空腔38，用以保護(hù)該表面聲波元件32的主要活動表面(main active surface)32d以及該對指型換能器32b。請配合參考圖2b，該連結(jié)接墊32c電性連接一凸塊電極40，該凸塊電極40貫穿該絕緣層34以及該保護(hù)層36，以電性連接至一基板42的電路接線(circuit traces)44上。該表面聲波元件32當(dāng)通過該凸塊(bump)電極40連接至該基板42的電路接線44后，被涂上一內(nèi)層保護(hù)層46，用以松弛應(yīng)力以及隔絕電氣，以及一外層保護(hù)層48，用以增加元件強(qiáng)度及防止水分入侵。
然而，Gotoh等人所揭示的封裝方式雖已大大地減少了整個表面聲波元件封裝構(gòu)造的體積，但其所構(gòu)成的氣密式空腔38的制程仍為復(fù)雜，如圖2b所示。其制程包含了多次曝光顯影、金屬鍍膜及化學(xué)蝕刻的工作程序，因而使得制作成本仍無法大幅度降低。
有鑒于此，本發(fā)明提供一種具有空腔的封裝構(gòu)造及其形成方法，用以縮小單一表面聲波元件封裝構(gòu)造的體積及占用的面積，并降低制造成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提供一種用以形成具有空腔封裝構(gòu)造的方法，用以縮小單一表面聲波元件封裝構(gòu)造的體積及占用的面積，并降低制造成本。
為達(dá)上述目的，本發(fā)明提供一種用以形成具有空腔的封裝構(gòu)造的方法，該方法包含步驟如下(a)提供一芯片元件，其具有一表面電路以及數(shù)個第一接墊位于該表面電路的外緣；(b)提供一多層陶瓷基板，具有一凹洞以及數(shù)個第二接墊位于該凹洞的外緣，其分別對應(yīng)于該表面電路以及該數(shù)個第一接墊；(c)涂覆一膠層于除了該凹洞與該數(shù)個第二接墊外的多層陶瓷基板表面上；(d)通過該膠層而將該芯片元件與該多層陶瓷基板緊密接合，使該表面電路對應(yīng)于該凹洞而形成一空腔，并將該數(shù)個第一接墊與該數(shù)個第二接墊電性連接。


圖1為現(xiàn)有技術(shù)中表面聲波元件的氣密式封裝構(gòu)造的剖面示意圖；
圖2a為現(xiàn)有技術(shù)中表面聲波元件的氣密式封裝構(gòu)造安裝于一基板的剖面示意圖；圖2b為現(xiàn)有技術(shù)中表面聲波元件的氣密式封裝構(gòu)造的剖面示意圖；圖3為根據(jù)本發(fā)明的具有空腔的封裝構(gòu)造分解示圖；圖4為根據(jù)本發(fā)明一實施例的具有空腔的封裝構(gòu)造剖面示圖；圖5為根據(jù)本發(fā)明另一實施例的具有空腔的封裝構(gòu)造剖面示圖；圖6為于一多層陶瓷基板的一初胚上打洞的示意圖；圖7為圖6的多層陶瓷基板的剖面示意圖；圖8為一整片多層陶瓷基板于燒結(jié)后，未切割前的示意圖。
圖中符號說明10封裝構(gòu)造12空腔13表面聲波元件14底板16a、16b、16c 側(cè)面壁18頂蓋20粘著劑22導(dǎo)線24內(nèi)部接墊26外部接墊30封裝構(gòu)造32表面聲波元件32a 壓電基板32b 對指型換能器32c 連結(jié)接墊34絕緣層 36保護(hù)層40凸塊電極42基板44電路接線46內(nèi)層保護(hù)層48外層保護(hù)層 50芯片元件52多層陶瓷基板53基板表面54表面電路56第一接墊58凹洞60第二接墊62膠層64鍍通線路66外部接墊68空腔
70金層72內(nèi)部保護(hù)層74外層保護(hù)層 76線路78元件80初胚82洞口84多層陶瓷基板86凹洞88鍍通線路具體實施方式
下面結(jié)合附圖和實施例詳細(xì)說明本發(fā)明的具體實施方式
。
現(xiàn)請參考圖3，其為根據(jù)本發(fā)明的具有空腔的封裝構(gòu)造分解示圖。圖中顯示一芯片元件50以及一多層陶瓷基板52，其中該芯片元件50上具有一表面電路54以及數(shù)個第一接墊56；該數(shù)個第一接墊56位于該表面電路54的外緣，且與該表面電路電性連接，并用以電性連接至外部電路(未顯示)；而該多層陶瓷基板52的表面53上具有一凹洞58與該表面電路54相對，以及數(shù)個第二接墊60位于該凹洞58的外緣，而與該芯片元件50的數(shù)個第一接墊56相對應(yīng)。于該多層陶瓷基板52的表面53上，除了該凹洞58、該數(shù)個第二接墊60以及該表面53的邊緣外，涂有一膠層62，而該膠層62通常為一粘膠樹脂。
于圖3中，該多層陶瓷基板52具有數(shù)個鍍通線路64(viaconductor)與該數(shù)個第二接墊60各自電性連接，而該數(shù)個鍍通線路64貫穿該多層陶瓷基板52而與數(shù)個外部接墊66連接，用以與其它外部電路(未顯示)連接。
該芯片元件50與該多層陶瓷基板52相對接合時，該數(shù)個第一接墊56對齊該數(shù)個第二接墊60而加壓，使該芯片元件50與該多層陶瓷基板52通過該膠層62而得以緊密接合，并使得該表面電路54對應(yīng)于該凹洞58而形成一空腔68，如圖4所示。
該數(shù)個第二接墊60的表面上通常具有一金層70，該金層70用以使其與該數(shù)個第一接墊56更容易電性接合，而當(dāng)該芯片元件50與該多層陶瓷基板52加壓接合后，通常通過超聲波連結(jié)方式將該數(shù)個第一接墊56與該數(shù)個第二接墊60做一具有足夠強(qiáng)度且可靠的電性連接。另外，于該芯片元件50與該多層陶瓷基板52上，可涂覆一內(nèi)部保護(hù)層72，用以松弛應(yīng)力以及隔絕電氣，而該內(nèi)部保護(hù)層72較佳的材料為硅。該內(nèi)部保護(hù)層72上，可涂覆一外層保護(hù)層74，用以增加元件強(qiáng)度及防止水分入侵，而該外部保護(hù)層74較佳的材料為環(huán)氧樹脂。
應(yīng)了解到，本發(fā)明的多層陶瓷基板52的數(shù)個第二接墊60所電性連接的數(shù)個鍍通線路64可通過該多層陶瓷基板52內(nèi)的內(nèi)部層的線路76而與其它電路連接，例如與該多層陶瓷基板52表面上的一元件78電性連接，如圖5所示。
根據(jù)本發(fā)明的上述實施例中，其中該芯片元件為一表面聲波元件，而該表面電路為一對指型換能器。而應(yīng)了解到，本發(fā)明的空腔的封裝構(gòu)造可應(yīng)用在其它具有表面電路的晶體元件，如石英元件、微機(jī)電(MEMS)元件、半導(dǎo)體元件以及光學(xué)元件上。而根據(jù)本發(fā)明的該多層陶瓷基板可使用的材料如氮化鋁(ALN)、低溫共燒陶瓷(LTCC)、積層共燒陶瓷(MLCC)以及氧化鋁(AL2O3)以及高分子材料等，皆可應(yīng)用于本發(fā)明的實施例中。
根據(jù)本發(fā)明，用以形成具有空腔封裝構(gòu)造的方法包含下列步驟(a)提供一芯片元件，其具有一表面電路以及數(shù)個第一接墊位于該表面電路的外緣，該表面電路通過該數(shù)個第一接墊而與一外部電路電性連接，而該芯片元件如表面聲波元件(SAW Devices)，半導(dǎo)體元件以及光學(xué)元件等；(b)提供一多層陶瓷基板，具有一凹洞以及數(shù)個第二接墊，該數(shù)個第二接墊位于該凹洞的外緣，且該凹洞與該數(shù)個第二接墊分別對應(yīng)于該表面電路以及該數(shù)個第一接墊；(c)涂覆一膠層于除了該凹洞與該數(shù)個第二接墊外的多層陶瓷基板表面上，用以與該芯片元件連接；(d)通過該膠層而將該芯片元件與該多層陶瓷基板緊密接合，使該表面電路對應(yīng)于該凹洞而形成一空腔，接著通過超聲波連結(jié)方式而使該數(shù)個第一接墊與該數(shù)個第二接墊電性連接，其中該數(shù)個第一接墊與該數(shù)個第二接墊較佳可通過一金(Au)層作為其連接接口。于步驟(b)中，該多層陶瓷基板于燒結(jié)前，至少于前一層初胚上打洞，以于燒結(jié)后在該多層陶瓷基板上形成該凹洞。較佳地，該多層陶瓷基板可使用的材料如氮化鋁(ALN)、低溫共燒陶瓷(LTCC)、積層共燒陶瓷(MLCC)以及氧化鋁(AL2O3)以及高分子材料等。
上述的方法另包含步驟涂覆一內(nèi)部保護(hù)層于該芯片元件與該多層陶瓷基板上，用以松弛應(yīng)力以及隔絕電氣；以及涂覆一外層保護(hù)層，用以增加元件強(qiáng)度及防止水分入侵。其中該內(nèi)層保護(hù)層的材料為硅，而該外層保護(hù)層的材料為環(huán)氧樹脂。
如圖1及2a及2b所示，現(xiàn)有表面聲波芯片的復(fù)雜結(jié)構(gòu)，基本上不外乎對表面聲波芯片上鍍有IDT電極及連結(jié)電極的表面提供氣密式的空間，以保護(hù)該表面不受到環(huán)境水分及微塵的影響。而事實上，此IDT的鍍層厚度皆不超過1μm。本發(fā)明應(yīng)用多層陶瓷材料(MLC)，尤其低溫共燒陶瓷(TLCC)作為封裝及線路基材的技術(shù)。一般而言，目前多層陶瓷初胚(Green Sheet)在技術(shù)上可達(dá)到的最小厚度都在50μm左右。此厚度在燒結(jié)后，以厚度方面收縮最多的LTCC技術(shù)而言，也仍有25μm。再另一方面，制成的基板也得有至少300μm的厚度，以達(dá)到一般的強(qiáng)度要求。若以有100μm厚度的多層陶瓷初胚而言，則仍須有6層多層陶瓷初胚堆疊在一起，方能達(dá)到在燒結(jié)后300μm的厚度。根據(jù)此一事實，只需在多層陶瓷的最上一層打上配合各種不同設(shè)計的表面聲IDT圖案的空洞(如圖6，7及8)。其它的貫通式內(nèi)接導(dǎo)線(ViaConductor)或平面導(dǎo)線(Inner Conductor)，則可根據(jù)個別需要，利用此多層的結(jié)構(gòu)實現(xiàn)的。如圖7及8，本發(fā)明則提供最簡單的貫通式貫通式內(nèi)接導(dǎo)線設(shè)計。此設(shè)計將適合把表面聲波芯片封裝成表面粘著技術(shù)(SMT)應(yīng)用的單一芯片尺寸級封裝構(gòu)造(CSP，Chip-Size ScalePackage)。
根據(jù)本發(fā)明的一特征，其中該多層陶瓷基板上的凹洞其形成方式，在于該多層陶瓷基板于燒結(jié)前，至少于第一頂層初胚80或數(shù)頂層初胚上打一洞口82，該洞口82的形狀可為正方形，長方形，橢圓形，或其它用以容納芯片元件的形狀，如圖6所示。的后將具有打洞口82的頂層初胚與數(shù)層未打洞的初胚重疊而進(jìn)行燒結(jié)，以形成一多層陶瓷基板84，而該多層陶瓷基板84上形成有一凹洞86，如圖7所示。應(yīng)了解到，該多層陶瓷基板84上形成有數(shù)個鍍通線路88，用以作為進(jìn)行封裝時的電性連接路徑。如圖8所示為一整片多層陶瓷基板于燒結(jié)后，未切割前的示意圖。
本發(fā)明是利用多層陶瓷技術(shù)(Multi-layer Ceramics；MLC)，尤其是低溫共燒陶瓷技術(shù)(Low-Temperature Co-fired Ceramics；LTCC)來達(dá)成表面聲波元件(SAW Devices)及其模塊更縮小化的封裝。此封裝部材，亦同時為此芯片元件(Chip Device)的基材。利用本發(fā)明的新技術(shù)，不僅可達(dá)到芯片尺寸級封裝構(gòu)造(Chip-Size Package)，亦增加元件的應(yīng)用范圍，并可減少生產(chǎn)成本。
雖然本發(fā)明已以前述實施例揭示，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與修改，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書的范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種形成具有空腔的封裝構(gòu)造的方法，其特征在于，包含下列步驟提供一芯片元件，其具有一表面電路以及數(shù)個第一接墊位于該表面電路的外緣；提供一多層陶瓷基板，具有一凹洞以及數(shù)個第二接墊位于該凹洞的外緣，其分別對應(yīng)于該表面電路以及該數(shù)個第一接墊；涂覆一膠層于除了該凹洞與該數(shù)個第二接墊外的多層陶瓷基板表面上；通過該膠層而將該芯片元件與該多層陶瓷基板緊密接合，使該表面電路對應(yīng)于該凹洞而形成一空腔，并將該數(shù)個第一接墊與該數(shù)個第二接墊電性連接。
2.如權(quán)利要求1所述的方法，其中，該數(shù)個第一接墊與該數(shù)個第二接墊通過超聲波連結(jié)方式而電性連接。
3.如權(quán)利要求2所述的方法，其中，該數(shù)個第一接墊與該數(shù)個第二接墊通過一金層而電性連接。
4.如權(quán)利要求1所述的方法，其中，該芯片元件為一表面聲波元件，而該表面電路為一對指型換能器。
5.如權(quán)利要求1所述的方法，其中，該芯片元件為一半導(dǎo)體元件。
6.如權(quán)利要求1所述的方法，其中，該芯片元件為一光學(xué)元件。
7.如權(quán)利要求1所述的方法，其中，該芯片元件為一石英元件。
8.如權(quán)利要求1所述的方法，其中，該芯片元件為一微機(jī)電元件。
9.如權(quán)利要求1所述的方法，其中，該陶瓷基板的材料由氮化鋁、低溫共燒陶瓷、積層共燒陶瓷以及氧化鋁以及高分子材料所構(gòu)成的群組中選出。
10.如權(quán)利要求1所述的方法，另包含涂覆一內(nèi)部保護(hù)層于該芯片元件與該多層陶瓷基板上，用以松弛應(yīng)力以及隔絕電氣。
11.如權(quán)利要求10所述的方法，另包含涂覆一外層保護(hù)層，用以增加元件強(qiáng)度及防止水分入侵。
12.如權(quán)利要求1所述的方法，其中，該多層陶瓷基板上的凹洞其形成方式，在于該多層陶瓷基板于燒結(jié)前，至少于第一頂層初胚打一洞口，之后將具有打洞口的頂層初胚與數(shù)層未打洞的初胚重疊而進(jìn)行燒結(jié)，以形成該多層陶瓷基板。
13.如權(quán)利要求12所述的方法，其中，該洞口的形狀可為正方形，長方形或橢圓形。
14.一種形成具有凹洞的多層陶瓷基板的方法，其特征在于，包含下列步驟將至少一頂層初胚上打一洞口；提供數(shù)層未打洞的初胚；及將具有打洞口的頂層初胚與該數(shù)層未打洞的初胚重疊而進(jìn)行燒結(jié)。
15.如權(quán)利要求14所述的方法，其中，該洞口的形狀可為正方形，長方形或橢圓形。
16.如權(quán)利要求14所述的方法，其中，該陶瓷基板的材料由氮化鋁、低溫共燒陶瓷、積層共燒陶瓷以及氧化鋁以及高分子材料所構(gòu)成的群組中選出。
全文摘要
本發(fā)明涉及一種用以形成具有空腔封裝構(gòu)造的方法，該方法包含步驟如下(a)提供一芯片元件，其具有一表面電路以及數(shù)個第一接墊位于該表面電路的外緣；(b)提供一多層陶瓷基板，具有一凹洞以及數(shù)個第二接墊位于該凹洞的外緣，其分別對應(yīng)于該表面電路以及該數(shù)個第一接墊；(c)涂覆一膠層于除了該凹洞與該數(shù)個第二接墊外的多層陶瓷基板表面上；(d)通過該膠層而將該芯片元件與該多層陶瓷基板緊密接合，使該表面電路對應(yīng)于該凹洞而形成一空腔，并將該數(shù)個第一接墊與該數(shù)個第二接墊電性連接。
文檔編號H01L23/48GK1599061SQ0315853
公開日2005年3月23日 申請日期2003年9月18日 優(yōu)先權(quán)日2003年9月18日
發(fā)明者洪居萬 申請人:立朗科技股份有限公司