專利名稱：多晶片面對(duì)面堆疊封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多晶片封裝構(gòu)造，特別是涉及一種多晶片面對(duì)面堆疊 封裝構(gòu)造。
背景技術(shù)：
由于電子科技不斷地演進(jìn)，功能性更復(fù)雜、更人性化的產(chǎn)品推陳出新，就 電子產(chǎn)品外觀而言，也朝向輕、薄、短、小的趨勢(shì)設(shè)計(jì)。隨著微小化以及 高運(yùn)作速度需求的增加，多個(gè)晶片會(huì)整合在一封裝構(gòu)造內(nèi)，以達(dá)到兩倍以 上的容量或更多功能的需求，例如在以往的多晶片堆疊封裝構(gòu)造中，其是 將多個(gè)晶片堆疊并封膠在一封裝材料內(nèi)。
請(qǐng)參閱圖1所示，現(xiàn)有習(xí)知多晶片堆疊封裝構(gòu)造100是為背對(duì)背堆疊 型態(tài)，主要包含一基板110、 一第一晶片120、 一第二晶片130、多數(shù)個(gè)焊 線141、 142以及多數(shù)個(gè)外接端子150。該基板110是具有一第一表面111、 一 第二表面112以及一槽孔113。該第一晶片120的主動(dòng)面121是設(shè)置于該第 一表面lll,且該第一晶片120的多數(shù)個(gè)焊墊122是對(duì)應(yīng)該槽孔113。上述 焊線141是通過該槽孔113并電性連接上述焊墊122至該基板110。該第二 晶片130的主動(dòng)面131是具有多數(shù)個(gè)焊墊132,可借由上述焊線142電性連 接上述焊墊132至該基板110。該第二晶片130的背面133是設(shè)置于該第一 晶片120的背面123,也就是說該第一晶片120與該第二晶片130是以背對(duì) 背方式堆疊。上述外接端子150是設(shè)置于該基板110的第二表面112,以供 對(duì)外連接。該多晶片堆疊封裝構(gòu)造100另包含一封膠體160.其是形成于該 基板110的第一表面111與該槽孔113，以密封該第一晶片120、該第二晶 片130與上述焊線142。該封膠體160可另形成于該基板110的第二表面 112的一部分以密封上述焊線141。然而，該多晶片堆疊封裝構(gòu)造的體積會(huì) 隨著所堆疊的晶片增加而增加，故使得晶片堆疊的數(shù)量受限制而無法增加 記憶體容量及/或擴(kuò)充功能。
由此可見，上述現(xiàn)有的多晶片堆疊封裝構(gòu)造在結(jié)構(gòu)與使用上，顯然仍存 在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān) 廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā) 展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān) 業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型的多晶片堆疊封裝構(gòu)造，實(shí) 屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。有鑒于上述現(xiàn)有的多晶片堆疊封裝構(gòu)造存在的缺陷，本發(fā)明人基于從 事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并齡^學(xué)理的運(yùn)用，積 極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型的多晶片面對(duì)面堆疊封裝構(gòu)造，能夠 改進(jìn)一般現(xiàn)有的多晶片堆疊封裝構(gòu)造，使其更具有實(shí)用性。經(jīng)過不斷的研 究、設(shè)計(jì)，并經(jīng)過反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本 發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，jy^見有的多晶片堆疊封裝構(gòu)造存在的缺p氣而 提供一種新型的多晶片面對(duì)面堆疊封裝構(gòu)造，所要解決的技術(shù)問題是使多 晶片的堆疊具有縮小封裝尺寸并縮短電性連接路徑以增進(jìn)效能的功效，從 而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)
本發(fā)明，一種多晶片面對(duì)面堆疊封裝構(gòu)造主要包含一基板、 一第一晶片、一 第二晶片、多數(shù)個(gè)第一凸塊、多數(shù)個(gè)第二凸塊以及多數(shù)個(gè)外接端子。該基
板是具有一第一表面、 一第二表面、多數(shù)個(gè)第一凸塊容置孔與多數(shù)個(gè)第二 凸塊容置孔。該第一晶片的主動(dòng)面是設(shè)置于該基板的該第一表面，并且該 第一晶片是具有多數(shù)個(gè)對(duì)準(zhǔn)在上述第一凸塊容置孔的第一電極。上述第一 凸塊是設(shè)置于上述第一凸塊容置孔內(nèi)并電性連接上述第一電極至該基板。 該第二晶片的主動(dòng)面是設(shè)置于該基板的該第二表面，并且該第二晶片是具 有多數(shù)個(gè)對(duì)準(zhǔn)在上述第二凸塊容置孔的第二電極。上述第二凸塊是設(shè)置于 上述第二凸塊容置孔內(nèi)并電性連接上述第二電極至該基板。上述外接端子 是設(shè)置于該基板。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，上述第一凸塊是可由該基板 的第二表面設(shè)置于上述第一凸塊容置孔內(nèi)，且上述第二凸塊是由該基板的 第一表面設(shè)置于上述第二凸塊容置孔內(nèi)。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該第二晶片是可遮蓋上述第 一凸塊容置孔，以使上述第一凸塊位于該第一晶片與該第二晶片之間。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該第 一晶片是可具有小于該 第二晶片的尺寸，以不遮蓋上述第二凸塊容置孔。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，上述第二凸塊是可位于該第 一晶片的兩側(cè)。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，上述外接端子是可設(shè)置于該 基板的第二表面。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該基板是具有一線路層，其是可形成于該第一表面。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，可另包含有一封膠體，其是 形成于該基板的第一表面，以密封該第一晶片與上述第二凸塊。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該封膠休是可更形成于該基 板的第二表面的一部位，以密封該第二晶片。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，上述外接端子是可設(shè)置于該 基板的第一表面。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該基板是可具有一線路層，其 是形成于該第二表面。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，可另包含有一封膠體，其是 形成于該基板的第二表面，以密封該第二晶片。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該封膠體是可更形成于該基 板的第 一表面的 一部位，以密封該第一晶片與上述第二凸塊。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，可另包含有至少 一第三晶片,其 是設(shè)置于該第二晶片上并電性連接至該基板。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，可另包含有至少 一第四晶片，其 是設(shè)置于該第一晶片上并電性連接至該基板。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該基板是可為一可撓性電路 基板。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，該第 一 晶片與該第二晶片是 可為高頻記憶體晶片。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，上述第一電極是可為焊墊，上 述第二電極是可為凸塊。
在前述的多晶片面對(duì)面堆疊封裝構(gòu)造中，上述第一電極是可為凸塊，上 述第二電極是可為焊墊。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方
案，本發(fā)明多晶片面對(duì)面堆疊封裝構(gòu)造至少具有下列優(yōu)點(diǎn)本發(fā)明具有縮 小封裝尺寸并縮短電性連接路徑以增進(jìn)效能的功效
綜上所述，本發(fā)明是有關(guān)于一種多晶片面對(duì)面堆疊封裝構(gòu)造，主要包 含一基板、 一第一晶片、 一第二晶片、多數(shù)個(gè)第一凸塊、多數(shù)個(gè)第二凸塊 以及多數(shù)個(gè)設(shè)置于該基板的外接端子。該基板是具有多數(shù)個(gè)第一凸塊容置 孔與多數(shù)個(gè)凸塊容置孔。該第一晶片的主動(dòng)面是設(shè)置于該基板的第一表面。 上述第一凸塊是設(shè)置于上述第一凸塊容置孔內(nèi)，以電性連接該第一晶片至 該基板。該第二晶片的主動(dòng)面是設(shè)置于該基板的第二表面。上述第二凸塊 是設(shè)置于上述第二凸塊容置孔內(nèi)，以電性連接該第二晶片至該l^t因此基 板是介設(shè)于面對(duì)面對(duì)疊的晶片之間且凸塊是嵌埋于基板，故具有電性傳導(dǎo)路徑短以及封裝薄化的功效。本發(fā)明具有上述諸多優(yōu)點(diǎn)及實(shí)用價(jià)值，其不 論在產(chǎn)品結(jié)構(gòu)或功能上皆有較大的改進(jìn)，在技術(shù)上有顯著的進(jìn)步，并產(chǎn)生 了好用及實(shí)用的效果，且較現(xiàn)有的多晶片堆疊封裝構(gòu)造具有增進(jìn)的突出的 功效，從而更加適于實(shí)用，并具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠(chéng)為一新穎、進(jìn) 步、實(shí)用的新設(shè)計(jì)。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附 圖，詳細(xì)說明如下。


圖l是現(xiàn)有習(xí)知多晶片堆疊封裝構(gòu)造的截面示意圖。圖2是依據(jù)本發(fā)明的第一具體實(shí)施例， 一種多晶片面對(duì)面堆疊封裝構(gòu) 造的截面示意圖。圖3是依據(jù)本發(fā)明的第一具體實(shí)施例，該多晶片面對(duì)面堆疊封裝構(gòu)造中一基板的頂面示意圖。圖4是依據(jù)本發(fā)明的第二具體實(shí)施例，另一種多晶片面對(duì)面堆疊封裝 構(gòu)造的截面示意圖。圖5是依據(jù)本發(fā)明的第三具體實(shí)施例，另一種多晶片面對(duì)面堆疊封裝 構(gòu)造的截面示意圖。圖6是依據(jù)本發(fā)明的第四具體實(shí)施例，另一種多晶片面對(duì)面堆疊封裝 構(gòu)造的截面示意圖。100:多晶片堆疊封裝構(gòu)造110111:第一表面112113:槽孔120121:主動(dòng)面122123:背面130131:主動(dòng)面132133:背面141142:焊線150160:封膠體200210:基板211212:第二表面213214:第二凸塊容置孔215220:筮一 日g 矛 一 曰日巧221222:第一電極230外接端子多晶片面對(duì)面堆疊封裝構(gòu)造 第一表面 第一凸塊容置孔 線路層主動(dòng)面楚 一 曰 fc!: 矛 一 日日巧面片 片t晶 晶板二 一墊二墊線基第第焊第焊焊2 31:主動(dòng)面232:第二電極241:第一凸塊242:第二凸塊250:外接端子260:封膠體300:多晶片面對(duì)面堆疊封裝構(gòu)造310:基板311:第一表面312:第二表面313:第一凸塊容置孔314:第二凸塊容置孔315:線路層320:第一晶片321:主動(dòng)面322:第一電極330:第二晶片331:主動(dòng)面332:第二電極341:第一凸塊342:第二凸塊350:外接端子360:封膠體400:多晶片面對(duì)面堆疊封裝構(gòu)造410:基板411:第一表面412:第二表面413:第一凸塊容置孔414:第二凸塊容置孔420:第一晶片422:第一電極430第二晶片432:第二電極441:第一凸塊442:第二凸塊450:外接端子460:封膠體470:第三晶片471:焊墊472:焊線480:間隔片500:多晶片面對(duì)面堆疊封裝構(gòu)造510:基板511:第一表面512:第二表面513:第一凸塊容置孔514:第二凸塊容置孔520:第一晶片522:第一電極5 30:第二晶片532:第二電極541:第一凸塊542:第二凸塊550:外接端子560:封膠體570:第三晶片571:焊墊572:焊線580:第四晶片581:焊墊582:焊線590:間隔片具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的多晶片面對(duì)面堆疊封裝構(gòu)造其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)j兌明如后。依據(jù)本發(fā)明的第一具體實(shí)施例，揭示一種多晶片面對(duì)面堆疊封裝構(gòu)造。圖2是為該多晶片面對(duì)面堆疊封裝構(gòu)造的截面示意圖。圖3是為該多晶片面對(duì)面堆疊封裝構(gòu)造中 一基板的頂面示意圖。請(qǐng)參閱圖2所示，該多晶片面對(duì)面堆疊封裝構(gòu)造200主要包含一基板 210、 一第一晶片220、 一第二晶片230、多數(shù)個(gè)第一凸塊2"、多數(shù)個(gè)第二 凸塊242以及多數(shù)個(gè)外接端子250。請(qǐng)參閱圖2及圖3所示，該基板210是 具有一第一表面211、 一第二表面212、多數(shù)個(gè)第一凸塊容置孔213與多數(shù) 個(gè)第二凸塊容置孔214。上述第一凸塊容置孔213與第二凸塊容置孔214是 可貫穿該第一表面211與該第二表面212。較佳地，該基板210是可為一可 撓性電路基板，有利于封裝薄化、輕量化。該第一晶片220是具有一主動(dòng)面221以及多數(shù)個(gè)在該主動(dòng)面221上的 第一電極222。上述第一電極222是可為焊墊。利用晶片駐著材料的祐接，使 得該第一晶片220的該主動(dòng)面221是設(shè)置于該基板210的該第一表面211,并 且上述第一電極222是對(duì)準(zhǔn)在上述第一凸塊容置孔213。請(qǐng)參閱圖2所示，上 述第一凸塊241是設(shè)置于上述第一凸塊容置孔213內(nèi)并電性連接上述第一 電極222至該基板.210的線路層215，故可省略以往的打線電性連接步驟，具有 制程簡(jiǎn)化的方便性及縮短電性傳導(dǎo)路徑的功效。在本實(shí)施例中，該第二晶 片230是可遮蓋上述第一凸塊容置孔213,以使上述第一凸塊241位于該第 一晶片220與該第二晶片230之間。其中，上述第一凸塊241是可由該基 板210的第二表面212設(shè)置于上述第一凸塊容置孔213內(nèi)。該第二晶片230是具有一主動(dòng)面231以及多數(shù)個(gè)在該主動(dòng)面231上的 第二電極232。上述第二電極232是可為凸塊。在本實(shí)施例中，該第一晶片 220與該第二晶片230是可為高頻記憶體晶片，如DDR3DRAM,其頻率是大 于lGHz。利用一晶片l占著材料的翻接，使得該第二晶片230的該主動(dòng)面23] 是設(shè)置于該基板210的該第二表面212,并且上述第二電極232對(duì)準(zhǔn)在上述 第二凸塊容置孔214。請(qǐng)參閱圖2及圖3所示，該第一晶片220是可具有小 于該第二晶片230的尺寸，以不遮蓋上述第二凸塊容置孔214。上述第二凸 塊242是設(shè)置于上述第二凸塊容置孔214內(nèi)并電性連接上述第二電極232 至該基板210,因此可省略以往的打線電性連接，具有縮短電性連接路徑的 功效。其中，上述第二凸塊242是由該基板210的第一表面211設(shè)置于上 述第二凸塊容置孔214內(nèi)。上述第二凸塊242是可位于該第一晶片220的 兩側(cè)。上述外接端子250是設(shè)置于該基板210，以供對(duì)外接合至一外部印刷電 路板。在本實(shí)施例中，上述外接端子250是可設(shè)置于該基板210的第二表 面212。在本實(shí)施例中，上述外接端子250是可包含焊球、錫膏、金屬球、金屬栓或ACF導(dǎo)電膠。此外，較佳地，該基板210是具有一線路層215,其是 可形成于該第一表面211,以使該基板210的核心層為顯露面，以節(jié)省一防 焊層并增加外接端子250的定位性，故可縮小封裝體積及降低制造成本。因此，本發(fā)明是利用兩晶片220與230面對(duì)面堆疊在基板210之間，并 且用以電性連接的凸塊241與242局部嵌埋于基^反210的凸塊容置孔213 與214內(nèi)，得到一種全新首創(chuàng)的多晶片堆疊封裝架構(gòu)。上述晶片220與230 的主動(dòng)面將緊貼于基板210并以凸塊241與242電性連"t妄至該基板210的 該線路層215,使該多晶片面對(duì)面堆疊封裝構(gòu)造200具有較薄厚度、更輕量 化與更短的電性傳導(dǎo)路徑。再者，電性傳導(dǎo)路徑的距離縮短，更可使傳輸 速度提高及電感效應(yīng)降低，有效提高產(chǎn)品的信賴度及可靠度，故可特別運(yùn) 用于DDR3或Rambous高頻記憶體晶片的堆疊封裝。此外，本發(fā)明的結(jié)構(gòu)設(shè) 計(jì)是可同時(shí)沿用既有的封裝制程與打線設(shè)備。更具體而言，該多晶片面對(duì)面堆疊封裝構(gòu)造200可另包含有一封膠體 260,其是形成于該基板210的第一表面211,以密封該第一晶片220與上 述第二凸塊242。該封膠體260是可更形成于該基板210的第二表面212的 一部位，以密封該第二晶片230,但不妨礙上述外接端子25 0的設(shè)置。依據(jù)本發(fā)明的第二具體實(shí)施例，圖4揭示另一種多晶片面對(duì)面堆疊封 裝構(gòu)造的截面示意圖。請(qǐng)參閱圖4所示，該多晶片面對(duì)面堆疊封裝構(gòu)造300 主要包含一基板310、 一第一晶片320、 一第二晶片330、多數(shù)個(gè)第一凸塊 341、多數(shù)個(gè)第二凸塊342以及多數(shù)個(gè)外接端子350。該基板310是具有一 第一表面311、 一第二表面312、多數(shù)個(gè)第一凸塊容置孔313與多數(shù)個(gè)第二 凸塊容置孔314。在本實(shí)施例中，該基板310是為一可撓性電路基板，可更 具有一線路層315,其是形成于該第二表面312。該第一晶片320的主動(dòng)面321是設(shè)置于該基板310的該第一表面311，并 且該第一晶片320是具有多數(shù)個(gè)對(duì)準(zhǔn)在上述第一凸塊容置孔313的第一電 極322。在本實(shí)施例中，上述第一電極322是可為焊墊，亦可為凸塊。上述 第一凸塊341是設(shè)置于上述第一凸塊容置孔313內(nèi)并電性連接上述第一電 極322至該基板310。例如可以利用打線焊針壓焊該線路層315在上述第一 凸塊容置孔313上的引線端，以接合至上述第一凸塊341。該第二晶片330的主動(dòng)面331是設(shè)置于該基板310的該第二表面312，并 且該第二晶片330是具有多數(shù)個(gè)對(duì)準(zhǔn)在上述第二凸塊容置孔314的第二電 極332。在本實(shí)施例中，上述第二電極332是可為焊墊。上述第二凸塊342 是設(shè)置于上述第二凸塊容置孔314內(nèi)并電性連接上述第二電極332至該基 板310。例如可以利用打線焊針形成的結(jié)球端作為上述第二凸塊342，其是 焊接在上述第二電極332,并接合該線路層315在上述第二凸塊容置孔314 的金屬部分。此外，上述外接端子350是設(shè)置于該基板310，以供對(duì)外接合。在本實(shí)施例中，上述外接端子350是可設(shè)置于該基板310的第一表面311。請(qǐng)?jiān)賲?閱圖4所示，該多晶片面對(duì)面堆疊封裝構(gòu)造300可另包含有一封膠體360,其 是形成于該基板310的第二表面312，以密封該第二晶片330。該封膠體360 是可更形成于該基板310的第一表面311的一部位，以密封該第一晶片320 與上述第二凸塊342。因此，利用雙晶片面對(duì)面堆疊且介設(shè)于基板之間，以使晶片的主動(dòng)面 緊貼于該基板的上下表面，并且電性連接的凸塊是局部嵌埋基板內(nèi)，如此 可達(dá)到縮短電性連接路徑以及縮小封裝構(gòu)造的體積。依據(jù)本發(fā)明的第三具體實(shí)施例，圖5揭示另一種多晶片面對(duì)面堆疊封 裝構(gòu)造的截面示意圖。請(qǐng)參閱圖5所示，該多晶片面對(duì)面堆疊封裝構(gòu)造400 大致與第二具體實(shí)施例相同但可堆疊更多晶片，主要包含一基板410、 一第 一晶片420、 一第二晶片430、多數(shù)個(gè)第一凸塊441、多數(shù)個(gè)第二凸塊442 以及多數(shù)個(gè)外接端子450。該基板410是具有一第一表面411、 一第二表面 412、多數(shù)個(gè)第一凸塊容置孔413與多數(shù)個(gè)第二凸塊容置孔414。該第一晶片420是設(shè)置于該基板410的該第一表面411，以使該第一晶 片420的主動(dòng)面緊貼于該基板410,并且該第一晶片420是具有多數(shù)個(gè)對(duì)準(zhǔn) 在上述第一凸塊容置孔413的第一電極422。上述第一凸塊441是設(shè)置于上 述第一凸塊容置孔413內(nèi)并電性連接上述第一電極422至該基板410。該第二晶片430設(shè)置于該基板410的該第二表面412,以使該第二晶片 430的主動(dòng)面緊貼于該基板410，并且該第二晶片430是具有多數(shù)個(gè)對(duì)準(zhǔn)在 上述第二凸塊容置孔414的第二電極432。上述第二凸塊442是設(shè)置于上述 第二凸塊容置孔414內(nèi)并電性連接上述第二電極432至該基板410。上述外 接端子450是設(shè)置于該基板410,以供對(duì)外連接。在本實(shí)施例中，請(qǐng)?jiān)賲㈤唸D5所示，該多晶片面對(duì)面堆疊封裝構(gòu)造40(J 可另包含有至少一第三晶片470,以擴(kuò)充記憶體容量。上述第三晶片470是 可堆疊于該第二晶片430上。每一第三晶片470是具有多數(shù)個(gè)焊墊471，其 是形成該第三晶片470的主動(dòng)面邊緣，并借由多數(shù)個(gè)焊線472電性連接上 述焊墊471至該基板410。在本實(shí)施例中，上述第三晶片470之間是設(shè)有一 間隔片480，以提供上述第三晶片470在正向堆疊時(shí)的打線間隔，并且可避 免位于在較上方的第三晶片470壓觸至相對(duì)下方的上述焊線472。該多晶片面對(duì)面堆疊封裝構(gòu)造400可另包含有一封膠體460,其是密封 該第一晶片420、上述第二凸塊442、該第二晶片430、上述第三晶片470 與上述焊線472。依據(jù)本發(fā)明的第四具體實(shí)施例，圖6揭示另一種多晶片面對(duì)面堆疊封 裝構(gòu)造的截面示意圖，其基本架構(gòu)是與第一具體實(shí)施例相同，更可堆疊更 多晶片。請(qǐng)參閱圖6所示，該多晶片面對(duì)面堆疊封裝構(gòu)造:500主要包含一 基板510、 一第一晶片520、多數(shù)個(gè)第一凸塊541、 一第二晶片530、多數(shù) 個(gè)第二凸塊以及多數(shù)個(gè)外接端子550。該基板510是具有一第一表面200710079370.9 511、 一第二表面512、多數(shù)個(gè)第一凸塊容置孔513與多數(shù)個(gè)第二凸塊容置 孔514。該第一晶片520是設(shè)置于該基板510的該第一表面511,并且該第一晶 片520是具有多數(shù)個(gè)對(duì)準(zhǔn)在上述第一凸塊容置孔513的第一電極522。上述 第一凸塊541是設(shè)置于上述第一凸塊容置孔513內(nèi)并電性連接上述第一電 極522至該基板510。該第二晶片530是設(shè)置于該基板510的該第二表面512,并且該第二晶 片530是具有多數(shù)個(gè)對(duì)準(zhǔn)在上述第二凸塊容置孔514的第二電極532。上述 第二凸塊542是設(shè)置于上述第二凸塊容置孔514內(nèi)并電性連接上述第二電 極532至該基板51Q。上述外接端子550是設(shè)置于該基板510，以供對(duì)外接 合。該多晶片面對(duì)面堆疊封裝構(gòu)造500可另包含有一第三晶片570,其是設(shè) 置于該第二晶片530上并借由多數(shù)個(gè)焊線572電性連接該第三晶片570的 多數(shù)個(gè)焊墊571至該基板510。此外，本發(fā)明不局限晶片所堆疊的數(shù)量。請(qǐng) 在參閱圖6所示，該多晶片面對(duì)面堆疊封裝構(gòu)造500可另包含有至少一第 四晶片580，以擴(kuò)充記憶體容量。上述第四晶片580可堆疊于該第一晶片 520上。每一第四晶片580是具有多數(shù)個(gè)焊墊581，其是形成該第四晶片580 的邊緣，并借由多數(shù)個(gè)焊線582電性連接上述焊墊581至該基板510。在本 實(shí)施例中，上述第四晶片580之間是設(shè)有一間隔片590，以供貼設(shè)其在第四 晶片580,并且可避免位于上方的該第四晶片580壓觸至上述焊線582。其中該多晶片面對(duì)面堆疊封裝構(gòu)造500可另包含有一封膠體560,其是 密封該第一晶片520、上述第二凸塊542、該第二晶片530、上述第三晶片 570、上述第四晶片與上述焊線572、 582。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例 所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍 內(nèi)。
權(quán)利要求
1. 一種多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于該封裝構(gòu)造包含一基板，其是具有一第一表面、一第二表面、多數(shù)個(gè)第一凸塊容置孔與多數(shù)個(gè)第二凸塊容置孔；一第一晶片，其主動(dòng)面是設(shè)置于該基板的該第一表面，并且該第一晶片是具有多數(shù)個(gè)對(duì)準(zhǔn)在上述第一凸塊容置孔的第一電極；多數(shù)個(gè)第一凸塊，其是設(shè)置于上述第一凸塊容置孔內(nèi)并電性連接上述第一電極至該基板；一第二晶片，其主動(dòng)面是設(shè)置于該基板的該第二表面，并且該第二晶片是具有多數(shù)個(gè)對(duì)準(zhǔn)在上述第二凸塊容置孔的第二電極；多數(shù)個(gè)第二凸塊，其是設(shè)置于上述第二凸塊容置孔內(nèi)并電性連接上述第二電極至該基板；以及多數(shù)個(gè)外接端子，其是設(shè)置于該基板。
2、 根據(jù)權(quán)利要求1所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于其 中所述的第一凸塊是由該基板的第二表面設(shè)置于Jiii第一凸塊容置孔內(nèi)，且上 述第二凸塊是由該基板的第一表面設(shè)置于上述第二凸塊容置孔內(nèi)。
3、 根據(jù)權(quán)利要求1所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于其 中所述的第二晶片是遮蓋上述第一凸塊容置孔，以使上述第一凸塊位于該 第 一 晶片與該第二晶片之間。
4、 根據(jù)權(quán)利要求1或3所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在 于其中所述的第一晶片是具有小于該第二晶片的尺寸，以不遮蓋上述第二 凸塊容置孔。
5、 根據(jù)權(quán)利要求4所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于其 中所述的第二凸塊位于該第一晶片的兩側(cè)。
6、 根據(jù)權(quán)利要求1所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于其 中所述的外接端子是設(shè)置于該基板的第二表面。
7、 根據(jù)權(quán)利要求1或6所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在 于其中所述的基板是具有一線路層，其是形成于該第一表面。
8、 根據(jù)權(quán)利要求6所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于其 另包含有一封膠體，其是形成于該基板的第一表面，以密封該第一晶片與 上述第二凸塊。
9、 根據(jù)權(quán)利要求8所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于其 中所述的封膠體是更形成于該基板的第二表面的一部位，以密封該第二晶片。
10、 根據(jù)權(quán)利要求1所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于其中所述的外接端子是設(shè)置于該基板的第一表面。
11、 根據(jù)權(quán)利要求1或10所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征 在于其中所述的基板是具有一線路層，其是形成于該第二表面。
12、 根據(jù)權(quán)利要求IO所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于 其另包含有一封膠體，其是形成于該基板的第二表面，以密封該第二晶片。
13、 根據(jù)權(quán)利要求12所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于 其中所述的封膠體是更形成于該基板的第一表面的一部位，以密封該第一 晶片與上述第二凸塊。
14、 根據(jù)權(quán)利要求1所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征在于 其另包含有至少一第三晶片，其是設(shè)置于該第二晶片上并電性連接至該基 板。
15、 根據(jù)權(quán)利要求1或14所述的多晶片面對(duì)面堆疊封裝構(gòu)造，其特征 在于其另包含有至少一第四晶片，其是設(shè)置于該第一晶片上并電性連接至 該基板。
全文摘要
本發(fā)明是有關(guān)于一種多晶片面對(duì)面堆疊封裝構(gòu)造，主要包含一基板、一第一晶片、一第二晶片、多數(shù)個(gè)第一凸塊、多數(shù)個(gè)第二凸塊以及多數(shù)個(gè)設(shè)置于該基板的外接端子。該基板是具有多數(shù)個(gè)第一凸塊容置孔與多數(shù)個(gè)凸塊容置孔。該第一晶片的主動(dòng)面是設(shè)置于該基板的第一表面。上述第一凸塊是設(shè)置于上述第一凸塊容置孔內(nèi)，以電性連接該第一晶片至該基板。該第二晶片的主動(dòng)面是設(shè)置于該基板的第二表面。上述第二凸塊是設(shè)置于上述第二凸塊容置孔內(nèi)，以電性連接該第二晶片至該基板。因此，基板是介設(shè)于面對(duì)面對(duì)疊的晶片之間且凸塊是嵌埋于基板，故具有電性傳導(dǎo)路徑短以及封裝薄化的功效。
文檔編號(hào)H01L25/00GK101246877SQ200710079370
公開日2008年8月20日 申請(qǐng)日期2007年2月15日 優(yōu)先權(quán)日2007年2月15日
發(fā)明者何淑靜, 劉安鴻, 李宜璋, 林勇志, 黃祥銘 申請(qǐng)人:南茂科技股份有限公司