專利名稱：具有與應(yīng)變半導(dǎo)體基片形成肖特基或肖特基類接觸的源極和/或漏極的場(chǎng)效應(yīng)晶體管的制作方法
相關(guān)申請(qǐng)的對(duì)照本申請(qǐng)要求2002年1月23日提交的美國(guó)臨時(shí)專利申請(qǐng)60/351114、2002年1月25日提交的美國(guó)臨時(shí)專利申請(qǐng)60/319098以及2002年5月16日提交的美國(guó)臨時(shí)專利申請(qǐng)60/381320的優(yōu)先權(quán)，在此全文并入以供參考。
背景技術(shù)：
本發(fā)明涉及用于調(diào)整電流的裝置，并具有對(duì)集成電路(IC)環(huán)境中這些裝置制造的特殊應(yīng)用。尤其是，它涉及具有肖特基勢(shì)壘源極和/或漏極的用于調(diào)整電流的晶體管。


圖1示出了本技術(shù)領(lǐng)域中已知的一種場(chǎng)效應(yīng)晶體管(FET)，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。如圖所示，MOSFET裝置100通常包括硅基片110、由溝道區(qū)140分開(kāi)的摻雜雜質(zhì)的源極120和摻雜雜質(zhì)的漏極130。在溝道區(qū)140頂上的是絕緣層150，它通常由氧化硅制成。由導(dǎo)電材料制成的柵電極160設(shè)置在絕緣層150上。絕緣層170通常圍繞柵電極160。場(chǎng)氧化物(field oxide)180使得裝置100相互電絕緣。在將合適的電壓Vg施加到柵電極160時(shí)，電流經(jīng)過(guò)溝道區(qū)140在源極120和漏極130之間流動(dòng)。該電流被稱作驅(qū)動(dòng)電流，或者Id。
電流調(diào)整裝置的設(shè)計(jì)中的一種考慮是電荷載流子遷移率或者是電荷載流子(即，電子或空穴)在溝道區(qū)140中穿過(guò)基片晶格的容易性。由常規(guī)MOSFET理論，驅(qū)動(dòng)電流與載流子遷移率線性成比例。具有較高電荷載流子遷移率的溝道區(qū)140允許電荷載流子在源極120和漏極130之間以較少的時(shí)間行進(jìn)，并在載流子傳輸過(guò)程中消耗較少能量。一種用于增加溝道區(qū)140的電荷載流子遷移率的已知技術(shù)是采用應(yīng)變基片。例如，與非應(yīng)變硅相比，應(yīng)變硅中電子和空穴的遷移率可以分別提升約二和十倍。(M.V.Fischetti，S.E.Laux，Journal of Applied Physics(應(yīng)用物理雜志)，vol80no.4，1996年8月15日，pp.2234-52)。結(jié)果，期望具有應(yīng)變硅溝道區(qū)140的MOSFET裝置表明優(yōu)于常規(guī)非應(yīng)變硅裝置的功率和速度性能特性。
用于制造MOSFET裝置的另一種已知基片是絕緣體上外延硅(SOT)基片。這種半導(dǎo)體基片包括埋入的氧化層以降低源極到漏極的泄漏電流和寄生電容。現(xiàn)有技術(shù)包括具有應(yīng)變SOI層的半導(dǎo)體基片上MOSFET裝置的制造(B.Metzger，″Silicon Takesthe Strain for RF Applications(硅為了RF應(yīng)用采用應(yīng)變)，″CompoundSemiconductor(化合物半導(dǎo)體)，vol 7，no7，2001年8月；T.Mizuno，“Design forScaled Thin Film Strained-SOI CMOS Devices with Higher Carrier Mobility(用于具有高載流子遷移率的成比例薄膜應(yīng)變SOI CMOS裝置的設(shè)計(jì))，”IEDMProceedings，2002年12月，p.31。)但是，具有雜質(zhì)摻雜的源極和漏極以及應(yīng)變硅溝道的MOSFET的實(shí)驗(yàn)結(jié)果示出，這些裝置不能完全地從載流子遷移率的改善中得益。例如，在一項(xiàng)研究中，70％的電子遷移率改善僅引起35％的驅(qū)動(dòng)電流改善。(K.Rim，S.Koester，M.Hargrove，J.Chu，P.M.Mooney，J.Ott，T.Kanarsky，P.Ronsheim，M.Ieong，A.Grill，H.-S.P.Wong，Proceedings of the 2001 IEEE VLSI Symposium，Kyoto，Japan(2001).)因?yàn)轵?qū)動(dòng)電流與遷移率線性地成比例，驅(qū)動(dòng)電流的35％的凈提升表示對(duì)于該實(shí)例，電子的有效遷移率僅改善了35％。
本技術(shù)領(lǐng)域內(nèi)需要一種FET，它具有應(yīng)變基片，呈現(xiàn)有效遷移率的改善，以及更接近載流子遷移率改善的驅(qū)動(dòng)電流改善。
發(fā)明概述在一個(gè)實(shí)施例中，本發(fā)明是FET，它具有肖特基勢(shì)壘源極和/或漏極以及應(yīng)變半導(dǎo)體基片。在該實(shí)施例中，裝置包括應(yīng)變半導(dǎo)體基片。源電極和漏電極與應(yīng)變基片接觸，且至少一個(gè)電極與基片形成肖特基或肖特基類接觸。源電極和漏電極由溝道分開(kāi)。絕緣層置于溝道上的應(yīng)變基片上。柵電極置于絕緣層上。
在另一個(gè)實(shí)施例中，本發(fā)明是一種在應(yīng)變半導(dǎo)體基片上制造肖特基勢(shì)壘FET的方法。在該實(shí)施例中，該方法包括提供應(yīng)變半導(dǎo)體基片。它進(jìn)一步包括提供與應(yīng)變基片接觸的電絕緣層。該方法還包括在絕緣層上提供柵電極，從而暴露鄰近柵電極的一個(gè)或多個(gè)區(qū)域上的基片。該方法還包括沉積金屬薄膜和使金屬與暴露的應(yīng)變基片反應(yīng)，從而在基片上形成肖特基或肖特基類源電極和漏電極。
雖然揭示了多個(gè)實(shí)施例，但通過(guò)以下的詳細(xì)描述，本發(fā)明的其它實(shí)施例也是本技術(shù)領(lǐng)域內(nèi)熟練技術(shù)人員顯而易見(jiàn)的，以下描述示出并描述了本發(fā)明的說(shuō)明性實(shí)施例。如將被實(shí)現(xiàn)的，本發(fā)明能在各種明顯的方面中修改，而不背離本發(fā)明的精神和范圍。因此，附圖和詳細(xì)描述被認(rèn)為是說(shuō)明性的而非限制性的。
附圖概述圖1是現(xiàn)有技術(shù)已知的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的剖視圖。
圖2是根據(jù)本發(fā)明實(shí)施例的具有應(yīng)變基片的肖特基勢(shì)壘場(chǎng)效應(yīng)晶體管(FET)的剖視圖。
圖3是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的應(yīng)變肖特基勢(shì)壘FET制造方法的流程圖。
具體實(shí)施例方式
圖2示出肖特基勢(shì)壘FET裝置200。裝置200包括半導(dǎo)體基片210，其中形成了由溝道240分開(kāi)的源極220和漏極225?；?10的應(yīng)變的。在一個(gè)實(shí)施例中，基片由應(yīng)變硅構(gòu)成。在另一個(gè)實(shí)施例中，使用了其它應(yīng)變半導(dǎo)體材料。例如，在一個(gè)實(shí)施例中，在應(yīng)變SOI基片上制造該裝置。該實(shí)施例提供了改善載流子遷移率以及降低源極到漏極泄漏和寄生電容耦合的雙重優(yōu)點(diǎn)。
在一個(gè)實(shí)施例中，源極220或者漏極225(或者這兩者)部分或全部由金屬硅化物組成。因?yàn)樵礃O220和/或漏極225部分由金屬組成，所以它們與基片210形成肖特基接觸或者肖特基類區(qū)域230、235。“肖特基接觸”由金屬和半導(dǎo)體之間的接觸限定，而“肖特基類區(qū)域”是由半導(dǎo)體和金屬附近形成的區(qū)域?？梢酝ㄟ^(guò)從金屬硅化物形成源極220或漏極225來(lái)形成肖特基接觸或肖特基類區(qū)域230、235。在本發(fā)明的一個(gè)實(shí)施例中，源極220或漏極225(或者這兩者)部分或全部由硅化鉑、硅化鈀、硅化銥或者稀土元素的硅化物組成。
肖特基接觸或肖特基類區(qū)域230、235位于源極220和漏極225之間形成的溝道區(qū)240附近的區(qū)域中。在本發(fā)明的一個(gè)實(shí)施例中，用常規(guī)非均勻摻雜剖面(profile)將溝道區(qū)240雜質(zhì)摻雜，諸如暈植入(halo implant)。在另一個(gè)實(shí)施例中，摻雜剖面在垂直方向上顯著改變并通常在橫向上恒定，如共同轉(zhuǎn)讓的美國(guó)專利6303479B1(479專利)和美國(guó)專利6495882(882專利)所描述的，在此全文并入以供參考。對(duì)于本發(fā)明，裝置中使用的特殊摻雜剖面不是關(guān)鍵性的。
絕緣層250置于溝道區(qū)240上。絕緣層250由諸如氧化硅的材料或者任何其它電絕緣材料構(gòu)成。在本發(fā)明的一個(gè)實(shí)施例中，具有高介電常數(shù)(即，高K)的材料被用作絕緣層250。高K材料的實(shí)例是那些具有比氧化硅的介電常數(shù)更大的介電常數(shù)的材料，例如包括諸如TiO2的金屬氧化物。結(jié)合肖特基勢(shì)壘裝置使用高K柵極絕緣層將引起驅(qū)動(dòng)電流的附加改善，如2001年8月10日提交的共同待批的美國(guó)專利申請(qǐng)No.09/928124和09/928163中所說(shuō)明的，在此全文并入以供參考。另一個(gè)實(shí)施例是應(yīng)變SOI基片上制造的肖特基勢(shì)壘FET并包括高K柵極絕緣層。本發(fā)明的另一個(gè)實(shí)施例包括高K柵極絕緣層和通常恒定的橫向摻雜剖面(如479專利中闡述的)，結(jié)合應(yīng)變硅，肖特基勢(shì)壘裝置。又一個(gè)實(shí)施例是應(yīng)變SOI基片上制造的肖特基勢(shì)壘裝置，該應(yīng)變SOI基片包括高K柵極絕緣層，以及通常恒定的橫向摻雜剖面，如479專利中闡述的。
柵電極260置于絕緣層250上，而薄絕緣層270設(shè)置在柵電極260的一個(gè)或多個(gè)柵極側(cè)壁上。柵電極260可以由多晶硅、金屬或者任何導(dǎo)電材料摻雜。場(chǎng)氧化物280使裝置相互電絕緣。
本發(fā)明的原理可應(yīng)用于本技術(shù)領(lǐng)域內(nèi)已知的各種應(yīng)變半導(dǎo)體基片上構(gòu)建的裝置中。但是，通過(guò)實(shí)例，根據(jù)本發(fā)明的一個(gè)實(shí)施例，應(yīng)變半導(dǎo)體如下構(gòu)建。諸如硅的第一應(yīng)變半導(dǎo)體層210沉積在諸如硅鍺的第二層205上，從而第一應(yīng)變半導(dǎo)體層210和第二層205之間的晶格失配引起第一層210中的應(yīng)變。在一個(gè)實(shí)施例中，第二層205是薄膜。在另一個(gè)實(shí)施例中，薄膜205沉積在諸如硅的基片215上。本發(fā)明的其它實(shí)施例針對(duì)其它已知應(yīng)變硅基片上構(gòu)建的肖特基勢(shì)壘裝置。
常規(guī)FET必須是表面?zhèn)鲗?dǎo)裝置。如圖1所示，載流子165離開(kāi)源極120并橫穿溝道區(qū)140，在這段時(shí)間內(nèi)載流子165經(jīng)受由基片110和柵極絕緣層150之間的接觸平面限定的界面155的強(qiáng)吸引。由于界面155的粗糙，載流子165通常經(jīng)受許多表面散射作用。表面散射現(xiàn)象直接降低溝道區(qū)140中載流子的遷移率，這導(dǎo)致了較低的有效載流子遷移率。界面155處電荷載流子165的表面散射造成使用應(yīng)變硅基片的常規(guī)FET性能改善的顯著不足。
另一方面，在肖特基勢(shì)壘FET裝置200中，載流子290在與金屬源極220的表面垂直的起始方向上被從源極220場(chǎng)致發(fā)射。它們主要在塊硅中橫穿的溝道240，而不沿應(yīng)變基片210和絕緣氧化物250之間的接觸平面所限定的界面255。因此，載流子290經(jīng)受很少的由界面255處的表面粗糙引起的散射作用，使得對(duì)于塊硅中觀察到的電子和空穴的有效載流子遷移率改善分別更接近于2倍和10倍的改善。源極220和漏極225之間的距離被表示為溝道長(zhǎng)度245。有效載流子遷移率的改善隨著裝置200的溝道長(zhǎng)度245的降低而增加。
圖3示出根據(jù)本發(fā)明一個(gè)實(shí)施例的肖特基勢(shì)壘FET的制造方法。如圖3所示，該方法始于被應(yīng)變的硅基片(塊302)。生長(zhǎng)薄屏蔽(screen)氧化物(在一個(gè)實(shí)施例中，約200埃)以便用作植入掩模(塊304)。隨后通過(guò)屏蔽氧化物將合適的溝道摻雜物種類(例如分別用作P型和N型的砷和硼)離子植入到硅中的預(yù)定深度(塊306)。
隨后，將屏蔽氧化物除去，生長(zhǎng)薄柵極氧化物(在一個(gè)實(shí)施例中，約35埃)(塊308)。在柵極氧化物生長(zhǎng)后緊接著就地?fù)诫s的硅膜(塊310)。該膜由例如用于N型裝置的磷和用于P型裝置的硼高濃度摻雜。使用平版印刷技術(shù)和對(duì)氧化物來(lái)說(shuō)高度選擇性的硅蝕刻，將柵電極形成圖案(塊312)。隨后，薄氧化物(在一個(gè)實(shí)施例中，約100埃)被熱生長(zhǎng)于硅柵電極的頂面和側(cè)壁上(塊314)。隨后，各向異性蝕刻被用于除去水平面上的氧化物層(因此將硅暴露出)，同時(shí)將其保留在垂直面上(塊316)。在這些步驟之后，形成側(cè)壁氧化物，柵電極中和裝置的溝道區(qū)中的摻雜物都被電激活。
接著，合適的金屬(例如，用于P型裝置的鉑和用于N型裝置的鉺)被沉積在所有暴露的表面上用作覆蓋層(在一個(gè)實(shí)施例中，約400埃)(塊318)。隨后，在特定時(shí)間內(nèi)以特定溫度將晶片退火，從而在金屬與硅直接接觸的的位置處，產(chǎn)生化學(xué)反應(yīng)，將金屬轉(zhuǎn)換成金屬硅化物(塊320)。例如，在一個(gè)實(shí)施例中，在少于約60分鐘的時(shí)間內(nèi)以約400℃和約500℃之間的最大溫度形成硅化鉑。在另一個(gè)實(shí)施例中，在少于約1分鐘的時(shí)間內(nèi)以約400℃和約600℃之間的最大溫度形成硅化鉺。與非硅表面直接接觸的金屬不受影響。隨后，濕化學(xué)蝕刻(用于鉑的王水，用于鉺的HNO3)被用于除去未反應(yīng)的金屬，同時(shí)使得金屬硅化物不受影響(塊322)?，F(xiàn)在，完成了應(yīng)變肖特基勢(shì)壘FET裝置并準(zhǔn)備電接觸到柵極、源極和漏極。
必須通過(guò)具有超過(guò)800C的溫度的處理形成常規(guī)FET的源電極和漏電極。本技術(shù)領(lǐng)域中已知，高溫制造步驟，即采用800℃以上的溫度的步驟，會(huì)改變和/或劣化用于改善FET裝置性能的新材料的屬性。新材料的實(shí)例包括應(yīng)變半導(dǎo)體基片和高K柵極絕緣體。例如，以高溫處理應(yīng)變半導(dǎo)體基片會(huì)松弛(relax)應(yīng)變層，從而降低應(yīng)變半導(dǎo)體基片中電荷載流子遷移率的改善。
另一方面，如2002年5月16日提交的美國(guó)臨時(shí)專利申請(qǐng)60/381320中說(shuō)明的，在肖特基勢(shì)壘FET制造過(guò)程期間，通過(guò)具有比常規(guī)雜質(zhì)摻雜的源極和漏極MOSFET裝置制造過(guò)程中使用的溫度小的溫度的硅化物反應(yīng)過(guò)程形成源電極和漏電極。更具體地，用于形成本發(fā)明的肖特基或肖特基類源極和漏極區(qū)的硅化物反應(yīng)步驟可以是小于800℃，如以上詳細(xì)說(shuō)明的。因此，可以將應(yīng)變硅基片和高K柵極絕緣體與肖特基勢(shì)壘FET制造過(guò)程結(jié)合，而不劣化應(yīng)變硅和/或高K柵極絕緣體的屬性。
該過(guò)程僅僅是實(shí)現(xiàn)應(yīng)變、金屬源極/漏極肖特基FET裝置的一種可能方法。本技術(shù)領(lǐng)域內(nèi)熟練的技術(shù)人員將理解，存在很多其它變型和可選方案。例如，所述過(guò)程中的各種步驟可以由本技術(shù)領(lǐng)域內(nèi)已知的等效步驟代替。同樣，各種步驟中的一個(gè)或多個(gè)可以從制造過(guò)程中省去。在本發(fā)明的一個(gè)實(shí)施例中，制造方法包括應(yīng)變硅基片的制造。如以上進(jìn)一步描述的，在一個(gè)實(shí)例性實(shí)施例中，這是通過(guò)在具有大晶格結(jié)構(gòu)的材料(諸如硅鍺)的層上沉積硅層來(lái)實(shí)現(xiàn)的。隨后，以上述方式處理該應(yīng)變硅基片。用于制造應(yīng)變硅基片的許多其它技術(shù)是本技術(shù)領(lǐng)域內(nèi)已知的并可以結(jié)合本發(fā)明的教導(dǎo)使用。例如，在一個(gè)實(shí)施例中，在氧化物絕緣體上制造應(yīng)變硅基片，形成應(yīng)變SOI基片，如化合物半導(dǎo)體(Compound Semiconductor)文章中所描述的。
通過(guò)使用本發(fā)明的技術(shù)，可以充分改善諸如FET的晶體管的功率和速度性能。雖然已參考較佳實(shí)施例描述了本發(fā)明，但本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員將理解，可以在形式和細(xì)節(jié)上進(jìn)行改變而不背離本發(fā)明的精神和范圍。例如，雖然以參考FET裝置描述了許多實(shí)施例，但其它晶體管型裝置也可以采用本發(fā)明的技術(shù)。
所有上述參考都在此全文并入以供參考。雖然已參考較佳實(shí)施例描述了本發(fā)明，但本技術(shù)領(lǐng)域內(nèi)熟練的技術(shù)人員可以理解，可以在形式和細(xì)節(jié)上進(jìn)行改變而不背離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種用于調(diào)整電流的裝置，其特征在于，所述裝置包括應(yīng)變半導(dǎo)體基片；柵電極，它位于所述應(yīng)變半導(dǎo)體基片上；以及源電極和漏電極，它們與所述應(yīng)變半導(dǎo)體基片接觸，源電極和漏電極中的至少一個(gè)與應(yīng)變半導(dǎo)體基片形成肖特基或肖特基類接觸，所述源極和漏極由溝道隔開(kāi)。
2.如權(quán)利要求1所述的裝置，其特征在于，所述源電極和漏電極由選自以下的材料構(gòu)成硅化鉑、硅化鈀或硅化銥。
3.如權(quán)利要求1所述的裝置，其特征在于，所述源電極和漏電極由選自以下的材料構(gòu)成稀土硅化物。
4.如權(quán)利要求1所述的裝置，其特征在于，所述源電極和漏電極中的至少一個(gè)至少在靠近溝道的區(qū)域中與應(yīng)變半導(dǎo)體基片形成肖特基或肖特基類接觸。
5.如權(quán)利要求1所述的裝置，其特征在于，源電極和漏電極中的至少一個(gè)與應(yīng)變半導(dǎo)體基片之間的整個(gè)界面與應(yīng)變半導(dǎo)體基片形成肖特基接觸或肖特基類區(qū)域。
6.如權(quán)利要求1所述的裝置，其特征在于，所述溝道具有溝道摻雜物。
7.如權(quán)利要求6所述的裝置，其特征在于，溝道摻雜物濃度在垂直方向上顯著變化而在橫向上是大體恒定的。
8.如權(quán)利要求6所述的裝置，其特征在于，所述溝道摻雜物選自砷、磷、銻、硼、銦或鎵。
9.如權(quán)利要求1或7所述的裝置，其特征在于，所述溝道長(zhǎng)度小于或等于約100nm。
10.如權(quán)利要求1所述的裝置，其特征在于，所述柵電極包括柵極絕緣體，它包括置于應(yīng)變半導(dǎo)體基片上的電絕緣層；以及所述絕緣層上的導(dǎo)電膜。
11.如權(quán)利要求10所述的裝置，其特征在于，所述柵電極還包括柵極側(cè)壁隔離物，它包括柵電極的至少一個(gè)側(cè)壁上的至少一個(gè)側(cè)壁絕緣層。
12.如權(quán)利要求10所述的裝置，其特征在于，所述柵極絕緣體具有大于4.0的介電常數(shù)。
13.如權(quán)利要求10所述的裝置，其特征在于，所述柵極絕緣體由選自以下的材料構(gòu)成金屬氧化物。
14.如權(quán)利要求12所述的裝置，其特征在于，所述溝道具有溝道摻雜物。
15.如權(quán)利要求14所述的裝置，其特征在于，溝道摻雜物濃度在垂直方向上顯著改變而在橫向上是大體恒定的。
16.如權(quán)利要求1或14所述的裝置，其特征在于，所述應(yīng)變半導(dǎo)體基片是應(yīng)變SOI基片。
17.如權(quán)利要求1所述的裝置，其特征在于，所述裝置是MOSFET。
18.一種用于調(diào)整電流的裝置的制造方法，其特征在于，所述方法包括提供應(yīng)變半導(dǎo)體基片；在所述應(yīng)變半導(dǎo)體基片上提供柵電極；以及提供與應(yīng)變半導(dǎo)體基片接觸的源電極和漏電極，源電極和漏電極中的至少一個(gè)與應(yīng)變半導(dǎo)體基片形成肖特基或肖特基類接觸，所述源極和漏極由溝道分開(kāi)。
19.如權(quán)利要求18所述的方法，其特征在于，所述源電極和漏電極由選自以下的材料構(gòu)成硅化鉑、硅化鈀或硅化銥。
20.如權(quán)利要求18所述的方法，其特征在于，所述源電極和漏電極由選自以下的材料構(gòu)成稀土硅化物。
21.如權(quán)利要求18所述的方法，其特征在于，所述源電極和漏電極中的至少一個(gè)至少在靠近溝道的區(qū)域中與應(yīng)變半導(dǎo)體基片形成肖特基或肖特基類接觸。
22.如權(quán)利要求18所述的方法，其特征在于，源電極和漏電極中的至少一個(gè)與應(yīng)變半導(dǎo)體基片之間的整個(gè)界面與應(yīng)變半導(dǎo)體基片形成肖特基接觸或肖特基類區(qū)域。
23.如權(quán)利要求18所述的方法，其特征在于，還包括提供溝道摻雜物的步驟。
24.如權(quán)利要求23所述的方法，其特征在于，還包括提供溝道摻雜物，從而摻雜物濃度在垂直方向上顯著變化而在橫向上大體是恒定的。
25.如權(quán)利要求23所述的方法，其特征在于，所述溝道摻雜物是選自砷、磷、銻、硼、銦或鎵。
26.如權(quán)利要求18或24所述的方法，其特征在于，所述溝道長(zhǎng)度小于或等于約100nm。
27.如權(quán)利要求18所述的方法，其特征在于，通過(guò)以下步驟提供柵電極提供柵極絕緣體，它包括應(yīng)變半導(dǎo)體基片上的電絕緣層；在絕緣層上提供導(dǎo)電膜；將導(dǎo)電膜形成圖案并蝕刻，以便形成柵電極；以及通過(guò)在柵電極的至少一個(gè)側(cè)壁上提供至少一個(gè)側(cè)壁絕緣層形成柵極側(cè)壁隔離物。
28.如權(quán)利要求27所述的方法，其特征在于，所述柵極絕緣體具有大于4.0的介電常數(shù)。
29.如權(quán)利要求27所述的方法，其特征在于，所述柵極絕緣體選自以下材料金屬氧化物。
30.如權(quán)利要求28所述的方法，其特征在于，進(jìn)一步包括提供溝道摻雜物的步驟。
31.如權(quán)利要求30所述的方法，其特征在于，還包括提供溝道摻雜物的步驟，從而摻雜物濃度在垂直方向上顯著改變而在橫向上大體是恒定的。
32.如權(quán)利要求18或30所述的方法，其特征在于，所述應(yīng)變半導(dǎo)體基片是應(yīng)變SOI基片。
33.如權(quán)利要求18所述的方法，其特征在于，所述裝置是MOSFET。
34.如權(quán)利要求18或27所述的方法，其特征在于，還包括以下步驟將鄰近柵電極的至少一部分的應(yīng)變半導(dǎo)體基片暴露；在應(yīng)變半導(dǎo)體基片上沉積金屬薄膜；以及使金屬與暴露部分反應(yīng)，從而肖特基或肖特基類源電極和漏電極形成于應(yīng)變半導(dǎo)體基片的暴露部分上。
35.如權(quán)利要求34所述的方法，其特征在于，采用具有小于800℃的最大溫度的退火形成所述源電極和漏電極。
全文摘要
本發(fā)明是一種場(chǎng)效應(yīng)晶體管，它具有應(yīng)變半導(dǎo)體基片和肖特基勢(shì)壘源電極和漏電極，以及用于制造晶體管的方法。肖特基勢(shì)壘場(chǎng)效應(yīng)晶體管的大量電荷載流子輸運(yùn)特性最小化了載流子表面散射，與常規(guī)裝置相比，這使得應(yīng)變基片提供這種裝置中改善了的功率和速度性能特性。
文檔編號(hào)H01L29/78GK1620729SQ03802548
公開(kāi)日2005年5月25日 申請(qǐng)日期2003年1月15日 優(yōu)先權(quán)日2002年1月23日
發(fā)明者J·P·斯尼的, J·M·拉森 申請(qǐng)人:斯平內(nèi)克半導(dǎo)體股份有限公司