專利名稱：具有凹陷溝道的應變半導體裝置以及形成該裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置，特別涉及一種具有凹陷溝道的互補型金屬氧化物半導體(CMOS)晶體管。
背景技術(shù)：
過去數(shù)十年間，金屬氧化物半導體場效應晶體管(MOSFETs)尺寸的縮減，包括柵極長度及柵極氧化層厚度的縮減，使得集成電路的速度、性能、密度及每單元功能成本能夠持續(xù)進步。為了更進一步加強晶體管的表現(xiàn)，已利用在半導體基板的部分的應變溝道區(qū)制作金屬氧化物半導體場效應晶體管裝置。應變溝道區(qū)可增強載流子遷移率，從而增進在 η-溝道(NM0SFET)或ρ-溝道(PM0SFET)時的表現(xiàn)。一般而言，可在NM0SFET晶體管的η溝道中，在源極到漏極的方向引發(fā)伸張應力以增加電子遷移率，而在PM0SFET晶體管的ρ溝道中，在源極到漏極的方向引發(fā)壓縮應力以增加空穴遷移率?，F(xiàn)有多個方法將應力引進晶體管溝道區(qū)。方法之一是通過在源極/漏極區(qū)的基板中形成凹陷以引進溝道區(qū)的應力。例如， 在源極/漏極區(qū)的凹陷區(qū)中，可通過外延生長一應力引發(fā)層，如硅鍺，其相較于硅具有較大晶格結(jié)構(gòu)，如此可在硅基板上形成在溝道區(qū)具有壓縮應力的PMOS裝置。相似的，在源極/ 漏極區(qū)的凹陷區(qū)中，可通過外延生長一應力引發(fā)層，如碳化硅，其相較于硅具有較小晶格結(jié)構(gòu)，如此可在硅基板上形成溝道區(qū)具有伸張應力的NMOS裝置。在此方法中，應力引發(fā)層限于在源極/漏極區(qū)中較重摻雜的區(qū)域，因此源極/漏極延伸區(qū)或柵極與源極/漏極延伸區(qū)的重疊區(qū)對于溝道區(qū)的應力，具有極少或幾乎不具貢獻性。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，在一實施例中，提供一半導體裝置，該半導體裝置包含基板、在基板上的柵極介電材料及在柵極介電材料上的柵極。柵極置放于基板的凹陷中，而在柵極兩側(cè)的源極/漏極區(qū)包括一應力引發(fā)材料，使得應力引發(fā)材料擴展進入源極/漏極的延伸與柵極邊緣重疊的區(qū)域。該柵極下的凹陷可有側(cè)壁具{111}表面方向且為U型或其類似形狀。在另一實施例中，提供具應力溝道區(qū)的半導體裝置的形成方法，并提供具虛置柵極以及在虛置柵極兩側(cè)的第一凹陷及第二凹陷的基板，該第一及第二凹陷以應力引發(fā)材料填塞。移除虛置柵極而在第一凹陷與第二凹陷中間形成第三凹陷。在第三凹陷的底部形成柵極介電材料，并且在該柵極介電材料上形成柵極。第一凹陷及第二凹陷擴展至柵極下方， 而進入源極/漏極的延伸與柵極邊緣重疊的區(qū)域。本發(fā)明相較于其他已知系統(tǒng)可在溝道區(qū)顯示較高且較均勻的應力。為讓本發(fā)明的上述及其他目的、特征、及優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合附圖，作詳細說明如下。


圖1 圖4為一系列剖面圖，說明一實施例形成半導體裝置的中間階段。圖5 圖6為一系列剖面圖，說明另一實施例形成半導體裝置的中間階段。主要附圖標記說明100 -、基板102 -、晶體管
104 -、虛置柵極105 -、虛置柵極介電層
106 -叫旬隔物108 -、應力區(qū)
110 -、硅化區(qū)114 -、介電層
414 -H 極介電層416 -、柵極
518 -、溝道凹陷620 -、柵極介電材料
622 -、柵極312 -、溝道凹陷
112 -、源極/漏極延伸
具體實施例方式以下詳細討論實施例的制作與使用，然而，本發(fā)明公開所提供許多可應用的發(fā)明概念可實施于多種廣泛的個別內(nèi)容上。所討論的特定的實施例僅為說明特定制作及使用實施例的方法，而非用以限制本發(fā)明公開的保護范圍。以下將詳細解釋在源極及漏極區(qū)中利用應力引發(fā)層的一實施例。應力引發(fā)層擴展進入源極/漏極延伸(source/drain extension, SDE)區(qū)，從而在溝道區(qū)發(fā)揮更大的應力。 更進一步的，溝道區(qū)本身凹陷，造成凸起的源極/漏極的延伸區(qū)擴展到柵極介電層的底部表面之上。因此，部分實施例可在驅(qū)動電流Ion增加時改善短溝道效應。圖1至圖4根據(jù)一實施例說明具有應力凹陷溝道區(qū)的半導體裝置的制造方法。首先，圖1顯示根據(jù)一實施例的部分基板100，該基板100上形成晶體管102。該基板100可包含為摻雜或未摻雜的硅塊材，或絕緣層上覆半導體(semiconductor-on-insulator，S0I) 基板的有源層。一般而言，SOI包含于絕緣層上形成的一層半導體材料如硅。該絕緣層舉例來說可為埋入氧化物(buried oxide,BOX)層或氧化硅層。該絕緣層在基板上，該基板通常為硅或玻璃基板。其他可使用的基板如多層或梯度基板。該基板也可為鍺基板、鍺硅基板、III-V族基板或其類似基板。以下將詳述在源極/漏極區(qū)的基板中形成的一個凹陷，且該凹陷的側(cè)壁較佳為具有{111}表面方向。為得具該{111}表面方向凹陷的側(cè)壁，基板100較佳具有{100}或 {110}的表面方向，然而其他方向也可使用。晶體管102包括虛置柵極104及形成于虛置柵極104旁邊的間隔物106。虛置柵極可用任何適當材料形成，然而，形成虛置柵極104的材料，相較于制造間隔物106的材料， 以具有高度蝕刻選擇性的材料為佳，因為如下面詳述，隨后將在工藝步驟中移除虛置柵極 104。在一實施例中，沉積及再結(jié)晶非晶硅以制造多晶硅。在一虛置柵極為多晶硅的實施例中，該虛置柵極104可通過低壓化學氣相沉積(LPCVD)來沉積摻雜或未摻雜的多晶硅，使其厚度約在200至1000埃范圍間。以這種方式，虛置柵極可與真實柵極同時或分別形成于基板100的不同處，使單一晶片/裸片上的裝置具有不同操作特性。應注意可如圖1所示，將
4虛置柵極介電層105插入基板100及虛置柵極104之間。在部分實施例中，在移除虛置柵極104時，相較于虛置柵極104及基板100，使用虛置柵極介電層105可使其有較佳的蝕刻選擇性。虛置柵極介電層105可包含任何適當?shù)慕殡妼?，包括與基板100有高度蝕刻選擇性的材料如氧化硅、氮氧化硅、二氧化鉿、氧化硅鉿(HfSiO)、氮氧化硅鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、其他適合的高介電常數(shù)材料及/或上述的組合?？赏ㄟ^將介電層沉積及圖案化而形成間隔物106。在一實施例中，介電層可包含一個單層或多于兩層，各包含氧化物、氮化硅、氮氧化硅及/或其他介電材料。該介電層的形成可通過任何適合的技術(shù)如等離子體化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、 次壓化學氣相沉積(sub-atmosphericchemical vapor d印osition，SACVD)及其類似方法。 介電層而后進行圖案化以形成間隔物106，其中可由濕蝕刻或干蝕刻擇一進行圖案化。移除介電層的水平部分，而剩余部分如圖1所示形成間隔物106。應注意得是，雖然圖中僅顯示單一間隔物以說明，但也可形成多間隔物、襯層(liners)、及/或其類似物以在源極/漏極中得到所欲的摻雜輪廓。圖1也顯示源極/漏極中的應力區(qū)108在虛置柵極104的兩側(cè)。根據(jù)一實施例， 該應力區(qū)108由應力引發(fā)材料形成而造成應力溝道區(qū)。在源極/漏極區(qū)的凹陷區(qū)中，可通過外延生長一應力引發(fā)層，如硅鍺，其相較于硅具有較大晶格結(jié)構(gòu)，如此可在硅基板上形成在溝道區(qū)具有壓縮應力的PMOS裝置。相似的，在源極/漏極區(qū)的凹陷區(qū)中，可通過外延生長一應力引發(fā)層，如碳化硅，其相較于硅具有較小晶格結(jié)構(gòu)，如此可在硅基板上形成溝道區(qū)具有伸張應力的NMOS裝置?？赏ㄟ^具晶格表面選擇性的濕蝕刻工藝形成該凹陷，舉例來說可在體積濃度1至 10%及溫度范圍在15至50°C下使用羥化四甲銨(TMAH)溶液。在另一實施例中，也可使用其他對于(100)硅基板具晶格表面選擇性的濕蝕刻溶液如氫氧化銨(NH4OH)、氫氧化鉀或氨類蝕刻溶液。該具選擇性濕蝕刻暴露出硅基板100的{111}表面，而凹陷的側(cè)壁具{111} 表面方向。應注意可依特定應用改變該凹陷及應力引發(fā)材料的位置。在一實施例中，應力區(qū)108擴展至虛置柵極104下。應力區(qū)108的接觸表面可進行硅化，從而形成硅化區(qū)110。如現(xiàn)有技術(shù)，硅化區(qū)110 的形成可通過毯覆性沉積(blanket deposition) 一薄層如鎳、鉬、鈷及其組合。而后加熱該基板100而造成硅與金屬接觸的地方反應。反應后，形成一層金屬硅化物，而后通過會蝕刻金屬但不會蝕刻硅化物的蝕刻劑選擇性的移除未反應的金屬。圖1還說明源極/漏極延伸112例如輕摻雜漏極(lightly-doped drains, LDDs)。 在一實施例中，應力區(qū)108擴展入源極/漏極延伸112，從而在源極/漏極延伸(SDE)及溝道區(qū)提供額外的應力。如圖1所示，源極/漏極延伸112及應力區(qū)108擴展至柵極下，使應力區(qū)108擴展至源極/漏極延伸112與虛置柵極104邊緣重疊的區(qū)域。在一實施例中，應力區(qū)108擴展超過虛置柵極104約20埃至100埃的距離。應注意源極/漏極區(qū)可包含任何適合的摻雜輪廓，而可通過任何適合的工藝包含任何適合的間隔物、襯層及/或犧牲襯層/間隔物。舉例來說，源極/漏極延伸112及重摻雜區(qū)可利用間隔物106及/或不同間隔物及/或額外的間隔物于原位(in situ)形成，或在具應力的源極/漏極區(qū)形成之后形成。在另一個例子中，源極/漏極延伸112及重摻雜區(qū)皆形成于凹陷形成之后，該凹陷例如以注入、擴散或其類似方法形成。再者，也可使用其他摻雜區(qū)如阱、暈狀/ 口袋注入(halo/pocket implants)及/或其類似方法。在基板100上形成介電層114而暴露出虛置柵極104。介電層114可由任何適合的介電材料如那些介電常數(shù)約為或小于4. 0的介電材料組成?？捎脕碇谱鹘殡妼?14的材料包括氧化硅或二氧化硅、類鉆碳(diamond-likecarbon)、氟硅玻璃(fluorinated silicate glass or fluorinated silicon oxide glass, FSG)、慘碳氧化娃(SiOxCy)、方寵涂玻璃 (Spin-On-Glass)、旋涂聚合物(Spin-on-Polymer)、碳硅材料、其化合物、其復合物、其組合或其類似物。該介電層114可由多層組成，包括一層或多層蝕刻停止層。該介電層114可由任何適當?shù)姆椒ㄐ纬?。在一實施例中，介電?14含氧化物， 其形成是通過化學氣相沉積技術(shù)利用四乙基原硅酸鹽(TE0Q及氧作為前趨物。在一實施例中，形成介電層114的厚度足以覆蓋晶體管102及一平坦化工藝，如以化學機械研磨 (chemical mechanical polish, CMP)使表面平坦化且暴露出虛置柵極104。請參見圖2，移除虛置柵極104及虛置柵極介電層105(參考圖1)。在虛置柵極104 以多晶硅形成的一實施例中可使用蝕刻工藝，該蝕刻工藝利用如羥化四甲銨(TMAH)、氫氧化銨(NH4OH)或其類似物。該蝕刻工藝應選擇可移除虛置柵極104，而源極/漏極延伸112 及/或間隔物106不會受到嚴重的損害的工藝。若具有該虛置柵極介電層105時，則可通過如氫氟酸移除，以暴露出基板100的表面。在移除虛置柵極介電層105時可移除部分介電層114。另可選擇在介電層114上形成保護層如氮化硅層，以在移除虛置柵極介電層105 時保護介電層114。圖3為根據(jù)一實施例說明溝道凹陷312的形成。溝道凹陷312的形成可通過例如以氫氧化鉀或羥化四甲銨溶液濕蝕刻，例如該氫氧化鉀溶液為約45%體積的氫氧化鉀溶于水中。如上述的蝕刻工藝相較于{111}刻面，對于(100)及(110)平面具有較高的蝕刻速率。因此，如圖3所示溝道凹陷312的側(cè)壁是延著{111}刻面。在一實施例中，溝道凹陷 312的厚度約2至15納米，例如約5納米。如圖3所示，溝道凹陷312使源極/漏極延伸 112之上表面位于溝道凹陷312底表面上，從而創(chuàng)造凸起的源極/漏極延伸(SDEs) 112。更進一步在一實施例中，應力引發(fā)材料的上表面擴展至溝道凹陷312底表面之上。在一實施例中，溝道凹陷312并未擴展至應力區(qū)108以避免或減少因在后續(xù)工藝步驟中所形成的柵極介電層與應力區(qū)108的材料直接接觸所造成的問題。在上述實施例中，以氫氧化鉀或羥化四甲銨溶液蝕刻而暴露出{111}刻面，蝕刻位置的偏移造成一層基板100插在應力區(qū)108及溝道凹陷312間。在使用40原子％鍺成分的P型金屬氧化物半導體(PM0Q晶體管的TCAD (半導體工藝模擬及器件模擬工具)模擬中，該晶體管102的相對應力引發(fā)的驅(qū)動電流的增益，相較于傳統(tǒng)晶體管約可增加10%。在另一電子模擬MEDICI 中，當最小閘長度為M納米時，空腔/暈狀注入可大幅減少，并增加約9 %的驅(qū)動電流I。n且獲得15mV漏極引致勢壘降低(drain induced barrier lowering，DIBL)。在上述條件下， 可降低短溝道效應。其后，如圖4所示，形成柵極介電層414及柵極416。柵極介電層414可包含至少一種材料如氧化物、氮化物、氮氧化物及其他柵極介電材料。在實施例中，柵極介電層414可包括一介面層(interfacial layer)如氧化硅層，以及在介面層上的高介電常數(shù)介電層。在實施例中，高介電常數(shù)介電層可包括二氧化鉿、氧化硅鉿(HfSiO)、氮氧化硅鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、其他適合的高介電常數(shù)材料及/ 或上述的組合。該高介電常數(shù)材料還可由下?lián)裰饘傺趸铩⒔饘俚?、金屬硅化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅化物、金屬氮氧化物、金屬鋁、鋯、硅酸鹽、鋁酸鋯、氧化硅、氮化硅、氮氧化硅、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁合金、其他適合的材料及/或上述的組合。柵極介電層414的厚度約為10至50埃。柵極416可包括導電材料如金屬(如鉭、鈦、鉬、鎢、鉬、鋁、鉿或釕)、金屬硅化物(如硅化鈦、硅化鈷、硅化鎳或硅化鉭)、金屬氮化物(如氮化鈦或氮化鉭)、摻雜多晶硅 (doped poly-crystalline silicon)、其他導電材料或上述的組合。依照形成柵極介電層414及柵極416的工藝而定，可視需要執(zhí)行平坦化工藝。更詳細的說，部分沉積方法如化學氣相沉積工藝會形成順應層(conformal layer)，因而可執(zhí)行平坦化工藝如磨平(grinding)或化學機械研磨(CMP)工藝，以創(chuàng)造如圖4所示的平坦表面。若使用其他方法如掩模(masking)及電鍍，則可不需要CMP工藝。也可執(zhí)行其他適合特定應用的后段工藝(BEOL)技術(shù)。舉例來說，可執(zhí)行金屬化 / 金屬間介電層(inter-metal dielectric layer)工藝、內(nèi)連線結(jié)構(gòu)(interconnect structure)工"2、封裝(encapsulant)工"2、切害Ij (singulation)工藝等。圖5及圖6根據(jù)另一實施例說明半導體裝置的形成方法。圖5及圖6描述的工藝是假設已執(zhí)行圖1及圖2的前敘述的工藝。在此假設下，在圖2之后，圖5說明制作溝道凹陷518的工藝，該工藝是利用類等離子體(plasma-like)干蝕刻工藝，在變壓耦合等離子體(transformer-coupling-plasma)以溴化S在氦氣及氧氣中流速為5至50sccm，壓力為 1至20mtorr，偏壓為30至100V的條件下進行。利用如上述的工藝，溝道凹陷518呈現(xiàn)U 型輪廓，是因蝕刻工藝對于不同晶體方向的選擇性并不如之前所述參考圖3的蝕刻選擇性佳。而后如圖6所示，可形成柵極介電材料620及柵極622?？赏ㄟ^參考圖3上述用來形成柵極介電層414與柵極416的相似工藝及相似材料形成柵極介電材料620及柵極622。之后也可執(zhí)行其他適合特定應用的后段工藝(BEOL)技術(shù)。舉例來說，可執(zhí)行金屬化/金屬間介電層(inter-metal dielectric layer)工藝、內(nèi)連線結(jié)構(gòu)(interconnect structure)工"2、封裝(encapsulant)工"2、切害Ij (singulation)工藝等。上述實施例相較于其他已知系統(tǒng)，在溝道區(qū)明顯產(chǎn)生更多的應力。已知系統(tǒng)如利用具尖端擴展至源極/漏極延伸(SDE)區(qū)下的應力區(qū)的系統(tǒng)，或具有凸起尖端更靠近基板的上表面的應力區(qū)，但實質(zhì)上并未擴展進入源極/漏極延伸(SDE)區(qū)與柵極重疊的區(qū)域?？砂l(fā)現(xiàn)上述實施例相較于其他已知系統(tǒng)可在溝道區(qū)顯示較高且較均勻的應力。雖然本發(fā)明已以多個較佳實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神及范圍內(nèi)，當可作任意的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種半導體裝置，包括 一基板；一柵極介電材料，位于該基板上；一柵極，位于該柵極介電材料上，該柵極設于該基板中的一第一凹陷上；以及源極/漏極區(qū)，位于該柵極兩側(cè)的基板中，該源極/漏極區(qū)包括在一應力引發(fā)材料位于該柵極兩側(cè)該基板的一第二凹陷及一第三凹陷中，該源極/漏極區(qū)包括凸起的源極/漏極延伸，而該源極/漏極延伸的一頂表面擴展至該第一凹陷的一底表面上方，該第二凹陷及該第三凹陷擴展進入該源極/漏極延伸與該柵極重疊的區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導體裝置，其中該第二及該第三凹陷的一側(cè)壁具有{111} 表面方向。
3.根據(jù)權(quán)利要求1所述的半導體裝置，其中該第一凹陷在{111}刻面具有一側(cè)壁。
4.根據(jù)權(quán)利要求1所述的半導體裝置，其中該第一凹陷具有一U型輪廓。
5.一種形成半導體裝置的方法，包括 提供一基板；在該基板上形成一第一柵極；在該第一柵極兩側(cè)的該基板中形成一第一應力引發(fā)區(qū)及一第二應力引發(fā)區(qū)； 在該第一柵極兩側(cè)的該基板中形成源極/漏極延伸； 移除該第一柵極；在該基板中的該第一應力引發(fā)區(qū)及該第二應力引發(fā)區(qū)之間形成一溝道凹陷，該第一應力引發(fā)區(qū)及該第二應力引發(fā)區(qū)擴展進入源極/漏極延伸與該溝道凹陷重疊的一區(qū)域；以及在該溝道凹陷上形成一第二柵極。
6.根據(jù)權(quán)利要求5所述的方法，其中該第一應力引發(fā)區(qū)及該第二應力引發(fā)區(qū)的一側(cè)壁具有{111}表面方向。
7.根據(jù)權(quán)利要求5所述的方法，其中該溝道凹陷在{111}刻面平面具有一側(cè)壁。
8.根據(jù)權(quán)利要求5所述的方法，其中該溝道凹陷具有一U型輪廓。
9.根據(jù)權(quán)利要求5所述的方法，其中該基板包括具有{100}或{110}表面方向的硅塊材。
10.根據(jù)權(quán)利要求5所述的方法，其中形成該溝道凹陷至少部分是以氫氧化銨或羥化四甲銨溶液進行蝕刻。
全文摘要
本發(fā)明提供一種具有應力溝道(strained channel)的半導體裝置以及制造該裝置的方法。此半導體裝置具有形成在溝道凹陷上的柵極。以應力引發(fā)材料(stress-inducing material)填入形成于柵極兩側(cè)的第一凹陷及第二凹陷，該應力引發(fā)材料擴展進入源極/漏極延伸(source/drain extension)與柵極邊緣重疊的區(qū)域。在一實施例中，溝道凹陷及/或第一與第二凹陷的側(cè)壁可為沿著{111}刻面。本發(fā)明相較于其他已知系統(tǒng)可在溝道區(qū)顯示較高且較均勻的應力。
文檔編號H01L21/336GK102222694SQ20101025073
公開日2011年10月19日 申請日期2010年8月10日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者馮家馨, 呂偉元, 宋學昌, 王海艇, 羅先慶, 范瑋寒, 蔡明桓, 蔡瀚霆, 鄭振輝, 陳冠仲 申請人:臺灣積體電路制造股份有限公司