專利名稱：一種應(yīng)變半導(dǎo)體溝道的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種應(yīng)變半導(dǎo)體溝道的形成方法。
背景技術(shù)：
隨著器件特征尺寸的不斷縮小，以提高溝道載流子 遷移率為目的的應(yīng)變溝道工程起到越來越重要的作用。理論和經(jīng)驗研究已經(jīng)證實，當(dāng)將應(yīng)力施加到晶體管的溝道中時，晶體管的載流子遷移率會得以提高或降低；然而，還已知，電子和空穴對相同類型的應(yīng)變具有不同的響應(yīng)。例如，在電流流動的方向上施加壓應(yīng)力對空穴遷移率有利，但是對電子遷移率有害。而施加張應(yīng)力對電子遷移率有利，但是對空穴遷移率有害。具體而言，對于NMOS器件，在沿溝道方向弓丨入張應(yīng)力提高了其溝道中電子的遷移率；另一 方面，對于PMOS器件，在沿溝道方向引入壓應(yīng)力提高了其溝道中空穴的遷移率。根據(jù)這一理論，已發(fā)展了許多方法，其中一種方法是產(chǎn)生“全局應(yīng)變”，也即，從襯底產(chǎn)生施加到整體晶體管器件區(qū)域的應(yīng)變，全局應(yīng)變是利用如下結(jié)構(gòu)產(chǎn)生的，例如應(yīng)變Si/SiGe弛豫層、絕緣體上的應(yīng)變Si等結(jié)構(gòu)。但是，在傳統(tǒng)的應(yīng)變Si溝道形成方法中，在器件制造工藝(例如，淺溝槽隔離(STI)、柵極形成等)之前，必須先在例如SiGe層上形成應(yīng)變Si覆層。這也導(dǎo)致了存在以下問題
(I)在器件制造工藝期間，應(yīng)變Si覆層可能受到損耗，例如，STI工藝中的墊氧化處理、柵極形成工藝前的犧牲氧化處理、多種濕法化學(xué)清洗處理等，都可能導(dǎo)致應(yīng)變Si覆層發(fā)生損耗；(2)應(yīng)變Si覆層在高溫步驟中可能發(fā)生弛豫(應(yīng)力被釋放)，例如，用于激活源極/漏極摻雜劑的退火處理可能會導(dǎo)致應(yīng)變Si覆層中的應(yīng)力被釋放。一種解決方案即在去除替代柵之后，刻蝕部分SiGe弛豫層，并在去除刻蝕掉的SiGe弛豫層的位置外延生長應(yīng)變半導(dǎo)體層以形成溝道，從而避免了應(yīng)變半導(dǎo)體溝道暴露于高溫的源極/漏極退火處理，而且由于減少了應(yīng)變半導(dǎo)體溝道所要經(jīng)歷的處理步驟，避免了半導(dǎo)體層損耗。然而，在這種解決方案中，是對SiGe單一材料進行刻蝕，由于選擇比的原因而存在刻蝕深度難以控制的問題。盡管可以利用SiGe形成刻蝕停止層，但這無疑會增加外延生長的工藝難度，并且控制刻蝕的效果并不明顯。

發(fā)明內(nèi)容
基于上述問題，本發(fā)明提供了一種新的應(yīng)變半導(dǎo)體溝道的形成方法，包括以下步驟
在半導(dǎo)體襯底上形成SiGe弛豫層；
在所述弛豫層上形成第一柵結(jié)構(gòu)以及環(huán)繞所述第一柵結(jié)構(gòu)的側(cè)墻；
在所述第一柵結(jié)構(gòu)兩側(cè)的弛豫層中形成源極和漏極；
在所述弛豫層、第一柵結(jié)構(gòu)和側(cè)墻上形成層間介電層；
對所述層間介電層進行平坦化處理，以暴露出所述第一柵結(jié)構(gòu)；
去除所述第一柵結(jié)構(gòu)，以形成開口，從而露出所述弛豫層；
在所述開口中進行離子注入以在所述弛豫層中形成離子注入?yún)^(qū)；刻蝕所述離子注入?yún)^(qū)以在所述弛豫層中形成溝槽；
在所述溝槽中外延形成半導(dǎo)體外延層以構(gòu)成應(yīng)變半導(dǎo)體溝道；以及 在所述半導(dǎo)體外延層上形成第二柵結(jié)構(gòu)。本發(fā)明通過在源極/漏極退火之后形成應(yīng)變溝道，既避免了應(yīng)變半導(dǎo)體溝道暴露于高溫的源極/漏極退火處理，又由于減少了應(yīng)變半導(dǎo)體溝道所要經(jīng)歷的處理步驟，而避免了半導(dǎo)體層損耗。另外，由于離子注入?yún)^(qū)的刻蝕速率明顯大于其周圍未經(jīng)過離子注入的弛豫層部分的刻蝕速率，故可容易的控制刻蝕深度。


通過參考以下描述和用于示出各個實施例的附圖可以最好地理解實施例。在附圖中 圖I是在襯底上形成弛豫層后的結(jié)構(gòu)的剖面 圖2是在弛豫層上形成第一柵結(jié)構(gòu)以及側(cè)墻后的結(jié)構(gòu)的剖面 圖3是形成層間介電層后的結(jié)構(gòu)的剖面 圖4是進行化學(xué)機械平坦化(CMP)處理后的結(jié)構(gòu)的剖面 圖5是去除暴露出的第一柵結(jié)構(gòu)后的結(jié)構(gòu)的剖面 圖6是離子注入后的結(jié)構(gòu)的剖面 圖7是去除離子注入?yún)^(qū)以形成溝槽后的結(jié)構(gòu)的剖面 圖8是形成半導(dǎo)體外延層后的結(jié)構(gòu)的剖面圖；以及 圖9是形成第二柵結(jié)構(gòu)后的結(jié)構(gòu)的剖面圖。
具體實施例方式下面，參考附圖描述本發(fā)明的實施例的一個或多個方面，其中在整個附圖中一般用相同的參考標(biāo)記來指代相同的元件。在下面的描述中，為了解釋的目的，闡述了許多特定的細節(jié)以提供對本發(fā)明實施例的一個或多個方面的徹底理解。然而，對本領(lǐng)域技術(shù)人員來說可以說顯而易見的是，可以利用較少程度的這些特定細節(jié)來實行本發(fā)明實施例的一個或多個方面。另外，雖然就一些實施方式中的僅一個實施方式來公開實施例的特定特征或方面，但是這樣的特征或方面可以結(jié)合對于任何給定或特定應(yīng)用來說可能是期望的且有利的其它實施方式的一個或多個其它特征或方面。首先，在襯底100 (例如Si、絕緣體上硅(SOI)等)上形成弛豫層105，如圖I所示。所述弛豫層可以由SiGe形成。在SiGe弛豫層的實施例中，在SiGe弛豫層105中，Ge原子％從鄰近襯底100到遠離襯底100的方向，例如，從20%逐漸變化至100%，即組成SihGex中的X從O. 2逐漸變化為I。在此，SiGe弛豫層105的組成的具體數(shù)值僅用作示例的目的，本領(lǐng)域普通技術(shù)人員可以根據(jù)實際需要選用適當(dāng)?shù)钠渌M成(即，重新選定X的變化范圍)，X的逐漸變化可以是線性變化、雙曲線變化、指數(shù)變化等多種變化形式。然后，在弛豫層105上形成第一柵結(jié)構(gòu)(作為犧牲柵疊層，其可以包括第一電介質(zhì)層110、位于第一電介質(zhì)層110上的第一柵層115以及帽層123)以及環(huán)繞第一電介質(zhì)層110和第一柵層115的側(cè)墻120,如圖2所不。第一電介質(zhì)層110 —般為氧化物或氮化物形成，例如Si02。第一柵層115例如由多晶硅形成。所述帽層123例如由氮化物形成。所述側(cè)墻120 一般為氧化物、氮化物、氮氧化物、碳化物或碳氧化物以及其他低k材料，例如氮化硅。上述結(jié)構(gòu)也可以選用本領(lǐng)域公知的其他材料。作為本發(fā)明的示例，第一電介質(zhì)層110的厚度為I 5nm，第一柵層115的厚度為20 70nm，側(cè)墻120厚度為10 40nm。這一步驟是傳統(tǒng)工藝的一部分，這里不再贅述。在形成第一柵結(jié)構(gòu)后，可以采用常規(guī)方法例如離子注入和高溫退火來在所述第一柵結(jié)構(gòu)兩側(cè)的弛豫層中形成源極/漏極(圖中未示出)。之后，在所述弛豫層、第一柵結(jié)構(gòu)和側(cè)墻上形成層間介電層125，如圖3所示。例如，未摻雜的氧化硅、各種摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅等可以作為層間介電層125的構(gòu)成材料。形成層間介電層的方法例如可以通過沉積工藝形成，包括但不限于化學(xué)氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應(yīng)濺射、化學(xué)溶液沉積或其他類似沉積工藝。
接下來，對所述層間介電層進行化學(xué)機械平坦化(CMP)處理，從而暴露出第一柵結(jié)構(gòu)，如圖4所示。之后，去除所述第一柵結(jié)構(gòu)，以形成開口，從而露出所述弛豫層105，如圖5所示。其中，在所述第一柵結(jié)構(gòu)中存在帽層123的情況中，需要首先執(zhí)行另外的CMP處理或反應(yīng)離子刻蝕(RIE)處理，去除帽層。接著依次去除第一柵層115和第一電介質(zhì)層110。該步驟可用本領(lǐng)域熟知的任何方法進行，例如采用濕法刻蝕或干法刻蝕。接下來，在所述開口中進行離子注入以在所述弛豫層中形成離子注入?yún)^(qū)130，如圖6所示。作為本發(fā)明的示例，所述離子注入的注入劑為P、As或者二者的組合,劑量范圍為5X1013-4X1015cm_3，注入能量為l_3keV。本發(fā)明的實施例易于通過控制離子注入的能量來控制深度，例如將離子注入?yún)^(qū)130的深度控制為3nm-10nm?？蛇x地，之后進行退火，例如在700-800°C的溫度范圍內(nèi)。接下來，刻蝕所述離子注入?yún)^(qū)130以在所述弛豫層中形成溝槽，如圖7所示。所述刻蝕可通過本領(lǐng)域公知的技術(shù)進行，例如采用濕法刻蝕或干法刻蝕。例如對于SiGe弛豫層，可以通過使用即3和Cl2的干法刻蝕完成。由于離子注入?yún)^(qū)130的刻蝕速率明顯大于其周圍未經(jīng)過離子注入的弛豫層部分的刻蝕速率，故可容易的控制刻蝕深度。適當(dāng)?shù)臏系篮穸饶軌蜻_到最好的電子遷移率。然后，在所述溝槽中，執(zhí)行半導(dǎo)體外延生長，形成半導(dǎo)體外延層135，如圖8所示。其中所述外延層材料的晶格常數(shù)與所述弛豫層材料的晶格常數(shù)不同，以構(gòu)成應(yīng)變半導(dǎo)體溝道。外延生長例如利用金屬有機物化學(xué)氣相沉積(MOCVD)或分子束外延(MBE)。作為本發(fā)明的示例，所述半導(dǎo)體外延層由Si外延層、Ge外延層、或SiGe外延層(其中66原子％可以自由調(diào)節(jié))構(gòu)成，其與SiGe弛豫層相配合，在形成的外延層即溝道中引入應(yīng)變，從而提高了溝道中電子或空穴的遷移率，有利于提高MOS器件的性能。半導(dǎo)體外延層的厚度可以在5-10nm的范圍內(nèi)。外延層135的頂面可以與弛豫層105的頂面在同一平面上(如圖8所示)，也可以不在同一平面上(未示出)，但應(yīng)該在半導(dǎo)體工藝允許的誤差范圍內(nèi)。如果外延層為Si，則通常能夠形成張應(yīng)力溝道，從而有利于調(diào)節(jié)η型器件的電子遷移率；如果外延層為Ge，則能夠形成壓應(yīng)力溝道，從而利于調(diào)節(jié)P型器件的空穴遷移率；如果外延SiGe層，則可以通過調(diào)節(jié)Ge的比例，從而控制形成溝道兩側(cè)產(chǎn)生壓應(yīng)力或者張應(yīng)力。因而，本發(fā)明的實施例，能夠適用于pMOSFET或nMOSFET。之后，在上述結(jié)構(gòu)的表面上形成第二柵電介質(zhì)層140和第二柵層145，并平坦化至所述層間介電層，以形成第二柵結(jié)構(gòu)，如圖9所示。形成第二柵電介質(zhì)層140和第二柵層145的方法例如可以通過沉積工藝形成，包括但不限于化學(xué)氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應(yīng)濺射、化學(xué)溶液沉積或其他類似沉積工藝。所述第二柵電介質(zhì)層可以由SiO2或從Zr02、HfO2, A1203、HfSiO、HfSiON和/或其混合物中選擇的高K電介質(zhì)材料形成。所述第二柵層包括功函數(shù)金屬柵(TiN)和金屬導(dǎo)體層(TiAl)，上面可以有多晶硅。作為本發(fā)明的一個示例，第二柵電介質(zhì)層140的厚度可以在I 5nm的范圍內(nèi)。此后，可以按照傳統(tǒng)的方法執(zhí)行半導(dǎo)體制造工藝，例如形成接觸孔和金屬化互連等以形成MOS器件。本實施例通過在源極/漏極退火之后形成應(yīng)變溝道135，避免了在常規(guī)MOS工藝中應(yīng)變半導(dǎo)體溝道暴露于高溫的源極/漏極退火處理，由于減少了應(yīng)變半導(dǎo)體溝道所要經(jīng)歷的處理步驟，而避免了半導(dǎo)體層損耗。另外，由于在弛豫層中形成的離子注入?yún)^(qū)的刻蝕速率·明顯大于其周圍未經(jīng)過離子注入的弛豫層部分的刻蝕速率，故可容易的控制刻蝕深度，以便控制最后形成的溝道區(qū)的厚度，因而能夠進一步控制產(chǎn)生在溝道區(qū)兩側(cè)的應(yīng)力。以上所述僅是本發(fā)明的較佳實施例，并非對本發(fā)明作任何限制。因此，在不脫離本發(fā)明技術(shù)方法的原理和隨附權(quán)利要求書所保護范圍的情況下，可以對本發(fā)明做出各種修改、變化。
權(quán)利要求
1.一種應(yīng)變半導(dǎo)體溝道的形成方法，包括以下步驟 在半導(dǎo)體襯底上形成SiGe弛豫層； 在所述弛豫層上形成第一柵結(jié)構(gòu)以及環(huán)繞所述第一柵結(jié)構(gòu)的側(cè)墻； 在所述第一柵結(jié)構(gòu)兩側(cè)的弛豫層中形成源極和漏極； 在所述弛豫層、第一柵結(jié)構(gòu)和側(cè)墻上形成層間介電層； 對所述層間介電層進行平坦化處理，以暴露出所述第一柵結(jié)構(gòu)； 去除所述第一柵結(jié)構(gòu)，以形成開口，從而露出所述弛豫層； 在所述開口中進行離子注入以在所述弛豫層中形成離子注入?yún)^(qū)； 刻蝕所述離子注入?yún)^(qū)以在所述弛豫層中形成溝槽； 在所述溝槽中外延形成半導(dǎo)體外延層以構(gòu)成應(yīng)變半導(dǎo)體溝道；以及 在所述半導(dǎo)體外延層上形成第二柵結(jié)構(gòu)。
2.根據(jù)權(quán)利要求I所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中 所述半導(dǎo)體襯底由Si或絕緣體上娃形成。
3.根據(jù)權(quán)利要求I所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中 所述SiGe弛豫層中Ge原子百分比從鄰近所述半導(dǎo)體襯底的20%逐漸變化為遠離所述半導(dǎo)體襯底的100%。
4.根據(jù)權(quán)利要求I所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中 所述離子注入的注入劑為P、As或者是二者的組合。
5.根據(jù)權(quán)利要求4所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中 所述離子注入的劑量范圍為5X1013-4X1015cnT3，注入能量為l-3keV。
6.根據(jù)權(quán)利要求I所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中 通過所述離子注入，使得所述離子注入?yún)^(qū)的深度為3nm-10nm。
7.根據(jù)權(quán)利要求I所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中在離子注入之后，還包括以下步驟 在700-800°C的溫度范圍內(nèi)進行退火。
8.根據(jù)權(quán)利要求I所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中所述刻蝕所述離子注入?yún)^(qū)是通過使用NF3和Cl2的干法刻蝕完成的。
9.根據(jù)權(quán)利要求I所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中所述半導(dǎo)體外延層包括Si外延層、Ge外延層或SiGe外延層。
10.根據(jù)權(quán)利要求9所述的應(yīng)變半導(dǎo)體溝道的形成方法，其中 所述半導(dǎo)體外延層的厚度在5-10nm的范圍內(nèi)。
全文摘要
本發(fā)明涉及一種應(yīng)變半導(dǎo)體溝道的形成方法。本發(fā)明通過在源極/漏極退火之后形成應(yīng)變溝道，既避免了應(yīng)變半導(dǎo)體溝道暴露于高溫的源極/漏極退火處理，又由于減少了應(yīng)變半導(dǎo)體溝道所要經(jīng)歷的處理步驟，而避免了半導(dǎo)體層損耗。另外，由于離子注入?yún)^(qū)的刻蝕速率明顯大于未經(jīng)過離子注入的弛豫層部分的刻蝕速率，故可容易的控制刻蝕深度。
文檔編號H01L21/336GK102842506SQ20111017124
公開日2012年12月26日 申請日期2011年6月23日 優(yōu)先權(quán)日2011年6月23日
發(fā)明者尹海洲, 駱志炯, 朱慧瓏 申請人:中國科學(xué)院微電子研究所