專利名稱：具有銦摻雜子區(qū)域的柵隔離區(qū)的半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)以及半導(dǎo)體結(jié)構(gòu)的形成方法。尤其是，本發(fā)明涉及DRAM結(jié)構(gòu)的形成方法。
背景技術(shù)：
在半導(dǎo)體結(jié)構(gòu)中通常利用電隔離來減輕或防止電子器件之間的泄漏。例如，在動態(tài)隨機(jī)訪問存儲器(DRAM)制造中常常要求這樣，以避免訪問器件(例如，訪問存儲器結(jié)構(gòu))之間的亞閾值泄漏。有幾個方面影響場效應(yīng)晶體管器件之間的漏電流，包括例如，在源/漏區(qū)中的結(jié)漏電流；由于縮短柵長度引起的漏感應(yīng)勢壘降低(DIBL)；由于柵覆蓋區(qū)中的高電場引起的柵感應(yīng)漏泄漏(GIDL)；窄寬度效應(yīng)；以及由于隔離區(qū)到器件的接近度引起的應(yīng)力導(dǎo)致的泄漏電流(SILC)。
Ion(驅(qū)動電流)對Ioff(亞閾值泄漏)的比可以用作確定訪問器件(access device)是否能夠適當(dāng)?shù)剡\(yùn)行的標(biāo)準(zhǔn)。已經(jīng)發(fā)現(xiàn)降低訪問器件的柵氧化物厚度可以改善器件的亞閾值特性，同時增加驅(qū)動電流。但是，隨著柵氧化物厚度的減小降低了器件的閾值電壓。增加器件溝道中的摻雜劑水平可以增加閾值電壓到可接受的程度，并且補(bǔ)償柵氧化物厚度的減小，但是可能增加源/漏區(qū)中的結(jié)漏電流。另外，增加在器件溝道中的摻雜劑水平可能不利地引起結(jié)電容增加，導(dǎo)致溝道遷移率減小，并降低器件的電流驅(qū)動。
應(yīng)當(dāng)開發(fā)降低器件的亞閾值泄漏的新方法。還希望這種新方法避免增加訪問器件的溝道區(qū)中的摻雜劑濃度。另外，希望可以利用這種新方法，用于在集成電路結(jié)構(gòu)中形成適于電隔離的結(jié)構(gòu)。

發(fā)明內(nèi)容
在一個方案中，本發(fā)明包含在半導(dǎo)體襯底內(nèi)具有一對溝道區(qū)的半導(dǎo)體結(jié)構(gòu)。每個溝道區(qū)具有用銦或重原子受主原子，例如Ga或Tl摻雜的子區(qū)域。溝道還包含圍繞子區(qū)域的硼。一對晶體管結(jié)構(gòu)布置在半導(dǎo)體襯底上，每個晶體管結(jié)構(gòu)布置在一個溝道區(qū)上。一對晶體管結(jié)構(gòu)由隔離晶體管結(jié)構(gòu)的隔離區(qū)分開。每個晶體管結(jié)構(gòu)具有基本上橫向位于相應(yīng)的溝道區(qū)上中心位置的晶體管柵。每個柵比在下面的摻雜銦的子區(qū)域?qū)挕?br> 在一個方案中，本發(fā)明包含在半導(dǎo)體襯底材料上具有第一和第二晶體管結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)。每個第一和第二晶體管結(jié)構(gòu)具有相對的側(cè)壁和一對沿側(cè)壁的絕緣隔離物。第一晶體管結(jié)構(gòu)布置在襯底內(nèi)的第一和第二源/漏區(qū)之間。第一源/漏區(qū)的第一端在第一晶體管結(jié)構(gòu)的第一側(cè)上的隔離物之下延伸，第二源/漏區(qū)在相對的第一晶體管結(jié)構(gòu)的第二側(cè)上的隔離物之下延伸。第二晶體管結(jié)構(gòu)布置在襯底內(nèi)的第三和第四源/漏區(qū)之間。第四源/漏區(qū)的第一側(cè)在第二晶體管結(jié)構(gòu)的第一側(cè)上的隔離物之下延伸。第三源/漏區(qū)在相對的第二晶體管結(jié)構(gòu)的第二側(cè)上的隔離物之下延伸。第一、第二、第三和第四源/漏區(qū)通常用第一類型的摻雜劑摻雜。用第二類型的摻雜劑摻雜的源/漏延長部分與第一源/漏區(qū)的第一側(cè)相聯(lián)系，并在第一晶體管結(jié)構(gòu)之下進(jìn)一步延伸第一源/漏區(qū)的第一側(cè)。源/漏延長部分不在第一源/漏區(qū)的第二側(cè)中，也不在第二源/漏區(qū)中。
本發(fā)明還包含半導(dǎo)體結(jié)構(gòu)的形成方法。


以下參考附圖介紹本發(fā)明的優(yōu)選實施例。
圖1是可以形成本發(fā)明的實施例的半導(dǎo)體晶片結(jié)構(gòu)的片段的圖示剖視圖。
圖2是在可以用于形成圖1結(jié)構(gòu)的制造程序的初期，半導(dǎo)體晶片結(jié)構(gòu)的片段的圖示剖視圖。
圖3示出了在圖2的處理階段之后的處理階段，圖2晶片片段的圖。
圖4示出了在圖3的處理階段之后的處理階段，圖2片段的圖。
圖5示出了在圖4的處理階段之后的處理階段，圖2片段的圖。
圖6示出了在圖5的處理階段之后的處理階段，圖2片段的圖。
圖7示出了在圖6的處理階段之后的處理階段，圖2片段的圖。
圖8示出了在圖7的處理階段之后的處理階段，圖2片段的圖。
圖9示出了在圖8的處理階段之后的處理階段，圖2片段的圖。
圖10示出了在圖9的處理階段之后的處理階段，圖2片段的圖。
圖11示出了在圖10的處理階段之后的處理階段，圖2片段的圖。
圖12示出了在圖11的處理階段之后的處理階段，圖2片段的圖。
圖13示出了在圖12的處理階段之后的處理階段，圖2片段的圖。
圖14是可以形成本發(fā)明的第二實施例中的半導(dǎo)體晶片結(jié)構(gòu)的片段的圖示剖視圖。
圖15示出了在圖2的處理階段之后的一個可替代的處理階段，圖2晶片片段的圖。
圖16示出了在圖15的處理階段之后的處理階段，圖2片段的圖。
圖17示出了在圖16的處理階段之后的處理階段，圖2片段的圖。
圖18示出了在圖17的處理階段之后的處理階段，圖2片段的圖。
圖19示出了在圖18的處理步驟之后的處理步驟，圖2片段的圖。
圖20示出了在圖19的處理階段之后的處理階段，圖2片段的圖。
圖21是可以形成本發(fā)明第三實施例中的半導(dǎo)體晶片結(jié)構(gòu)的片段的圖示剖視圖。
圖22是可以形成本發(fā)明第四實施例中的半導(dǎo)體晶片結(jié)構(gòu)的片段的圖示剖視圖。
圖23示出了在類似于圖14所示的結(jié)構(gòu)的替代處理階段，圖2片段的圖。
圖24示出了在圖23的處理步驟之后的處理步驟，圖2片段的圖。
圖25是可以形成本發(fā)明第五實施例中的半導(dǎo)體晶片結(jié)構(gòu)的片段的圖示剖視圖。
圖26是在根據(jù)本發(fā)明的替代實施例的制造程序的初期，半導(dǎo)體晶片結(jié)構(gòu)片段的圖示剖視圖。
圖27示出了在圖26的處理階段之后的處理階段，圖26晶片片段的圖。
圖28示出了在圖27的處理階段之后的處理階段，圖26片段的圖。
圖29示出了在圖28的處理階段之后的處理階段，圖26片段的圖。
具體實施例方式
圖1說明了由本發(fā)明的特定方案包含的半導(dǎo)體結(jié)構(gòu)10。結(jié)構(gòu)10包括襯底12。為了幫助說明隨后的權(quán)利要求，術(shù)語″半導(dǎo)電的襯底″和″半導(dǎo)體襯底″定義為包括半導(dǎo)體材料的任何結(jié)構(gòu)，包括但不限于體半導(dǎo)體材料，例如半導(dǎo)體晶片(單獨或以組件形式在其上包括其它材料)，和半導(dǎo)體材料層(單獨或以組件形式在其上包括其它材料)。術(shù)語″襯底″是指任何支承結(jié)構(gòu)，包括但不限于上述半導(dǎo)體襯底。
在特定方案中，結(jié)構(gòu)10對應(yīng)于DRAM陣列。結(jié)構(gòu)10包括一對由襯底12支承的場效應(yīng)晶體管器件14和16，還包括具有不同于器件14和16的閾值電壓的器件38。器件38可用于電隔離器件14和16，如以下討論的。
每個器件14和16包括含有絕緣材料24、導(dǎo)電摻雜的半導(dǎo)體材料26(也稱為柵層)、導(dǎo)電物質(zhì)28和絕緣帽蓋30的晶體管柵疊層22。
例如，絕緣材料24包括氮化硅、二氧化硅和氮氧化硅的一種或多種。絕緣材料24通常包括二氧化硅，并且被稱作柵氧化物。
例如，導(dǎo)電摻雜的材料26包括導(dǎo)電摻雜的硅。硅通常為非晶和/或多晶形式。摻雜劑包括n型摻雜劑(例如，磷或砷)，或包括p型摻雜劑(例如，硼)。
導(dǎo)電物質(zhì)28通常包括直接在硅材料26的頂面上形成的硅化物層；或者直接依次在硅材料26上的(即，物理上相對)WNx或TiN的阻擋層上形成的金屬層。
例如，絕緣帽蓋30包括氮化硅和二氧化硅的一種或兩種。
柵疊層包括側(cè)壁，并且沿側(cè)壁形成電絕緣隔離物32。例如，隔離物32包括氮化硅，并且可以通過在襯底12和柵疊層22上共形地淀積材料，隨后各向異性地蝕刻該材料來形成。
在襯底12內(nèi)以及在柵疊層22之間提供多個源/漏區(qū)34。柵疊層22被認(rèn)為是直接在襯底12的片段上，并且源/漏區(qū)34被認(rèn)為是通過該片段的至少一部分互相隔開。在所示的結(jié)構(gòu)中，源/漏區(qū)34在隔離物32下面延伸整個隔離物寬度。
源/漏區(qū)34是擴(kuò)展到襯底12中的導(dǎo)電摻雜的擴(kuò)散區(qū)。通常，晶體管結(jié)構(gòu)14和16為NMOS晶體管，因此，相應(yīng)的源/漏區(qū)34為n型摻雜的擴(kuò)散區(qū)。換句話說，在擴(kuò)散區(qū)34內(nèi)的多摻雜劑為n型摻雜劑。術(shù)語″多摻雜劑(majority dopant)″是指在區(qū)域內(nèi)最多的摻雜劑。因此，如果在區(qū)域中存在p型和n型摻雜劑，則多摻雜劑類型應(yīng)該是占主導(dǎo)地位的摻雜劑。另外，注意，如果提供足夠的閾值電壓，則在疊層22之間提供的疊層36(下面更詳細(xì)地論述)可以被包含在NMOS晶體管中。
在所示結(jié)構(gòu)中，源/漏區(qū)34在隔離物32下面延伸。但是，應(yīng)當(dāng)理解，可以形成其它結(jié)構(gòu)，其中源/漏區(qū)不在隔離物的下面延伸，或者甚至其中除去至少一部分隔離物。另外，源/漏區(qū)34可以在隔離物32之下小于全部隔離物寬度延伸、可以延伸全部隔離物寬度或者可以延伸超過隔離物到相應(yīng)的疊層下面(未所示)。
各個源/漏區(qū)連接到電容器結(jié)構(gòu)42或數(shù)字線44，以定義DRAM存儲器陣列的各個存儲單元。
隔離區(qū)38在晶體管結(jié)構(gòu)14和16之間延伸，并且可以用于電隔離該晶體管結(jié)構(gòu)。隔離區(qū)38包括類似于柵結(jié)構(gòu)14和16的疊層22的疊層36。疊層36包括在柵疊層22中利用的絕緣材料24、導(dǎo)電物質(zhì)28和絕緣帽蓋34。但是，在特定實施例中，疊層36不同于柵疊層22，具有與疊層22的材料26在摻雜上有差別的重?fù)诫s材料40。
在特定方案中，材料40包括用與在源漏區(qū)34中主要利用的摻雜劑類型相反的摻雜劑來高濃度摻雜的硅。例如，如果源/漏區(qū)34主要包括n型摻雜劑，則材料40主要包括p型摻雜劑。當(dāng)源/漏區(qū)34用n型摻雜劑作為多摻雜劑時，在摻雜的柵層40內(nèi)作為多摻雜劑的p型摻雜劑的利用可以導(dǎo)致疊層40相對于相鄰的器件具有高閾值電壓。這允許疊層36在特定閾值電壓下主要起隔離區(qū)的作用，用于驅(qū)動相鄰的器件，而不是作為晶體管結(jié)構(gòu)。在本發(fā)明的一些方案中，材料40包括高濃度的p型和n型摻雜劑，例如，包括濃度從1×1018原子/cm3到5×1021原子/cm3的p型和n型摻雜劑。通常，摻雜劑的濃度大約為1×1020原子/cm3。
在本發(fā)明的特定實施例中，材料40基本上包括一種類型的摻雜劑(即，在材料54內(nèi)的至少99％的摻雜劑為p型)，或者材料40實際上包括兩種類型的摻雜劑(換句話說，在材料40內(nèi)小于99％的摻雜劑為p型)。或者，材料40可以為多數(shù)n摻雜，并且連接到合適的電偏置，從而隔離器件38適當(dāng)?shù)仄鸾拥貣诺淖饔谩?br> 如果疊層36用作隔離區(qū)，則可以描述為具有在一對相鄰的源/漏區(qū)34之間延伸的材料物質(zhì)40的隔離區(qū)。此外，如圖所示，相鄰的源/漏區(qū)可以在與疊層36相聯(lián)系的隔離物32下面延伸全部隔離物寬度?；蛘撸噜彽脑?漏區(qū)32可以在隔離物32之下延伸部分隔離物寬度，或者可以在柵電極下面延伸(即，可以在物質(zhì)40下面延伸)。
所示的疊層36具有與其它電路48接觸的導(dǎo)電層28。在疊層36用作隔離區(qū)的實施例中，其它電路48可以是與結(jié)構(gòu)10相聯(lián)系的電接地，或者只要器件36不導(dǎo)通在下面的溝道則其它電路48可以相對于地來講稍微正或負(fù)。
作為在層40內(nèi)的摻雜劑變化(相對于柵疊層22的層26)的結(jié)果，在疊層36內(nèi)的柵氧化物24的外表或有效厚度可以相對于疊層22的厚度變化。換句話說，即使在疊層22和疊層36中柵氧化物24具有相同的物理厚度，在疊層36中柵氧化物的有效電厚度也將相對于疊層22增加。
在本發(fā)明的特定方案中，相對于柵氧化物24和硅層40之間的界面存在有效的摻雜劑耗盡。具體地，硅層40比硅層26具有更低的n型摻雜劑有效濃度。這可以通過最初提供與層26具有相同的n型摻雜劑濃度的層40，隨后對層40添加足夠的p型摻雜劑以改變層40的電特性來實現(xiàn)。p型摻雜劑濃度足以壓倒n型摻雜劑濃度(即，在層40中形成p型摻雜劑作為多摻雜劑)，或者足以簡單地對包括疊層36的晶體管結(jié)構(gòu)的功函數(shù)具有可測量的影響。
可以在隔離結(jié)構(gòu)38下面的襯底12的半導(dǎo)體材料內(nèi)提供摻雜穴區(qū)域46。可以用重p型原子，例如，銦，摻雜摻雜穴區(qū)域46?？蛇x擇地，可以用至少一種其它p型摻雜劑，例如，硼，另外摻雜摻雜區(qū)域46。在隔離結(jié)構(gòu)38下面的穴區(qū)域46中提供銦或其它重p型摻雜劑，例如，Ga或Tl，以增加隔離柵36的閾值電壓是有利的。此外，在穴區(qū)域46內(nèi)的銦可以提高中心位于隔離器件38之下的摻雜劑的滯留量。銦的較低的擴(kuò)散率可以最小化摻雜劑對存儲節(jié)點結(jié)的擴(kuò)散，由此最小化結(jié)泄漏。當(dāng)與額外的p型摻雜劑例如硼一起使用時，可以利用相對于通常使用的濃度更低劑量的額外的p型摻雜劑，以最小化在跨越接地柵器件38的節(jié)點之間的電荷泄漏。
在穴區(qū)域46內(nèi)以從大約1×1012原子/cm3到大約1×1013原子/cm3的濃度提供銦。如果用硼另外摻雜穴區(qū)域46，則以從大約1×1012原子/cm3到大約2×1012原子/cm3的濃度提供硼。
注入的銦的激活包括在大約900℃的溫度下在大約1分鐘和大約6分鐘之間的熱處理來激活，優(yōu)選的是從大約1分鐘到大約2分鐘。這種激活可以在硼磷硅酸鹽玻璃(BPSG)回流期間發(fā)生，或者在獨立的步驟中發(fā)生。
摻雜區(qū)域46優(yōu)選具有小于柵疊層36的寬度的橫向?qū)挾?。?yōu)選，穴區(qū)域46基本上中心位于器件38之下，并且包括小于或等于器件38的總寬度的橫向?qū)挾?，器?8的總寬度是在與柵疊層36相聯(lián)系的一對側(cè)壁隔離物32的外邊緣之間的最遠(yuǎn)距離。在優(yōu)選結(jié)構(gòu)中，在摻雜區(qū)域46中的重p型原子摻雜劑通過間隔與每個鄰近的源/漏區(qū)34分離。
注意，在硼注入到摻雜穴區(qū)域46里的實施例中，至少最初注入的硼的一部分在激活或其它熱處理期間從區(qū)域46向外擴(kuò)散。但是，在優(yōu)選實施例中，重p型摻雜劑基本上保持在穴區(qū)域46內(nèi)，由此避免在存儲節(jié)點結(jié)上或附近具有高濃度的p型摻雜劑。因此，摻雜穴區(qū)域被稱作摻雜區(qū)域的子區(qū)域。
雖然圖1示出了與摻雜的溝道區(qū)46一起利用的柵疊層36的重?fù)诫s的材料40，但是本發(fā)明包含這樣的實施例，其中材料40用替代的導(dǎo)電摻雜半導(dǎo)體材料例如用于柵疊層22中的層26的材料來代替。
除圖1所示的部件之外，結(jié)構(gòu)10包括在位于疊層22(未示出)下面的襯底12的區(qū)域內(nèi)的摻雜溝道區(qū)。在特定實施例中，在晶體管器件下面的摻雜溝道區(qū)可以用非重p型摻雜劑例如硼摻雜。這種硼摻雜的溝道區(qū)可以沒有另外加入的重p型摻雜劑，并且具有注入的從大約5×1012原子/cm3到大約9×1012原子/cm3的濃度的硼。
在所示的結(jié)構(gòu)10中，材料40物理上靠著絕緣物質(zhì)24，導(dǎo)電物質(zhì)28物理上靠著材料40。此外，導(dǎo)電物質(zhì)28包括直接在層40上(物理上靠著)形成的硅化物層，還包括在硅化物層上形成并物理上靠著硅化物層的金屬層、金屬化合物層和/或金屬合金層。
疊層36被認(rèn)為是在DRAM陣列的范圍內(nèi)，并且例如，陣列是6F2或8F2陣列。
參考圖2-13介紹形成圖1的結(jié)構(gòu)的方法。在圖2-13的介紹中，酌情利用以上在介紹圖1中所用的類似編號。
最初參考圖2，在初步處理階段顯示了晶片結(jié)構(gòu)10。結(jié)構(gòu)10包括襯底12、絕緣層24和在絕緣層24上形成的掩模材料102。例如，掩模材料102包括正或負(fù)性光致抗蝕劑，并且在特定實施例中，包括來自日本的JSRTM公司的M108YTM。參考圖3，光致抗蝕劑102被光刻構(gòu)圖成一對相鄰并隔開的塊104和106。塊104具有側(cè)壁邊緣105和頂部邊緣107。應(yīng)當(dāng)理解，這里所用的術(shù)語″塊″一般指的是任何構(gòu)圖的形狀，例如，包括矩形、正方形或具有曲線邊緣的形狀。
在所示的實施例中，形成的塊104和106是與絕緣材料24物理接觸。應(yīng)當(dāng)理解，本發(fā)明包含其它實施例(未示出)，其中在缺少絕緣層24的襯底12的半導(dǎo)體材料上直接形成掩模材料102，以產(chǎn)生物理上靠著襯底12的塊。
間隔110在構(gòu)圖的塊104和106之間延伸，并且在所示的實施例中，在間隔110內(nèi)露出絕緣材料24的頂面112。構(gòu)圖的塊104和106被認(rèn)為覆蓋絕緣層24的第一部分，并且留下層24的第二部分未被覆蓋。在沒有層24的情況下形成材料102的實施例中(未示出)，構(gòu)圖的塊104和106可以覆蓋襯底12的第一部分并留下襯底材料的第二部分未被覆蓋。
參考圖4，在構(gòu)圖的光致抗蝕劑塊104和106上并且在間隔110內(nèi)形成涂層114。涂層114覆蓋在塊104和106之間露出的絕緣材料24的至少一部分，并且在所示的實施例中覆蓋絕緣材料24的全部露出部分。涂層114是不同于光致抗蝕劑的材料，并且在特定的應(yīng)用中，對應(yīng)于由Clariant International，Ltd.指定為AZ R200TM的材料。涂層114物理上靠著光致抗蝕劑塊104和106，并且對應(yīng)于可以從絕緣材料24的露出部分112上有選擇地去掉、同時剩余部分附著于光致抗蝕劑的塊104和106上的材料。
在本發(fā)明的一個方案中，涂層114對應(yīng)于指定為AZ R200TM的材料，并且涂敷到半導(dǎo)體晶片的全部表面，隨后自旋干燥。注意，AZ R200TM是水基材料，因為水可能妨礙標(biāo)準(zhǔn)的光刻工藝，所以最好在用于曝光和顯影光致抗蝕劑的過程中在單獨的室中進(jìn)行與AZ R200TM相聯(lián)系的過程。因此，本發(fā)明的優(yōu)選工藝包括形成光致抗蝕劑物質(zhì)102并且在單獨的用于形成涂層114期間的″碗″或室中光刻處理這種物質(zhì)。
在形成涂層114之后，在從大約100℃到大約120℃的溫度下烘焙半導(dǎo)體結(jié)構(gòu)10。這種烘焙被認(rèn)為是將來自抗蝕劑102的酸擴(kuò)散到AZ R200TM里，并且交聯(lián)AZ R200TM層與抗蝕劑塊104和106。交聯(lián)可以粘結(jié)涂層到塊104和106，和/或?qū)⑼繉有纬膳c塊104和106緊緊附著的殼。指定為AZ R200TM的材料不過是在本發(fā)明的方法中利用的一種材料。可以使用有選擇地粘結(jié)或附著于光致抗蝕劑塊104和106上的其它材料替代表示為AZ R200TM的材料。
參考圖5，涂層114暴露于從塊104和106之間有選擇地除去涂層、同時留下靠著塊104和106的涂層的條件。在涂層包括AZ R200TM的涂覆中，通過將半導(dǎo)體結(jié)構(gòu)10暴露于包括表面活性劑的水溶液中完成這種除去。這種溶液可以有選擇地除去涂層114的非交聯(lián)的部分。合適的表面活性劑水溶液是由Clariant International，Ltd.作為″SOLUTION CTM″銷售的材料。
在利用AZ R200TM的應(yīng)用中，在除去非交聯(lián)的材料之后，結(jié)構(gòu)10在從大約130℃到大約140℃的溫度下經(jīng)過所謂的硬烘焙。這種硬烘焙可以完全干燥并且進(jìn)一步交聯(lián)剩余的在塊104和106周圍的部分涂層114。
剩余的光致抗蝕劑塊周圍的涂層114被認(rèn)為定義了橫向向外延伸超過光致抗蝕劑塊的邊緣的第二塊。具體地，在光致抗蝕劑塊104上的涂層114定義了橫向向外延伸超過塊104的橫向邊緣105的橫向邊緣116，還定義了向上延伸超過塊104的頂部邊緣107的頂部邊緣115。同樣，塊106周圍的涂層114包括橫向向外延伸超過塊106的橫向邊緣109的橫向邊緣119，還包括向上超過塊106的頂部邊緣111的頂部邊緣117。
光致抗蝕劑塊104和圍繞該光致抗蝕劑塊的涂層114一起定義了被放大的并且橫向比光致抗蝕劑塊104更寬的掩模塊。而且，光致抗蝕劑塊106和圍繞該光致抗蝕劑塊的涂層114一起定義了被放大的并且橫向比光致抗蝕劑塊106更寬的掩模塊120。掩模塊118和120(也稱為放大的塊)在它們之間具有比光致抗蝕劑塊104和106之間更窄的間隔。換句話說，涂層114縮小間隔110以降低該間隔的尺寸。
參考圖6，相對于結(jié)構(gòu)10注入摻雜劑122。掩模塊118和120防止摻雜劑注入到結(jié)構(gòu)10的阻擋區(qū)域里。未阻擋的區(qū)域?qū)?yīng)于在表面區(qū)域內(nèi)最終要形成疊層36(圖1)的區(qū)域。注入的摻雜劑122形成摻雜穴區(qū)域46，如圖7所示。摻雜穴區(qū)域46具有對應(yīng)于間隔110的縮小的寬度的寬度。
再次參考圖6，摻雜劑122包括單個重p型摻雜劑，例如，銦，或者包括重p型摻雜劑和另外的p型摻雜劑，例如，硼。雖然圖6和7描述了摻雜穴區(qū)域46的形成，如利用單個摻雜步驟，但應(yīng)當(dāng)理解，本發(fā)明包含替代實施例(未示出)，其中利用兩個或更多注入步驟將摻雜劑注入到區(qū)域46中。例如，在光致抗蝕劑塊104和106上形成涂層114之前，非重p型摻雜劑，例如，硼，可以注入到露出的區(qū)域112中(圖3)?；蛘?，在形成放大的塊118和120之后，但是在獨立的步驟中或者在用重p型摻雜劑摻雜之前或之后，可以注入第二摻雜劑。
通過在大約900℃的溫度下，在大約1分鐘和大約6分鐘之間的熱處理來激活摻雜劑122，優(yōu)選的是從大約1分鐘到大約2分鐘。摻雜劑122的激活可以在BPSG的回流期間進(jìn)行，或者在獨立的步驟中進(jìn)行。
參考圖8，從襯底12上除去材料102和114(圖5)。
本發(fā)明可以有利地形成比單獨利用光刻工藝達(dá)到的摻雜穴區(qū)域更窄的摻雜穴區(qū)域。具體地，如果光致抗蝕劑塊104和106(圖3)被認(rèn)為通過特定的光刻構(gòu)圖工藝彼此盡可能接近，則本發(fā)明的工藝有效地限定比單獨通過光刻工藝實現(xiàn)的掩模塊更密集的新的掩模塊118和120(圖5)。換句話說，如果最初形成的間隔110具有通過光刻工藝可實現(xiàn)的最小特征尺寸，則涂層114的形成有效地減小間隔110的特征尺寸到低于最小可實現(xiàn)的特征尺寸。在特定實施例中，在塊118與120之間的間隔110的減小的寬度小于或等于在涂層114形成之前在塊104和106之間的間隔110的大約一半的寬度。
在沒有絕緣材料24的襯底12上形成層102的實施例中(未示出)，在后續(xù)處理之前除去材料102和114之后，形成該絕緣層。
在位于柵疊層22(圖1)下面的具有只用非重p型摻雜劑摻雜的摻雜溝道區(qū)(未示出)的本發(fā)明的實施例中，可以在除去材料102和114之后，通過將摻雜劑注入到襯底的適當(dāng)區(qū)域中形成該溝道區(qū)?；蛘?，可以在形成層102之前形成該溝道。這種溝道區(qū)的形成包括注入從大約5×1012原子/cm3到大約9×1012原子/cm3的濃度的硼。
參考圖9，在絕緣層24上形成物質(zhì)124。在最初淀積時物質(zhì)124可以是無摻雜的，或者可以原地?fù)诫s。在所示的應(yīng)用中，物質(zhì)124是無摻雜的，因此，沒有獲得物質(zhì)26(圖1)或物質(zhì)40(圖1)的特性。
在物質(zhì)124上形成構(gòu)圖的掩模材料126，并阻擋物質(zhì)124的一部分。例如，掩模材料126包括光致抗蝕劑，并且例如，通過光刻工藝形成所示的圖形。掩模材料126覆蓋最終要形成疊層36處的部分結(jié)構(gòu)10，同時留下結(jié)構(gòu)10的其它部分未被覆蓋。
參考圖10，摻雜劑127注入到結(jié)構(gòu)10中，具體地，注入到?jīng)]有被掩模126覆蓋的材料124(圖9)的部分中。如此將材料124轉(zhuǎn)換為材料26。例如，摻雜劑127包括n型摻雜劑(例如磷或砷)。提供濃度至少為1×1020原子/cm3的摻雜劑127，并且通常提供的濃度從大約1×1020原子/cm3到大約5×1021原子/cm3。
參考圖11，除去掩模材料126并用另一構(gòu)圖的掩模材料128代替。例如，掩模材料128包括例如光致抗蝕劑，并且通過例如光刻工藝形成所示的圖形。掩模材料128覆蓋結(jié)構(gòu)110的一部分，同時留下最終要形成疊層36的部分未被覆蓋。
摻雜劑129注入到結(jié)構(gòu)10中，具體地，注入到?jīng)]有被掩模128覆蓋的材料124(圖9)的部分中。如此將材料轉(zhuǎn)換為材料40。摻雜劑129包括相對于摻雜劑127相反的導(dǎo)電類型。此外，可以注入摻雜劑129到大于1×1020原子/cm3的濃度。
在特定的應(yīng)用中，可以省略掩模126(圖9)，并且摻雜劑127注入到全部材料124(圖9)中。隨后，形成掩模128，以大于摻雜劑127的濃度注入摻雜劑129。然后，在結(jié)構(gòu)10的暴露的(未阻擋的)區(qū)域內(nèi)摻雜劑129比摻雜劑127更占據(jù)主導(dǎo)地位，以形成摻雜材料40和26。
參考圖12，除去掩模材料128(圖11)。橫穿結(jié)構(gòu)10形成層28和30。正如以上的討論，層28包括硅化物、金屬、金屬化合物和/或金屬合金；層30可以包括絕緣材料，例如，二氧化硅和/或氮化硅。
參考圖13，由圖12的層24、26、28、30和40構(gòu)圖疊層22和36。例如，通過在層上形成構(gòu)圖的光致抗蝕劑掩模(未示出)，隨后利用合適的蝕刻條件由掩模轉(zhuǎn)印圖形實現(xiàn)了這種構(gòu)圖。
通過在襯底12內(nèi)形成源/漏區(qū)34(圖1所示)，并形成側(cè)壁隔離物32(圖1所示)在圖1的結(jié)構(gòu)中引入疊層22和36。優(yōu)選的是形成源/漏區(qū)34以在相應(yīng)的晶體管器件14和16或隔離器件38的側(cè)壁隔離物32下面延伸，而不在相應(yīng)的疊層22或36下面延伸。
參考圖14-20介紹本發(fā)明的另一應(yīng)用。在圖14-20的介紹中將酌情利用與以上在介紹圖1-13中所用的類似的編號。
圖14所示的結(jié)構(gòu)10包括圖1中所示的全部部件，并且在位于晶體管柵疊層22下面的溝道區(qū)內(nèi)還包括一個或兩個溝道穴注入45和47。溝道穴區(qū)域45和47包括重p型原子的注入，例如，銦。在特定實施例中，摻雜穴區(qū)域45和47以及相應(yīng)的圍繞溝道區(qū)還用第二p型摻雜劑例如硼摻雜。利用在晶體管器件的硼摻雜的溝道區(qū)內(nèi)的銦穴注入以減小在溝道區(qū)中所用的硼的濃度是有利的。例如，在溝道穴區(qū)域45和47注入濃度從大約1×1012原子/cm3到大約1×1013原子/cm3的銦的本發(fā)明的實施例中，相對于在本發(fā)明的缺少溝道穴45和47的溝道區(qū)中所用的從大約5×1012原子/cm3到大約1×1013原子/cm3的典型的硼劑量，在溝道區(qū)中所用的硼劑量從大約1×1012原子/cm3到大約2×1012原子/cm3。
參考圖15-20介紹形成圖14的結(jié)構(gòu)的方法。通常，在形成圖14所示的結(jié)構(gòu)中所用的方法可以參考如上所述圖1結(jié)構(gòu)的形成并且結(jié)合以下可替換的處理步驟。最初參考圖15，在圖2之后的可替換處理階段顯示晶片結(jié)構(gòu)10。利用合適的光刻工藝構(gòu)圖掩模材料102(圖2)，形成隔開的塊203、204、206和208。間隔210在構(gòu)圖的塊203和204之間、在構(gòu)圖的塊204和206之間以及在構(gòu)圖的塊206和208之間延伸。在所示的實施例中，在間隔210內(nèi)露出絕緣層24的頂面212?；蛘撸跊]有層24(未示出)的情況下形成構(gòu)圖的塊203、204、206和208，頂面212包括襯底12的半導(dǎo)體材料。
參考圖16，在構(gòu)圖的光致抗蝕劑塊203、204、206和208上并且在間隔210內(nèi)形成涂層114。正如以上的討論，從構(gòu)圖的光致抗蝕劑塊之間有選擇地除去涂層114，由此形成縮小的間隔210，如圖17所示。在特定實施例中，縮小的間隔210包括小于或等于在形成涂層114之前間隔寬度的大約一半的寬度。如在圖17中示出的，選擇性的除去涂層114可以形成放大的塊218、219、220和221。
參考圖18，摻雜劑122注入到結(jié)構(gòu)10中，具體地，注入到?jīng)]有被掩模塊218、219、220和221覆蓋的襯底12的部分中。
參考圖19，注入摻雜劑122(圖18)，形成溝道穴區(qū)域45和47以及穴區(qū)域46。這種穴區(qū)域具有其寬度對應(yīng)于縮小的間隔210的寬度。正如以上的討論，摻雜劑122包括銦，在特定實施例中還包括額外的p型摻雜劑，例如，硼。因此，在沒有額外的摻雜劑的情況下用銦注入穴區(qū)域45、46和47，或者同時用銦和例如硼注入。摻雜穴區(qū)域46對應(yīng)于最終將位于隔離器件38下面的襯底的區(qū)域(圖14)。摻雜的溝道穴區(qū)域45基本上主要位于最終與晶體管器件14相聯(lián)系的溝道區(qū)內(nèi)(圖14)。類似的，溝道穴區(qū)域47對應(yīng)于基本上將最終位于晶體管器件16下面溝道區(qū)內(nèi)中心的子區(qū)域(圖14)。
注意，在與注入摻雜劑122無關(guān)的獨立的摻雜步驟中，硼和/或其它摻雜劑注入到將位于器件14和16下面的溝道區(qū)中的至少一個中，或者在隔離器件38下面的對應(yīng)區(qū)域。可以在形成抗蝕劑塊203、204、206和208之前(圖15)進(jìn)行該獨立的步驟，或者在形成構(gòu)圖的抗蝕劑塊之后但在形成放大的塊218、219、220和221之前(圖17)進(jìn)行?；蛘?，在銦注入122之前或之后的獨立的步驟中，在形成放大的掩模塊218、219、220和221之后進(jìn)行獨立的摻雜。
銦的激活包括如上所述的熱處理。優(yōu)選的是，將銦從穴區(qū)域到周圍襯底中的擴(kuò)散最小化。在具有另外硼注入的實施例中，銦摻雜的穴45和47可以是通過硼擴(kuò)散形成的更大溝道區(qū)的子區(qū)域。在優(yōu)選實施例中，保持摻雜的穴45、46和47的寬度比覆蓋在疊層上面的寬度更窄。在特定實施例中，穴的寬度將保持大約為縮小的間隔的寬度。
參考圖20，從襯底112上除去掩模塊218、219、220和221。如圖20所示，然后，如上所述處理半導(dǎo)體結(jié)構(gòu)10(圖10-13和相應(yīng)的正文)以形成圖14所示的結(jié)構(gòu)。有利的是，在與晶體管器件相聯(lián)系的溝道穴區(qū)域中提供銦，允許在溝道區(qū)中利用更低濃度的硼或其它p型摻雜劑，由此減少可以對存儲節(jié)點結(jié)擴(kuò)散的摻雜劑的數(shù)量。在存儲節(jié)點結(jié)或周圍的高濃度p型摻雜劑可以增加電荷泄漏。因此，減少在溝道區(qū)中所用的高擴(kuò)散率摻雜劑例如硼的數(shù)量有助于減少泄漏。
圖21示出了可以利用本發(fā)明的方法形成的替代的半導(dǎo)體結(jié)構(gòu)10。圖21所示結(jié)構(gòu)與圖14所示結(jié)構(gòu)相同，不同之處在于在隔離器件38下面沒有穴注入?yún)^(qū)。雖然圖21描繪在隔離器件下面完全沒有穴注入的情況，但是本發(fā)明包含具有用銦輕摻雜(即，小于大約1×1012原子/cm3，未示出)的穴的結(jié)構(gòu)。在本發(fā)明的結(jié)構(gòu)中，隔離器件38下面具有輕摻雜銦穴或沒有摻雜的穴，隔離器件包括多數(shù)p型摻雜層40(以上討論的)。如本領(lǐng)域的普通技術(shù)人員所理解的，可以利用上面參考圖15-20論述的方法結(jié)合掩模材料102的交替光刻構(gòu)圖(圖2)形成圖21的結(jié)構(gòu)10。這種交替構(gòu)圖露出對應(yīng)于晶體管器件14和16的最終位置的襯底區(qū)域，同時覆蓋襯底的其它區(qū)域，包括最終在隔離器件38下面的區(qū)域。
圖22示出了本發(fā)明的另一個方案包含的半導(dǎo)體結(jié)構(gòu)10。如圖22所示，除了關(guān)于形成圖14所示結(jié)構(gòu)的介紹之外，可以通過任意的工藝步驟形成結(jié)構(gòu)10。如圖22所示，至少在結(jié)構(gòu)10中給出的源/漏區(qū)34的至少一部分包括在相關(guān)的柵器件14、16下面更遠(yuǎn)延伸的相關(guān)源/漏區(qū)的延長區(qū)50、52。延長區(qū)50和52延伸相關(guān)的源/漏區(qū)34，從而源漏區(qū)延伸覆蓋隔離物32的全部寬度?；蛘?，延長部分可以在相應(yīng)的器件下面延伸源/漏區(qū)到小于隔離物的全部寬度，或者在柵疊層22下面局部地延伸源/漏區(qū)。
在特定實施例中，源/漏區(qū)34可以是用n型摻雜劑多摻雜的，延長區(qū)50和52可以是用p型摻雜劑多摻雜的。在優(yōu)選實施例中，延長部分50和52包括重p型摻雜劑，例如，銦。在延長部分中的合適的銦濃度從大約1×1012原子/cm2到大約3×1012原子/cm2。
如圖22所示，可以形成包括源/漏延長部分50、52的半導(dǎo)體結(jié)構(gòu)10，以使該延長部分僅在與給出的疊層22相聯(lián)系的一對側(cè)壁32下面。換句話說，可以在相應(yīng)的晶體管器件14、16的單側(cè)上提供延長部分注入50、52。優(yōu)選的是，如圖22所示，僅在柵14和26的位接觸側(cè)上提供延長部分50和52，并且在柵的相對存儲節(jié)點側(cè)上沒有源/漏區(qū)。有利的是，利用與晶體管器件14和16的位接觸側(cè)相聯(lián)系的源/漏區(qū)的銦注入延長部分，以允許減少在溝道穴注入45和47中所用銦的數(shù)量。在延長部分50和52中，穴溝道區(qū)45和47包括從大約2×1012原子/cm2到大約5×1012原子/cm2的銦濃度，并且另外包括上面關(guān)于圖14所示半導(dǎo)體結(jié)構(gòu)闡明濃度的硼。
參考圖23-24介紹形成圖22的結(jié)構(gòu)的方法。參考圖23，在連接到任何電容器結(jié)構(gòu)或數(shù)字線之前類似于圖14所示結(jié)構(gòu)的進(jìn)一步的工藝。在結(jié)構(gòu)10上形成掩模材料174，并構(gòu)圖以露出將成為晶體管器件14和16的位線接觸側(cè)的襯底部分。例如，掩模材料174包括光致抗蝕劑；并且可以利用合適的光刻工藝構(gòu)圖。
相對于結(jié)構(gòu)10注入摻雜劑176，并且形成圖24所示的延長區(qū)50和52。利用一般相對于柵形成暈輪注入的傾斜注入技術(shù)來注入摻雜劑176。然而，注入?yún)^(qū)50和52不同于典型的暈輪注入，原因在于摻雜劑僅注入到相應(yīng)柵的一側(cè)，柵的對側(cè)被掩模材料174阻擋，所以注入50和52沒有形成環(huán)形結(jié)構(gòu)。摻雜劑176包括p型摻雜劑，并且優(yōu)選包括重p型摻雜劑例如銦。
進(jìn)一步處理圖24所示的半導(dǎo)體結(jié)構(gòu)，除去光致抗蝕劑材料174并形成圖22所示的結(jié)構(gòu)。
圖25示出了由本發(fā)明的另一個方案包含的半導(dǎo)體結(jié)構(gòu)10，并且將在合適的地方使用類似于在上面圖1-24中所用的編號。圖25所示的結(jié)構(gòu)10類似于圖22示出的結(jié)構(gòu)，不同之處在于淺溝槽隔離區(qū)54代替隔離器件38(圖14)。
如本領(lǐng)域的技術(shù)人員所理解的，可以利用傳統(tǒng)的淺溝槽隔離區(qū)成形與如上所述的本發(fā)明的各種方法相結(jié)合來形成如圖25所示的結(jié)構(gòu)10。可以在形成可構(gòu)圖的材料102(圖2)之前的初步處理步驟形成淺溝槽區(qū)54。然后通過以上討論的方法構(gòu)圖材料102，露出襯底的區(qū)域，同時覆蓋剩下的其它區(qū)域。形成涂層材料144并處理，以露出最終在疊層22的中心部分下面的區(qū)域，同時保持包括淺溝槽隔離區(qū)的其它區(qū)域被掩蔽。然后，如上所述形成溝道穴45和47，接著形成圖25所示的其它部件。
雖然圖22和25示出了與溝道穴區(qū)域45和47一起使用的注入延長部分50和52，但是應(yīng)當(dāng)理解，本發(fā)明包含在沒有所述穴區(qū)域45和47的半導(dǎo)體結(jié)構(gòu)中使用延長部分50和52的實施例。
除了上述實施例之外，本發(fā)明包括用于形成柵結(jié)構(gòu)的鑲嵌(damascene)工藝。參考圖26-29介紹利用鑲嵌工藝形成結(jié)構(gòu)的示例性方法。
參考圖26，初始步驟包括在絕緣材料24上淀積電介質(zhì)材料層202?；蛘?，在沒有絕緣層的襯底12上淀積電介質(zhì)層202，并可以在鑲嵌工藝之后生長絕緣材料24。在淀積電介質(zhì)層202之前提供源-漏區(qū)34，如圖26所示，或在柵形成期間或之后形成源-漏區(qū)34。
通過常規(guī)方法，例如，光刻，構(gòu)圖電介質(zhì)材料202，形成構(gòu)圖的塊203和205、具有被間隔分開的側(cè)壁204和206的塊。沿側(cè)壁204和206形成可除去的隔離物208。例如，通過淀積犧牲材料層并各向異性地蝕刻犧牲材料形成可除去的隔離物208。隔離物208具有被相對于側(cè)壁204和206之間距離的縮小間隔所分開的橫向邊緣209和211。相對于結(jié)構(gòu)10注入摻雜劑122(以上討論的)，形成摻雜的穴區(qū)域212，如圖27所示。摻雜的穴區(qū)域212的寬度對應(yīng)于橫向邊緣209和211之間的寬度。
參考圖27，除去隔離物208，并在結(jié)構(gòu)10上以及沿側(cè)壁204和206共形地淀積多晶硅層214。在多晶硅層上淀積柵電極材料216，例如WN/W或包括金屬和/或金屬氮化物的其它成分，如圖28所示。
參考圖29，利用例如化學(xué)機(jī)械拋光進(jìn)行平坦化步驟，形成如圖所示具有金屬柵電極220的平坦化柵結(jié)構(gòu)。柵結(jié)構(gòu)具有對應(yīng)于側(cè)壁204與206之間的距離的柵結(jié)構(gòu)寬度。因此，摻雜的穴區(qū)域212具有小于柵結(jié)構(gòu)寬度的寬度，在特定實施例中，穴區(qū)域112包括小于或等于柵結(jié)構(gòu)寬度的大約一半的寬度。
在鑲嵌柵結(jié)構(gòu)下面并圍繞穴(圖29所示)區(qū)域的溝道區(qū)如以上討論的相對于柵疊層結(jié)構(gòu)22和36還包括硼。源-漏延長部分(未示出)可以與柵一起利用，并如上所述形成。
已經(jīng)關(guān)于結(jié)構(gòu)和方法的特征用語言或多或少具體地介紹了本發(fā)明。然而，應(yīng)當(dāng)理解，本發(fā)明不局限于所示和介紹的具體特征，因為在此公開的方法包括實現(xiàn)本發(fā)明的優(yōu)選形式。因此，本發(fā)明要求保護(hù)在附帶的權(quán)利要求書特有范圍內(nèi)的任何形式或修改。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括由半導(dǎo)體材料支撐的一對柵結(jié)構(gòu)；以及在該對柵結(jié)構(gòu)之間的隔離區(qū)，隔離區(qū)包括在半導(dǎo)體材料中的銦摻雜的穴，穴區(qū)域包括第一寬度；以及在穴區(qū)域上的第三柵結(jié)構(gòu)，第三柵結(jié)構(gòu)包括橫向?qū)挾却笥诘谝粚挾鹊臇暖B層。
2.權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中穴區(qū)域包括濃度從大約1×1012原子/cm3到大約1×1013原子/cm3的銦。
3.權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，還包括在第三柵結(jié)構(gòu)下面局部延伸的一對源/漏區(qū)，該源/漏區(qū)用n型摻雜劑多摻雜，其中第三柵結(jié)構(gòu)的柵疊層包括用p型摻雜劑多摻雜的導(dǎo)電摻雜材料層。
4.權(quán)利要求3的半導(dǎo)體結(jié)構(gòu)，其中導(dǎo)電摻雜材料包括至少1×1018原子/cm3的n型摻雜劑和至少1×1018原子/cm3的p型摻雜劑。
5.權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中一對柵結(jié)構(gòu)包括具有晶體管疊層的一對晶體管，每個晶體管疊層具有晶體管疊層寬度，其中每個晶體管布置在半導(dǎo)體材料中限定的溝道區(qū)上，每個溝道區(qū)包括具有穴寬度小于晶體管疊層寬度的銦摻雜的溝道穴。
6.權(quán)利要求5的半導(dǎo)體結(jié)構(gòu)，其中溝道區(qū)還用從大約1×1012原子/cm3到大約2×1012原子/cm3的硼摻雜。
7.權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中一對柵結(jié)構(gòu)中的每一個包括多晶硅層；以及在多晶硅層上的金屬材料，金屬材料具有平坦化的上表面。
8.一種半導(dǎo)體結(jié)構(gòu)，包括由半導(dǎo)體材料支撐的一對柵結(jié)構(gòu)；以及在該對柵結(jié)構(gòu)之間的隔離區(qū)，隔離區(qū)包括在半導(dǎo)體材料中的銦摻雜的穴。
9.權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中一對柵結(jié)構(gòu)中的每一個包括由鎢組成的層。
10.一種半導(dǎo)體結(jié)構(gòu)，包括在半導(dǎo)體材料中的一對溝道區(qū)，每個溝道區(qū)的至少一部分是銦摻雜的子區(qū)域，每個銦摻雜的子區(qū)域具有第一寬度；以及由隔離晶體管結(jié)構(gòu)的隔離區(qū)分開的一對晶體管結(jié)構(gòu)，每個晶體管結(jié)構(gòu)布置在由一對溝道區(qū)構(gòu)成的溝道區(qū)上，每個晶體管結(jié)構(gòu)包括具有大于第一寬度的第二寬度的晶體管的柵，每個柵基本上橫向位于相應(yīng)的溝道區(qū)的中心上。
11.權(quán)利要求10的半導(dǎo)體結(jié)構(gòu)，其中隔離區(qū)包括淺溝槽隔離區(qū)。
12.權(quán)利要求10的半導(dǎo)體結(jié)構(gòu)，其中隔離區(qū)包括具有由插入的絕緣材料與第二導(dǎo)電摻雜材料分離的第一導(dǎo)電摻雜材料的隔離柵；第一導(dǎo)電摻雜材料包括p型多摻雜劑，還包括在隔離柵下面沒有銦摻雜的穴。
13.權(quán)利要求10的半導(dǎo)體結(jié)構(gòu)，其中隔離區(qū)包括隔離柵，還包括布置在隔離柵下面的襯底中的摻雜的穴區(qū)域，該摻雜的穴區(qū)域基本上相對于隔離柵橫向地位于中心位置。
14.權(quán)利要求13的半導(dǎo)體襯底，其中摻雜的穴區(qū)域用銦輕摻雜，其中隔離柵包括由插入的絕緣材料與第二導(dǎo)電摻雜材料分離的第一導(dǎo)電摻雜材料；其中在第一導(dǎo)電摻雜材料中的多摻雜劑為p型。
15.權(quán)利要求13的半導(dǎo)體襯底，其中摻雜的穴區(qū)域的至少一部分為銦摻雜。
16.一種半導(dǎo)體結(jié)構(gòu)，包括具有訪問側(cè)和相對的位線側(cè)的場效應(yīng)晶體管；與場效應(yīng)晶體管相聯(lián)系的一對源/漏區(qū)；一個源/漏區(qū)在場效應(yīng)晶體管器件的訪問側(cè)，另一個源/漏區(qū)在場效應(yīng)晶體管器件的位線側(cè)；以及僅與一對源/漏區(qū)的一個源/漏區(qū)相聯(lián)系的銦注入。
17.權(quán)利要求16的半導(dǎo)體結(jié)構(gòu)，其中銦注入與位于場效應(yīng)晶體管的位線側(cè)上的源/漏區(qū)相聯(lián)系。
18.一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底；在襯底的半導(dǎo)體材料中的一對導(dǎo)電摻雜的擴(kuò)散區(qū)，導(dǎo)電摻雜的擴(kuò)散區(qū)包括第一類型的摻雜劑；在襯底上的晶體管結(jié)構(gòu)，晶體管結(jié)構(gòu)包括布置在一對擴(kuò)散區(qū)之間的柵，具有一對相對的側(cè)壁；沿相對的側(cè)壁布置的隔離物，導(dǎo)電摻雜的擴(kuò)散區(qū)在隔離物下面延伸；以及在晶體管結(jié)構(gòu)的第一側(cè)上提供并且在晶體管結(jié)構(gòu)的相對的第二側(cè)上不存在的擴(kuò)散區(qū)延長部分，擴(kuò)散區(qū)延長部分包括第二類型的摻雜劑，并且相對于在晶體管結(jié)構(gòu)的第二側(cè)上的擴(kuò)散區(qū)在晶體管結(jié)構(gòu)的第一側(cè)上的晶體管結(jié)構(gòu)下面進(jìn)一步延伸擴(kuò)散區(qū)。
19.權(quán)利要求18的半導(dǎo)體結(jié)構(gòu)，其中第一類型的摻雜劑為n型，第二類型摻雜劑為p型。
20.權(quán)利要求18的半導(dǎo)體結(jié)構(gòu)，其中第二類型摻雜劑為銦。
21.權(quán)利要求18的半導(dǎo)體結(jié)構(gòu)，其中包括擴(kuò)散區(qū)延長部分的擴(kuò)散區(qū)與位線接觸相聯(lián)系。
22.一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體材料襯底；在半導(dǎo)體襯底材料上的第一和第二晶體管結(jié)構(gòu)，第一和第二晶體管結(jié)構(gòu)中的每一個具有相對的側(cè)壁，沿側(cè)壁具有一對絕緣隔離物；在襯底中的第一和第二源/漏區(qū)，第一晶體管結(jié)構(gòu)布置在第一和第二源/漏區(qū)之間，第一源/漏區(qū)的第一端在第一晶體管結(jié)構(gòu)的第一側(cè)上的隔離物下面延伸，第二源/漏區(qū)在第一晶體管結(jié)構(gòu)的相對第二側(cè)上的隔離物下面延伸；在襯底中的第三和第四源/漏區(qū)，第二晶體管結(jié)構(gòu)布置在第三和第四源/漏區(qū)之間，第四源/漏區(qū)的第一側(cè)在第二晶體管結(jié)構(gòu)的第一側(cè)上的隔離物下面延伸，第三源/漏區(qū)在第二晶體管結(jié)構(gòu)的相對第二側(cè)上的隔離物下面延伸；第一、第二、第三和第四源/漏區(qū)通常用第一類型的摻雜劑摻雜；與第一源/漏區(qū)的第一側(cè)相聯(lián)系的源/漏延長部分，源/漏延長部分用第二類型的摻雜劑摻雜，并在第一晶體管結(jié)構(gòu)下面更遠(yuǎn)的延伸第一源/漏區(qū)的第一側(cè)；第一源/漏區(qū)的第二側(cè)沒有延長部分，并且在第二源/漏區(qū)也沒有延長部分。
23.權(quán)利要求22的半導(dǎo)體結(jié)構(gòu)，還包括在第一和第二晶體管結(jié)構(gòu)中的每一個晶體管結(jié)構(gòu)下面的襯底中限定的溝道區(qū)，溝道區(qū)的至少一部分用銦摻雜。
24.權(quán)利要求22的半導(dǎo)體結(jié)構(gòu)，還包括與第四源/漏區(qū)的第一側(cè)相聯(lián)系的源/漏延長部分，源/漏延長部分用第二類型的摻雜劑摻雜，并在第二晶體管結(jié)構(gòu)下面更遠(yuǎn)地延伸第四源/漏區(qū)的第一側(cè)；第四源/漏區(qū)的第二側(cè)沒有延長部分，并且第三源/漏區(qū)也沒有延長部分。
25.權(quán)利要求22的半導(dǎo)體結(jié)構(gòu)，還包括在第一和第二晶體管結(jié)構(gòu)之間的隔離結(jié)構(gòu)。
26.權(quán)利要求25的半導(dǎo)體結(jié)構(gòu)，還包括在隔離結(jié)構(gòu)下面的半導(dǎo)體材料中的摻雜的穴區(qū)域，穴區(qū)域的至少一部分用銦摻雜。
27.權(quán)利要求25的半導(dǎo)體結(jié)構(gòu)，其中隔離結(jié)構(gòu)包括由插入的絕緣材料與第二導(dǎo)電摻雜材料分離的第一導(dǎo)電摻雜材料；第一導(dǎo)電摻雜材料用n型摻雜劑摻雜到至少1×1018原子/cm3，用p型摻雜劑摻雜到至少1×1018原子/cm3。
28.權(quán)利要求27的半導(dǎo)體結(jié)構(gòu)，其中在第一導(dǎo)電摻雜材料中的多摻雜劑為p型。
29.權(quán)利要求28的半導(dǎo)體結(jié)構(gòu)在隔離結(jié)構(gòu)下面沒有任何銦注入。
30.權(quán)利要求28的半導(dǎo)體結(jié)構(gòu)在隔離結(jié)構(gòu)下面具有輕摻雜的銦注入。
31.權(quán)利要求22的半導(dǎo)體結(jié)構(gòu)，還包括在第一和第二晶體管結(jié)構(gòu)之間的淺溝槽隔離區(qū)。
32.一種DRAM結(jié)構(gòu)，包括第一和第二柵結(jié)構(gòu)；四個節(jié)點，四個節(jié)點包括第一節(jié)點、第二節(jié)點、第三節(jié)點和第四節(jié)點，選通的第一節(jié)點通過第一柵結(jié)構(gòu)與第二節(jié)點電連接，選通的第三節(jié)點位置通過第二柵結(jié)構(gòu)與第四節(jié)點位置電連接；四個節(jié)點中的每一個具有與此關(guān)聯(lián)的擴(kuò)散區(qū)，與第一和第二節(jié)點相聯(lián)系的擴(kuò)散區(qū)各自在第一柵結(jié)構(gòu)下面延伸，與第三和第四節(jié)點相聯(lián)系的擴(kuò)散區(qū)在第二柵結(jié)構(gòu)下面延伸；在第二和第三節(jié)點之間的隔離區(qū)，隔離區(qū)電隔離第一和第二柵結(jié)構(gòu)；位線接觸與第一節(jié)點電連接；電容器結(jié)構(gòu)與第二節(jié)點電連接，電容器結(jié)構(gòu)包括存儲節(jié)點；在與第一節(jié)點相聯(lián)系的擴(kuò)散區(qū)中的銦注入，該注入是在鄰近第一節(jié)點的第一柵結(jié)構(gòu)下面；以及在與第二節(jié)點相聯(lián)系的擴(kuò)散區(qū)中沒有銦注入。
33.權(quán)利要求32的DRAM結(jié)構(gòu)，其中銦注入為第一銦注入，并且還包括第二銦注入，第二銦注入在與第四節(jié)點相聯(lián)系的擴(kuò)散區(qū)中并且在第二柵下面，其中第四節(jié)點與位線接觸電連接；以及在與第三節(jié)點相聯(lián)系的擴(kuò)散區(qū)中沒有銦注入。
34.權(quán)利要求32的DRAM結(jié)構(gòu)，其中隔離區(qū)包括具有總寬度的隔離結(jié)構(gòu)，還包括在隔離結(jié)構(gòu)下面的摻雜的穴，摻雜的穴包括小于或等于隔離結(jié)構(gòu)的總寬度的大約一半的寬度。
35.權(quán)利要求32的DRAM結(jié)構(gòu)，其中每個柵結(jié)構(gòu)包括相對的柵側(cè)壁以及沿著和靠著柵側(cè)壁具有內(nèi)表面并且遠(yuǎn)離側(cè)壁具有外表面的一對絕緣隔離物，每個柵結(jié)構(gòu)包括對應(yīng)于與對應(yīng)的柵相聯(lián)系的一對絕緣隔離物的外表面之間的最大距離的總寬度；其中DRAM結(jié)構(gòu)還包括在每個柵結(jié)構(gòu)下面的導(dǎo)電摻雜的溝道區(qū)，溝道區(qū)的至少一部分用銦摻雜，該部分包括小于或等于柵結(jié)構(gòu)的總寬度的大約一半的寬度。
36.一種在半導(dǎo)體襯底中形成摻雜區(qū)的方法，包括在半導(dǎo)體襯底的半導(dǎo)體材料上形成一對塊，由包含第一距離的間隔隔開該對塊；縮小間隔；以及通過縮小的間隔將摻雜劑注入到半導(dǎo)體材料中，在半導(dǎo)體材料中形成摻雜區(qū)。
37.權(quán)利要求36的方法，其中塊包括構(gòu)圖的光致抗蝕劑，并具有相對的側(cè)壁，其中縮小的間隔包括在構(gòu)圖的光致抗蝕劑上以及在間隔內(nèi)的襯底上形成涂層；以及從間隔中的至少一部分襯底上有選擇地除去涂層，同時在光致抗蝕劑塊上留下涂層，涂層材料相對于相對的側(cè)壁形成側(cè)壁延長部分。
38.權(quán)利要求36的方法，其中通過縮小的間隔注入摻雜劑包括注入銦的濃度從大約1×1012原子/cm3到大約1×1013原子/cm3。
39.權(quán)利要求36的方法，其中通過縮小的間隔注入摻雜劑包括注入硼的濃度從大約1×1012原子/cm3到大約2×1012原子/cm3，以及注入銦的濃度從大約1×1012原子/cm3到大約1×1013原子/cm3。
40.權(quán)利要求36的方法，其中通過縮小的間隔注入摻雜劑包括注入第二摻雜劑，該方法還包括在注入第二摻雜劑之前將第一摻雜劑注入到半導(dǎo)體材料中。
41.權(quán)利要求40的方法，其中第一摻雜劑包括硼，第二摻雜劑包括銦。
42.權(quán)利要求40的方法，其中在延伸塊之前注入第一摻雜劑。
43.權(quán)利要求40的方法，其中在縮小間隔期間注入第一摻雜劑。
44.權(quán)利要求36的方法，還包括在大約900℃的溫度下，激活摻雜劑以持續(xù)大約1分鐘到大約6分鐘。
45.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體襯底材料上形成可構(gòu)圖的材料層；構(gòu)圖可構(gòu)圖的材料層，形成至少兩個構(gòu)圖的塊，一對相鄰的塊由第一間隔分開；在一對相鄰的塊上并跨越相鄰的塊之間的第一間隔形成涂層；從跨越第一間隔中有選擇地除去涂層，同時在一對相鄰的塊上留下涂層；該對塊和涂層一起限定由第二間隔分開的一對擴(kuò)大的塊；第二間隔比第一間隔窄；雖然在半導(dǎo)體襯底材料上保留擴(kuò)大的塊，但是在第二間隔中的半導(dǎo)體材料內(nèi)注入至少一種摻雜劑，以形成摻雜區(qū)；以及從半導(dǎo)體襯底材料上除去放大的塊。
46.權(quán)利要求45的方法，其中可構(gòu)圖的材料包括光致抗蝕劑，并且其中涂層包括當(dāng)暴露于來自光致抗蝕劑的酸時交聯(lián)的材料。
47.權(quán)利要求45的方法，其中涂層對應(yīng)于由ClariantInternational，Ltd.指定為AZ R200TM的材料。
48.權(quán)利要求45的方法，其中通過光刻工藝形成構(gòu)圖的塊；其中光刻工藝限于通過光刻工藝可以得到的最小特征尺寸，第一間隔對應(yīng)于大約最小特征尺寸；并且其中通過注入形成的半導(dǎo)體材料的摻雜區(qū)具有小于最小特征尺寸的區(qū)域?qū)挾取?br> 49.權(quán)利要求48的方法，其中區(qū)域?qū)挾刃∮诨虻扔谧钚√卣鞒叽绲拇蠹s50％。
50.權(quán)利要求45的方法，還包括在半導(dǎo)體襯底材料中形成第一源/漏區(qū)和第二源/漏區(qū)，第一源/漏區(qū)與摻雜區(qū)的第一邊緣橫向隔開，第二源/漏區(qū)與摻雜區(qū)的第二相對邊緣橫向隔開；以及在摻雜區(qū)上形成隔離物質(zhì)，第一和第二源/漏區(qū)在隔離物質(zhì)下面局部延伸。
51.權(quán)利要求50的方法，其中隔離物質(zhì)包括柵疊層，柵疊層包括由絕緣材料層與摻雜區(qū)分離的導(dǎo)電摻雜材料層，導(dǎo)電摻雜材料層用p型摻雜劑多摻雜，并且其中源/漏區(qū)用n型摻雜劑多摻雜。
52.權(quán)利要求50的方法，還包括在半導(dǎo)體襯底上形成一對晶體管器件，該晶體管器件通過隔離物質(zhì)互相電隔離。
53.一種DRAM形成方法，包括在襯底上形成第一字線和第二字線，每個字線包括一對相對的側(cè)壁；鄰近字線定義四個節(jié)點，四個節(jié)點包括第一節(jié)點、第二節(jié)點、第三節(jié)點和第四節(jié)點，選通的第二節(jié)點通過第一字線與第一節(jié)點電連接，選通的第四節(jié)點通過第二字線與第三節(jié)點電連接；定義第一、第二、第三和第四擴(kuò)散區(qū)，第一擴(kuò)散區(qū)與第一節(jié)點相聯(lián)系，第二擴(kuò)散區(qū)與第二節(jié)點相聯(lián)系，第三擴(kuò)散區(qū)與第三節(jié)點相聯(lián)系，第四擴(kuò)散區(qū)與第四節(jié)點相聯(lián)系；在第一字線與第二字線之間定義隔離區(qū)，隔離區(qū)電隔離第一和第二字線；沿每個字線的相對側(cè)壁形成一對隔離物；第一和第二擴(kuò)散區(qū)在第一字線下面延伸初始距離，第三和第四擴(kuò)散區(qū)在第二字線下面延伸初始距離；以及在第一字線下面相對于初始距離進(jìn)一步延伸第一擴(kuò)散區(qū)，而不延伸第二擴(kuò)散區(qū)。
54.權(quán)利要求53的方法，還包括在第二字線下面相對于初始距離進(jìn)一步延伸第四擴(kuò)散區(qū)，而不延伸第三擴(kuò)散區(qū)。
55.權(quán)利要求53的方法，其中隔離物包括隔離物寬度，并且其中初始距離小于隔離物寬度。
56.權(quán)利要求53的方法，其中每個擴(kuò)散區(qū)用第一類型摻雜劑導(dǎo)電摻雜，并且其中延伸包括注入第二類型摻雜劑的暈輪。
57.權(quán)利要求53的方法，其中擴(kuò)散區(qū)用n型摻雜劑多摻雜，并且其中延伸包括形成用p型摻雜劑多摻雜的延長區(qū)。
58.權(quán)利要求53的方法，其中隔離區(qū)包括淺溝槽隔離區(qū)。
59.權(quán)利要求53的方法，還包括形成第一和第二電容器結(jié)構(gòu)；第一電容器結(jié)構(gòu)與第二節(jié)點電連接，第二電容器結(jié)構(gòu)與第三節(jié)點電連接；以及形成與第一節(jié)點電連接的第一位線接觸以及與第三節(jié)點電連接的第二位線接觸。
60.權(quán)利要求53的方法，其中定義隔離區(qū)包括在半導(dǎo)體襯底中形成摻雜的穴區(qū)域，該摻雜的穴區(qū)域包括穴寬度；以及在襯底上以及在穴區(qū)域上形成隔離物質(zhì)，隔離物質(zhì)具有大于穴寬度的總物質(zhì)寬度。
61.權(quán)利要求60的方法，其中隔離物質(zhì)包括在襯底上的柵疊層，柵疊層具有相對的側(cè)壁；沿相對側(cè)壁的一對絕緣隔離物，總物質(zhì)寬度為在襯底的表面測量的一對絕緣隔離物的外邊界之間的距離；以及其中總物質(zhì)寬度至少大約為穴寬度的兩倍。
62.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體襯底材料上形成電介質(zhì)材料；構(gòu)圖電介質(zhì)材料形成至少兩個構(gòu)圖的塊，一對相鄰的塊由第一間隔分開，每個塊在第一間隔中具有側(cè)壁；沿側(cè)壁并在第一間隔中形成一對隔離物，該隔離物具有由間隔分開的橫向邊緣，第二間隔比第一間隔窄；雖然沿側(cè)壁保留了隔離物，但是在第二間隔中的半導(dǎo)體材料中注入至少一種摻雜劑以形成摻雜區(qū)；以及沿著側(cè)壁除去隔離物。
63.權(quán)利要求62的方法，還包括在除去隔離物之后，在間隔內(nèi)并沿側(cè)壁在半導(dǎo)體材料上形成多晶硅層。
64.權(quán)利要求63的方法，還包括在多晶硅層上淀積包括金屬和金屬氮化物的至少其中之一的材料；以及將該材料平坦化。
全文摘要
本發(fā)明包括半導(dǎo)體結(jié)構(gòu)，其中柵結(jié)構(gòu)由隔離區(qū)分開，該隔離區(qū)被提供有銦摻雜的穴和覆蓋柵。本發(fā)明還包括具有一對溝道區(qū)的半導(dǎo)體結(jié)構(gòu)，該對溝道區(qū)具有用銦摻雜的子區(qū)域并被硼包圍。一對晶體管結(jié)構(gòu)位于溝道區(qū)上，并由隔離區(qū)分開。晶體管具有比下面的子區(qū)域更寬的柵。本發(fā)明還包括沿柵側(cè)壁具有絕緣隔離物的晶體管結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)。每個晶體管結(jié)構(gòu)在隔離物下面延伸的一對源/漏區(qū)之間。源/漏延長部分僅在每個晶體管結(jié)構(gòu)的一側(cè)上在晶體管結(jié)構(gòu)下面進(jìn)一步延伸源/漏區(qū)。本發(fā)明還包括形成半導(dǎo)體結(jié)構(gòu)的方法。
文檔編號H01L21/3205GK1692489SQ03824632
公開日2005年11月2日 申請日期2003年8月25日 優(yōu)先權(quán)日2002年8月26日
發(fā)明者T·C·特蘭 申請人:微米技術(shù)有限公司