專利名稱:一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵igbt的制作方法
【專利摘要】本實用新型涉及一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT，本實用新型在常規(guī)方法基礎(chǔ)上對P阱注入進行改進，在P阱總注入劑量和總推阱時間不變的情況下采用P阱多次注入，多次推結(jié)方式，使得N+區(qū)下方P阱濃度更高，更有效的降低空穴電流流經(jīng)路徑的電阻，有效抑制IGBT器件大電流狀態(tài)下的閂鎖現(xiàn)象，電阻的降低同時可以降低通態(tài)壓降。本實用新型在JFET區(qū)上方添加一層厚度1.0-1.5μm的場氧化層，減小IGBT器件的反向傳輸電容，降低器件關(guān)斷時反向傳輸電容的放電時間，減小關(guān)斷損耗；通過減小IGBT器件的反向傳輸電容同樣可以達到避免短路測試時發(fā)生LC震蕩的目的。
【專利說明】一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種功率半導(dǎo)體器件，具體講涉及一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT。

【背景技術(shù)】
[0002]功率半導(dǎo)體器件是實現(xiàn)電能的傳輸、轉(zhuǎn)換及其過程控制的核心部件，它使得電能更高效、更節(jié)能、更環(huán)保地使用，將“粗電”變?yōu)椤熬姟保虼怂枪?jié)能減排的基礎(chǔ)技術(shù)和核心技術(shù)。在新一代功率半導(dǎo)體器件中，由于絕緣柵雙極晶體管(IGBT)器件同時具有單極性器件和雙極性器件的優(yōu)點，驅(qū)動電路簡單，控制電路功耗和成本低，通態(tài)壓降低，器件自身損耗小，使得IGBT器件已成為大功率電力電子技術(shù)中的首選器件。
[0003]IGBT器件有源區(qū)是由許多表面MOSFET結(jié)構(gòu)的元胞單位構(gòu)成，其中N+區(qū)下方P阱注入濃度決定了電阻R的大小，濃度越大，電阻越小。正常情況下電流流向?qū)磮D1中實線箭頭所示，但如果R過大，當(dāng)有電流流過時，R上的電壓超過Jl結(jié)的開啟電壓，將導(dǎo)致Jl結(jié)導(dǎo)通，電流流向按圖1中虛線箭頭所示，IGBT發(fā)生閂鎖，從而導(dǎo)致器件失效。為了解決這個問題常規(guī)方法在P阱、N阱注入后再注一次形成P+區(qū)，其中P阱注入工藝采用一次注入，一次推結(jié)方式。一次注入一次推結(jié)方式形成的N+區(qū)下方P阱濃度依然不夠高，不能有效的降低空穴電流流經(jīng)路徑的電阻，當(dāng)在短路等大電流狀態(tài)下依然存在閂鎖(Latch-up)的風(fēng)險。
[0004]IGBT的開關(guān)快慢最終體現(xiàn)在對表面MOSFET結(jié)構(gòu)自帶的內(nèi)部電容的充放電速度上，其中JFET區(qū)上方氧化層厚度影響反向傳輸電容大小，電容越大，放電速度越慢，器件關(guān)斷損耗越大；同時在器件進行短路測試時，由于測試電路存在寄生電感L，容易發(fā)生LC震蕩，常規(guī)方法是在柵極和發(fā)射極之間外加一個電容，這給測試帶來了不便。
實用新型內(nèi)容
[0005]針對現(xiàn)有技術(shù)的不足，本實用新型的目的是提供一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT，本實用新型在常規(guī)方法基礎(chǔ)上對P阱注入進行改進，在P阱總注入劑量和總推阱時間不變的情況下采用P阱多次注入，多次推結(jié)方式，此種方法較一次注入一次推結(jié)方式N+區(qū)下方P阱濃度更高，更有效的降低空穴電流流經(jīng)路徑的電阻，有效抑制IGBT器件大電流狀態(tài)下的閂鎖(Latch-up)現(xiàn)象，電阻的降低同時可以降低通態(tài)壓降；本實用新型在JFET區(qū)上方添加一層厚度1.0-1.5 ym的場氧化層，減小IGBT器件的反向傳輸電容，降低器件關(guān)斷時反向傳輸電容的放電時間，減小關(guān)斷損耗，通過減小IGBT器件的反向傳輸電容同樣可以達到避免短路測試時發(fā)生LC震蕩的目的。
[0006]本實用新型的目的是采用下述技術(shù)方案實現(xiàn)的:
[0007]本實用新型提供一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT，所述平面柵IGBT包括襯底、襯底表面上的場氧化層和柵氧化層、沉積在柵氧化層上的多晶硅柵極以及柵氧化層與襯底之間的P阱區(qū)，位于P阱區(qū)表面的N阱區(qū)，依次設(shè)置于P阱區(qū)內(nèi)P+型摻雜區(qū)和N+型摻雜區(qū)，結(jié)型場效應(yīng)JFET區(qū)位于兩個P阱之間；其改進之處在于，所述P阱區(qū)通過多次注入及推結(jié)工藝形成，P阱區(qū)的注入總劑量在6E13-8E13之間，在所述結(jié)型場效應(yīng)JFET區(qū)上生長有場氧化層。
[0008]進一步地，所述平面柵IGBT包括設(shè)置于多晶硅柵極上方的隔離氧化層、設(shè)置于隔離氧化層結(jié)構(gòu)上方的正面金屬電極、位于隔離氧化層和多晶硅柵之間的Spacer結(jié)構(gòu)以及從上到下依次設(shè)置于襯底N-層下方的P+集電區(qū)和背面金屬電極。
[0009]進一步地，在所述襯底N-層生長有場氧化層，所述場氧化層的厚度為1.0-1.5 μ m，其刻蝕角度為30° O
[0010]進一步地，所述平面柵IGBT的擊穿電壓為600V至6500V。
[0011]與現(xiàn)有技術(shù)比，本實用新型達到的有益效果是:
[0012]1、本實用新型在常規(guī)方法基礎(chǔ)上對P阱注入進行改進，在P阱總注入劑量和總推阱時間不變的情況下采用P阱多次注入，多次推結(jié)方式，此種方法較一次注入一次推結(jié)方式N+區(qū)下方P阱濃度更高，更有效的降低空穴電流流經(jīng)路徑的電阻，有效抑制IGBT器件大電流狀態(tài)下的閂鎖(Latch-up)現(xiàn)象，電阻的降低同時可以降低通態(tài)壓降。
[0013]2、通過在JFET區(qū)上方增加一層場氧化層，可以降低IGBT器件的反向傳輸電容，有利于降低電路LC震蕩風(fēng)險，同時可以降低器件關(guān)斷時反向傳輸電容的放電時間，減小關(guān)斷損耗。
[0014]3、所采用的制造加工工藝為IGBT芯片通用工藝，易實現(xiàn)。

【附圖說明】

[0015]圖1是本實用新型提供的具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT縱剖面示意圖；
[0016]圖2是本實用新型提供的采用3次注入推結(jié)的P阱方法和P阱常規(guī)方法注入后N+區(qū)下方P型濃度分布示意圖；
[0017]其中:01-N型單晶硅片襯底，02-場氧化層，03-柵氧化層，04-多晶硅柵電極，05-P阱區(qū)、06-N阱區(qū)，07-Spacer結(jié)構(gòu)，08-P+型摻雜區(qū)，09-N+型摻雜區(qū)，10-隔離氧化層，11-正面金屬電極E，12-P+集電區(qū)，13-背面金屬電極C，14-JFET區(qū)，Jl-PN結(jié)區(qū)。

【具體實施方式】
[0018]下面結(jié)合附圖對本實用新型的【具體實施方式】作進一步的詳細說明。
[0019]本實用新型提供一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT，所述平面柵IGBT包括襯底01、襯底表面上的場氧化層02和柵氧化層03、沉積在柵氧化層03上的多晶硅柵極04以及柵氧化層03與襯底01之間的P阱區(qū)05，位于P阱區(qū)05表面的N阱區(qū)06，從下到上依次設(shè)置于P阱區(qū)05內(nèi)P+型摻雜區(qū)08和N+型摻雜區(qū)09，JFET區(qū)位于兩個P阱區(qū)05之間；所述P阱區(qū)05通過多次注入及推結(jié)工藝形成，注入總劑量在6E13-8E13之間，在所述結(jié)型場效應(yīng)JFET區(qū)14上生長有場氧化層02 ；
[0020]所述襯底01為均勻摻雜的N型單晶硅片襯底，所述N型單晶硅片襯底濃度需根據(jù)不同的電壓等級進行選擇。
[0021]平面柵IGBT包括設(shè)置于多晶硅柵極上方的隔離氧化層10結(jié)構(gòu)、設(shè)置于隔離氧化層10結(jié)構(gòu)上方的正面金屬電極11、位于隔離氧化層10結(jié)構(gòu)和多晶硅柵04之間的Spacer結(jié)構(gòu)07以及從上到下依次設(shè)置于襯底N-層下方的P+集電區(qū)12和背面金屬電極13。具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT縱剖面示意圖如圖1所示。
[0022]本實用新型還提供一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT的制造方法，包括下述步驟:
[0023](一)對N型單晶硅片襯底01預(yù)處理:所述N型單晶硅片襯底的N雜質(zhì)摻雜濃度與厚度需要根據(jù)平面柵IGBT不同的擊穿電壓和正向?qū)▔航敌枨?600V至6500V)進行選擇，并通過酸、堿、去離子水超聲清洗工序，對N型單晶硅片襯底表面進行化學(xué)處理；
[0024](二)制造場氧化層02:采用溫度為1050°C _1150°C進行高溫氧化，在N型單晶硅片襯底表面生長氧化層，厚度為1.0-1.5 μ m，生長完成之后進行光刻和濕法刻蝕，氧化層刻蝕角度越平緩越好，最終角度約為30° ;
[0025](三)制造柵氧化層03和多晶硅柵電極04:對N型單晶硅片襯底進行高溫氧化，在硅片表面生長0.1至0.2 μ m的氧化膜，并采用淀積方式生長多晶硅，再對柵氧化層03和多晶硅柵電極04進行光刻和刻蝕；當(dāng)對多晶硅柵電極電壓開啟或者關(guān)斷時，多晶硅柵電極對其下的場氧化層進行充電或者放電，場氧化層相當(dāng)于平板電容，其電容大小取決于其厚度，厚度越大，電容越小，電容值用下述表達式表示:
[0026]C= ε S/d(I)；
[0027]其中:ε是介電常數(shù)，S是場氧化層的表面積，d是場氧化層厚度。
[0028](四)制造P阱區(qū)05和N阱區(qū)06:對柵氧化層03上形成的多晶硅柵電極04開口通過注入方式進行P型摻雜，再進行高溫退火推結(jié)，P型注入及推結(jié)均為3次，注入總劑量保持不變，按1:2:3比例進行注入，推結(jié)總時間不變，按1:1:1時間比例進行推結(jié)，最終將P型摻雜推結(jié)到4至6 μπι，形成P阱區(qū)05結(jié)構(gòu)，P阱區(qū)05形成后進行N型注入形成N阱區(qū)06 ；
[0029](五)制造P+型摻雜區(qū)08和N+型摻雜區(qū)09:在多晶硅柵電極上通過淀積方式生長隔離氧化膜，全面反刻形成Spacer結(jié)構(gòu)07，保證接觸孔穿通N+、但不能刻穿P+ ;采用自對準離子注入方式依次進行P+摻雜和N+摻雜，形成P+型摻雜區(qū)08和N+型摻雜區(qū)09 ;
[0030](六)制造正面金屬電極11:在多晶硅柵電極上使用化學(xué)淀積方式生長硼磷摻雜玻璃膜質(zhì)，進行接觸孔的光刻和刻蝕形成隔離氧化層結(jié)構(gòu)，用來隔離多晶硅柵電極及正面金屬電極，在隔離氧化層結(jié)構(gòu)上使用物理淀積或蒸發(fā)方式生長鋁合金，進行金屬的光刻和刻蝕，去除不需要的金屬部分，形成正面金屬電極；在正面金屬電極上采用淀積和涂布方式生長鈍化層，采用光刻和刻蝕方式，打開焊接窗口，以保證平面柵IGBT正面的發(fā)射極、柵極電性連接，完成正面金屬電極連接；
[0031](七)制造背面P+集電區(qū)12:對進行完步驟(一)至(六)的N型單晶硅片襯底進行背面研磨減薄，再進行濕法刻蝕洗凈，在硅片背面采用離子注入方式進行P+集電區(qū)域的雜質(zhì)生成，接著進行退火工藝，離子的激活與推結(jié)，推結(jié)到0.5至I μ--的結(jié)深；
[0032](A)制造背面金屬電極13:采用物理淀積或蒸發(fā)形成背面金屬電極，完成平面柵IGBT背面電特性連接。
[0033]采用3次注入推結(jié)的P阱方法和P阱常規(guī)方法注入后N+區(qū)下方P型濃度分布示意圖如圖2所示，本實用新型在常規(guī)方法基礎(chǔ)上對P阱注入進行改進，在P阱總注入劑量和總推阱時間不變的情況下采用P阱多次注入，多次推結(jié)方式，此種方法較一次注入一次推結(jié)方式N+區(qū)下方P阱濃度更高(見圖2，沿直線AA’方向切開，L段P型濃度分布實用新型方法濃度更高)，更有效的降低空穴電流流經(jīng)路徑的電阻，有效抑制IGBT器件大電流狀態(tài)下的閂鎖(Latch-up)現(xiàn)象，電阻的降低同時可以降低通態(tài)壓降。IGBT的開關(guān)快慢最終體現(xiàn)在對表面MOSFET結(jié)構(gòu)自帶的內(nèi)部電容的充放電速度上，其中JFET區(qū)氧化層厚度影響反向傳輸電容大小，本實用新型在JFET區(qū)上方添加一層厚度1.0-1.5 ym的場氧化層，減小IGBT器件的反向傳輸電容，降低器件關(guān)斷時反向傳輸電容的放電時間，減小關(guān)斷損耗；同時在器件進行短路測試時，由于測試電路存在寄生電感，容易發(fā)生LC震蕩，常規(guī)方法是在柵極和發(fā)射極之間外加一個電容，這個測試帶來了不便，本實用新型通過減小IGBT器件的反向傳輸電容同樣可以達到避免短路測試時發(fā)生LC震蕩的目的。
[0034]最后應(yīng)當(dāng)說明的是:以上實施例僅用以說明本實用新型的技術(shù)方案而非對其限制，盡管參照上述實施例對本實用新型進行了詳細的說明，所屬領(lǐng)域的普通技術(shù)人員依然可以對本實用新型的【具體實施方式】進行修改或者等同替換，這些未脫離本實用新型精神和范圍的任何修改或者等同替換，均在申請待批的本實用新型的權(quán)利要求保護范圍之內(nèi)。
【權(quán)利要求】
1.一種具有低反向傳輸電容抗閂鎖結(jié)構(gòu)的平面柵IGBT，所述平面柵IGBT包括襯底、襯底表面上的場氧化層和柵氧化層、沉積在柵氧化層上的多晶硅柵極以及柵氧化層與襯底之間的P阱區(qū)，位于P阱區(qū)表面的N阱區(qū)，依次設(shè)置于P阱區(qū)內(nèi)P+型摻雜區(qū)和N+型摻雜區(qū)，結(jié)型場效應(yīng)JFET區(qū)位于兩個P阱之間；其特征在于，在所述結(jié)型場效應(yīng)JFET區(qū)上生長有場氧化層。2.如權(quán)利要求1所述的平面柵IGBT，其特征在于，所述平面柵IGBT包括設(shè)置于多晶硅柵極上方的隔離氧化層、設(shè)置于隔離氧化層結(jié)構(gòu)上方的正面金屬電極、位于隔離氧化層和多晶硅柵之間的Spacer結(jié)構(gòu)以及從上到下依次設(shè)置于襯底N-層下方的P+集電區(qū)和背面金屬電極。3.如權(quán)利要求2所述的平面柵IGBT，其特征在于，在所述襯底N-層上生長有場氧化層，所述場氧化層的厚度為1.0-1.5 μ m，其刻蝕角度為30°。4.如權(quán)利要求1-3中任一項所述的平面柵IGBT，其特征在于，所述平面柵IGBT的擊穿電壓為600V至6500V。
【文檔編號】H01L29-423GK204303815SQ201420760894
【發(fā)明者】高明超, 王耀華, 趙哿, 劉江, 金銳, 溫家良 [申請人]國家電網(wǎng)公司, 國網(wǎng)智能電網(wǎng)研究院, 國網(wǎng)浙江省電力公司