專利名稱:一種mosfet的制作方法
【專利摘要】本實(shí)用新型公開了一種MOSFET,包括漏極、源極和柵極，且所述漏極、源極和柵極設(shè)于同側(cè)。一種MOSFET的制備方法，在掩蔽層的掩蔽下對外延層進(jìn)行漏區(qū)通孔的刻蝕；淀積多晶硅，填充漏區(qū)通孔，并對多晶硅進(jìn)行摻雜；多晶硅刻蝕，形成溝槽；柵氧生長和多晶硅柵淀積；多晶硅柵刻蝕和溝道區(qū)光刻和注入、退火、源區(qū)光刻、注入和退火；沉淀介質(zhì)層；進(jìn)行接觸孔注入、退火，并淀積第一金屬；對第一金屬進(jìn)行化學(xué)機(jī)械拋光；淀積第二金屬；鈍化層淀積及引出孔光刻、刻蝕。本實(shí)用新型將漏端從芯片背面引到芯片正面，從而滿足在芯片正面打線接觸的封裝要求。
【專利說明】
_種MOSFET
技術(shù)領(lǐng)域
[0001 ]本實(shí)用新型涉及半導(dǎo)體領(lǐng)域，更確切地說是一種MOSFET及其制備方法。
【背景技術(shù)】
[0002]隨著封裝技術(shù)的發(fā)展，電子行業(yè)中出現(xiàn)了多種新型的封裝形式，這些封裝形式對芯片的要求也發(fā)生了不同的變化，在某一些封裝形式中，要求芯片的引出端必須都在芯片的表面，而傳統(tǒng)MOSFET器件的漏端引出是在芯片背面。因此，傳統(tǒng)MOSFET器件無法滿足某些封裝要求，特別是目前應(yīng)用廣泛的多芯片封裝(MCP)和芯片尺寸封裝(CSP)。
[0003]傳統(tǒng)MOSFET器件的漏端引出是在芯片背面，無法滿足在芯片正面打線接觸的封裝要求，本實(shí)用新型在傳統(tǒng)MOSFET器件的工藝中引入通孔工藝，將漏端從芯片背面引到芯片正面，從而滿足在芯片正面打線接觸的封裝要求。
[0004]傳統(tǒng)MOSFET器件工藝有五次光刻和四次光刻兩種(實(shí)際工藝中鈍化層光刻不計(jì)算在內(nèi))，五次光刻工藝按照先后順序分別為溝槽，溝道區(qū)，源區(qū)，接觸孔和金屬層，四次光刻工藝按照先后順序分別為溝槽，源區(qū)，接觸孔和金屬層。
[0005]現(xiàn)有技術(shù)的MOSFET的漏極在基片背面，因此在封裝工藝中，漏極只能通過芯片背面引出。
【實(shí)用新型內(nèi)容】
[0006]本實(shí)用新型的目的是提供一種M0SFET，其可以解決現(xiàn)有技術(shù)中的MOSFET的漏極在基片背面，因此在封裝工藝中，漏極只能通過芯片背面引出的缺點(diǎn)。
[0007]本實(shí)用新型采用以下技術(shù)方案:
[0008]一種MOSFET，包括漏極、源極和柵極，且所述漏極、源極和柵極設(shè)于同側(cè)。
[0009]還包括一基片及設(shè)于所述基片一側(cè)的外延層，且所述外延層的另一側(cè)還淀設(shè)有一柵氧化層及一介質(zhì)形成的介質(zhì)層，且所述外延層內(nèi)設(shè)有溝道注入?yún)^(qū)，且所述溝道注入?yún)^(qū)為所述外延層雜質(zhì)注入形成。
[0010]還包括一漏極通孔，所述漏極通孔設(shè)于所述外延層、柵氧化層和介質(zhì)層內(nèi)，且所述第一金屬與所述基片接觸，所述漏極通孔內(nèi)淀設(shè)有多晶硅柵，且所述多晶硅柵將所述漏極通孔淀設(shè)滿。
[0011]還包括漏極接觸孔，其設(shè)于所述漏極通孔內(nèi)的多晶硅柵內(nèi)，且所述漏極接觸孔穿過所述介質(zhì)層和柵氧化層，且所述漏極通孔內(nèi)淀設(shè)有第一金屬。
[0012]還包括一源區(qū)注入?yún)^(qū)，所述源區(qū)注入?yún)^(qū)為所述溝道區(qū)內(nèi)雜質(zhì)注入形成。
[0013]還包括若干第一柵極溝槽，且所述第一柵極溝槽設(shè)于所述溝道區(qū)注入?yún)^(qū)內(nèi)，且所述第一柵極溝槽的底部設(shè)于所述外延層內(nèi)，所述第一柵極溝槽內(nèi)淀設(shè)有柵氧化層及多晶硅柵，且所述第一柵極溝槽的底部及側(cè)壁上淀設(shè)有柵氧化層，所述多晶硅柵將所述第一柵極溝槽內(nèi)部填滿，所述第一柵極溝槽的側(cè)壁與源區(qū)注入?yún)^(qū)接觸。
[0014]還包括若干源極接觸孔，且所述源極接觸孔設(shè)于所述溝道注入?yún)^(qū)內(nèi)，且所述源極接觸孔穿過所述柵氧化層及介質(zhì)層，且所述源極接觸孔內(nèi)淀設(shè)有第一金屬，且對所述源極接觸孔的底部注入，形成源極接觸孔注入?yún)^(qū)，所述第一柵極溝槽與所述源極接觸孔間隔設(shè)置。
[0015]還包括第二柵極溝槽，且所述第二柵極溝槽設(shè)于所述溝道注入?yún)^(qū)內(nèi)，且所述柵極溝槽的底部設(shè)于所述外延層內(nèi)，所述第二柵極溝槽內(nèi)設(shè)有柵氧化層及多晶硅柵，所述柵極側(cè)壁上淀設(shè)有柵氧化層，多晶硅柵將所述第二柵極溝槽填滿。
[0016]還包括柵極接觸孔，且所述柵極接觸穿過所述介質(zhì)層及柵氧化層，所述柵極接觸孔設(shè)于所述第二柵極溝槽的多晶硅柵內(nèi)，且第一金屬將所述柵極接觸孔淀設(shè)滿。
[0017]一種MOSFET的制備方法，包括以下步驟:
[0018]在掩蔽層的掩蔽下對外延層進(jìn)行漏區(qū)通孔的刻蝕；
[0019]淀積多晶硅，填充漏區(qū)通孔，并對多晶硅進(jìn)行摻雜；
[0020]多晶硅刻蝕，去除掩蔽層表面的多晶硅，去除掩蔽層，重新淀積掩蔽層，在掩蔽層的掩蔽下對外延層進(jìn)行溝槽刻蝕，形成溝槽；
[0021 ]柵氧生長和多晶硅柵淀積；
[0022]多晶硅柵刻蝕和溝道區(qū)光刻和注入、退火、源區(qū)光刻、注入和退火；
[0023]淀積介質(zhì)層，進(jìn)行接觸孔光刻，刻蝕；
[0024]進(jìn)行接觸孔注入、退火，并淀積第一金屬；
[0025]對第一金屬進(jìn)行化學(xué)機(jī)械拋光；
[0026]淀積第二金屬，并進(jìn)行光刻，刻蝕；
[0027]鈍化層淀積及引出孔光刻、刻蝕。
[0028]本實(shí)用新型的優(yōu)點(diǎn)是:將漏端從芯片背面引到芯片正面，從而滿足在芯片正面打線接觸的封裝要求。
【附圖說明】

[0029]下面結(jié)合實(shí)施例和附圖對本實(shí)用新型進(jìn)行詳細(xì)說明，其中:
[0030]圖1是本實(shí)用新型的MOSFET的結(jié)構(gòu)示意圖。
[0031]圖2至圖13是本實(shí)用新型的場效應(yīng)晶體管制備方法的中間體的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]下面結(jié)合附圖進(jìn)一步闡述本實(shí)用新型的【具體實(shí)施方式】:
[0033 ] 如圖1所示，本實(shí)用新型公開了一種MOSFET，包括漏極130、源極120和柵極110，且所述漏極130、源極120和柵極110設(shè)于同側(cè)。
[0034]本實(shí)用新型的MOSFET將漏端從芯片背面引到芯片正面，從而滿足在芯片正面打線接觸的封裝要求。
[0035]本實(shí)用新型包括一基片10及設(shè)于所述基片10—側(cè)的外延層20，且所述外延層20的另一側(cè)還淀設(shè)有一柵氧化層30和一介質(zhì)形成的介質(zhì)層70，且所述外延層內(nèi)設(shè)有溝道注入?yún)^(qū)60，且所述溝道注入?yún)^(qū)60為所述外延層雜質(zhì)注入形成。本實(shí)用新型包括一源區(qū)注入?yún)^(qū)50，所述源區(qū)注入?yún)^(qū)50為溝道注入?yún)^(qū)內(nèi)雜質(zhì)注入形成。
[0036]本實(shí)用新型漏極通孔25內(nèi)部淀設(shè)有多晶硅柵40，且所述漏極通孔25設(shè)于所述外延層20、柵氧化層30內(nèi)，所述漏極通孔25的側(cè)壁上淀設(shè)有多晶硅柵40，且多晶硅柵40與所述基片10接觸，且所述多晶硅柵40將所述漏極通孔淀設(shè)滿，還包括漏極接觸孔85，其設(shè)于所述漏極通孔25內(nèi)的多晶硅柵40內(nèi)，且所述漏極接觸孔85穿過所述柵氧化層30和介質(zhì)層70，且所述漏極接觸孔85內(nèi)淀設(shè)有第一金屬80。通過該漏極通孔和漏極接觸孔將漏端從芯片的背面引到了芯片的正面，從而滿足了封裝的要求。
[0037]本實(shí)用新型還包括第二金屬90，其淀設(shè)于介質(zhì)層70上，且所述第二金屬90與漏極接觸孔85內(nèi)的第一金屬80接觸，形成漏極的引出極。
[0038]本實(shí)用新型包括若干第一柵極溝槽24，且所述第一柵極溝槽設(shè)于所述源區(qū)注入?yún)^(qū)50內(nèi)，且所述第一柵極溝槽24的底部設(shè)于所述外延層20內(nèi)，所述第一柵極溝槽23內(nèi)淀設(shè)有柵氧化層30及多晶硅柵40，且所述第一柵極溝槽24的底部及側(cè)壁上淀設(shè)有柵氧化層30，所述多晶硅柵40將所述第一柵極溝槽24內(nèi)部填滿，所述第一柵極溝槽24的側(cè)壁與源區(qū)注入?yún)^(qū)50接觸。
[0039]本實(shí)用新型還包括第二柵極溝槽23，且所述第二柵極溝槽23設(shè)于所述溝道注入?yún)^(qū)50內(nèi)，且所述柵極溝槽23的底部設(shè)于所述外延層20內(nèi)，所述第二柵極溝槽內(nèi)設(shè)有柵氧化層30及多晶硅柵40，所述柵極側(cè)壁上淀設(shè)有柵氧化層30，多晶硅柵40將所述第二柵極溝槽填滿。
[0040]本實(shí)用新型還包括柵極接觸孔81，且所述柵極接觸81穿過所述介質(zhì)層70及柵氧化層30，所述柵極接觸孔81設(shè)于所述第二柵極溝槽的多晶硅柵40內(nèi)，且第一金屬80將所述柵極接觸孔81淀設(shè)滿。
[0041]本實(shí)用新型還包括第二金屬90，其淀設(shè)于介質(zhì)層70上，且所述第二金屬90與源極接觸孔82、83內(nèi)的第一金屬80接觸，形成源極的引出極。且所述第二金屬90與柵極接觸孔81內(nèi)的第一金屬80接觸，形成柵極的引出極。
[0042]本實(shí)用新型還公開了MOSFET的制備方法，具體包括以下步驟:
[0043]在基片上進(jìn)行外延生長:根據(jù)MOSFET的特性需求選擇合適的外延圓片，該圓片由低電阻率的基片和特定電阻率的外延層組成，如圖2所示。選擇合適的外延圓片，該圓片由低電阻率的基片和特定電阻率的外延層組成，在外延層上生長一層掩蔽層，該掩蔽層的作用是為后面的漏區(qū)通孔刻蝕提供掩蔽，掩蔽層材料的成分可以為氧化硅、氮化硅或者兩者結(jié)合；
[0044]淀積掩蔽層，進(jìn)行漏區(qū)通孔光刻，掩蔽層刻蝕:進(jìn)行漏區(qū)通孔光刻，并對掩蔽層進(jìn)行刻蝕，刻蝕出漏區(qū)通孔刻蝕窗口 251，如圖3所示。去除光刻膠，進(jìn)行漏區(qū)通孔刻蝕:去除光刻膠，進(jìn)行漏區(qū)通孔刻蝕，在掩蔽層的掩蔽作用下形成漏區(qū)通孔25，如圖4所示。
[0045]淀積多晶硅，填充漏區(qū)通孔，并對多晶硅進(jìn)行摻雜，降低電阻率:淀積多晶硅，填充漏區(qū)通孔并對多晶硅柵40進(jìn)行摻雜，降低電阻率，如圖5所示。淀積多晶硅填充漏區(qū)通孔，并對多晶硅進(jìn)行重?fù)诫s，降低電阻率，摻雜方式可以為多晶硅淀積時(shí)直接摻雜，也可以為多晶硅淀積后，注入再退火。
[0046]多晶硅刻蝕，去除掩蔽層表面的多晶硅，去除掩蔽層，重新淀積掩蔽層，進(jìn)行溝槽光刻，并刻蝕掩蔽層:該掩蔽層21的作用是為后面的溝槽刻蝕提供掩蔽，掩蔽層材料的成分可以為氧化硅、氮化硅或者兩者結(jié)合，進(jìn)行溝槽光刻光刻膠22，并對掩蔽層進(jìn)行刻蝕，刻蝕出溝槽刻蝕窗口，如圖6所示。
[0047]去除光刻膠，進(jìn)行溝槽刻蝕:在掩蔽層的掩蔽作用下形成溝槽，且該溝槽包括第一柵極溝槽23和第二柵極溝槽24，如圖7所示。
[0048]去除掩蔽層，生長柵氧，淀積多晶硅，并進(jìn)行多晶硅摻雜:去除掩蔽層，進(jìn)行犧牲氧化，并去掉氧化層;生長柵氧化層30，淀積多晶硅柵40，并對多晶硅柵40進(jìn)行重?fù)诫s，降低電阻率，如圖8所示。去掉掩蔽層，進(jìn)行犧牲氧化并去除氧化層，再生長柵氧，淀積多晶硅，填充溝槽，并對多晶硅進(jìn)行摻雜，降低電阻率，摻雜方式可以為多晶硅淀積時(shí)直接摻雜，也可以為多晶硅淀積后，注入再退火。
[0049]多晶硅刻蝕，去除外延表面的多晶硅，進(jìn)行溝道區(qū)光刻、注入、退火，源區(qū)光刻、注入、退火:刻蝕掉多余的多晶硅柵40，使多晶硅柵表面40與源區(qū)表面相平，即源區(qū)表面的多晶硅柵被刻蝕掉，但溝槽內(nèi)的多晶硅柵保留，形成MOSFET的柵極;進(jìn)行溝道注入?yún)^(qū)50光刻、注入，去除光刻膠，并進(jìn)行退火，得到期望的溝道區(qū)雜質(zhì)分布，形成注入溝道區(qū)50;進(jìn)行源區(qū)光刻、注入，去除光刻膠，并進(jìn)行退火，激活雜質(zhì)，形成源區(qū)注入?yún)^(qū)60，如圖9所示。
[0050]淀積介質(zhì)層，進(jìn)行接觸孔光刻，刻蝕介質(zhì)層，并刻蝕外延層，深度應(yīng)在源區(qū)結(jié)深與溝道區(qū)結(jié)深之間:淀積介質(zhì)層70，介質(zhì)層的成分為氧化硅，再淀積一層掩蔽層71，掩蔽層71材料為氮化硅，進(jìn)行漏區(qū)通孔光刻，去除光刻膠72，形成漏區(qū)通孔的刻蝕窗口和掩蔽層刻蝕，將漏區(qū)通孔位置上的掩蔽層刻蝕掉，如圖1O所示。
[0051 ]進(jìn)行接觸孔注入、退火，并淀積第一金屬:除光刻膠，進(jìn)行接觸孔注入，并進(jìn)行退火;淀積第一金屬，填充源極接觸孔和漏極接觸孔及柵極接觸孔，如圖11所示，第一金屬的材料為鎢。
[0052]化學(xué)機(jī)械拋光，去除介質(zhì)表面的第一金屬:對第一金屬進(jìn)行化學(xué)機(jī)械拋光，通過化學(xué)機(jī)械拋光去除硅片表面多余的第一層金屬，保留源極接觸孔、漏極通孔和柵極接觸孔內(nèi)的第一層金屬，如圖12所不。
[0053]淀積第二金屬，并進(jìn)行光刻、刻蝕:淀積第二金屬，并進(jìn)行光刻，刻蝕:淀積第二層金屬90，并進(jìn)行光刻、刻蝕，形成MOSFET引出電極，第二層金屬材料為鋁銅合金或者鋁硅銅合金，其成分組成為半導(dǎo)體行業(yè)常用材料，如圖13所示。
[0054]淀積鈍化層，并進(jìn)行引出孔的光刻、刻蝕:鈍化層淀積及引出孔光刻、刻蝕，淀積鈍化層100，鈍化層材料為氧化硅、氮化硅或其復(fù)合材料制成，對芯片表面形成保護(hù)，進(jìn)行光亥IJ、刻蝕，將第二層金屬表面的鈍化層去除，留出封裝打線接觸的引出孔。
[0055]以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種MOSFET，其特征在于，包括漏極、源極和柵極，且所述漏極、源極和柵極設(shè)于同偵L還包括一基片及設(shè)于所述基片一側(cè)的外延層，且所述外延層的另一側(cè)還淀設(shè)有一柵氧化層及一介質(zhì)形成的介質(zhì)層，且所述外延層內(nèi)設(shè)有溝道注入?yún)^(qū)，且所述溝道注入?yún)^(qū)為所述外延層雜質(zhì)注入形成。2.根據(jù)權(quán)利要求1所述的MOSFET，其特征在于，還包括一漏極通孔，所述漏極通孔設(shè)于所述外延層、柵氧化層和介質(zhì)層內(nèi)，所述漏極通孔內(nèi)淀設(shè)有多晶硅柵，且所述多晶硅柵將所述漏極通孔淀設(shè)滿，且所述多晶硅柵與所述基片接觸。3.根據(jù)權(quán)利要求2所述的MOSFET，其特征在于，還包括漏極接觸孔，其設(shè)于所述漏極通孔內(nèi)的多晶硅柵內(nèi)，且所述漏極接觸孔穿過所述介質(zhì)層和柵氧化層，且所述漏極通孔內(nèi)淀設(shè)有第一金屬。4.根據(jù)權(quán)利要求1至3中任意一項(xiàng)所述的M0SFET，其特征在于，還包括一源區(qū)注入?yún)^(qū)，所述源區(qū)注入?yún)^(qū)為所述溝道區(qū)內(nèi)雜質(zhì)注入形成。5.根據(jù)權(quán)利要求4所述的MOSFET，其特征在于，還包括若干第一柵極溝槽，且所述第一柵極溝槽設(shè)于所述溝道區(qū)注入?yún)^(qū)內(nèi)，且所述第一柵極溝槽的底部設(shè)于所述外延層內(nèi)，所述第一柵極溝槽內(nèi)淀設(shè)有柵氧化層及多晶硅柵，且所述第一柵極溝槽的底部及側(cè)壁上淀設(shè)有柵氧化層，所述多晶硅柵將所述第一柵極溝槽內(nèi)部填滿，所述第一柵極溝槽的側(cè)壁與源區(qū)注入?yún)^(qū)接觸。6.根據(jù)權(quán)利要求4所述的MOSFET，其特征在于，還包括第二柵極溝槽，且所述第二柵極溝槽設(shè)于所述溝道注入?yún)^(qū)內(nèi)，且所述柵極溝槽的底部設(shè)于所述外延層內(nèi)，所述第二柵極溝槽內(nèi)設(shè)有柵氧化層及多晶硅柵，所述柵極側(cè)壁上淀設(shè)有柵氧化層，多晶硅柵將所述第二柵極溝槽填滿。7.根據(jù)權(quán)利要求5所述的MOSFET，其特征在于，還包括若干源極接觸孔，且所述源極接觸孔設(shè)于所述溝道注入?yún)^(qū)內(nèi)，且所述源極接觸孔穿過所述柵氧化層及介質(zhì)層，且所述源極接觸孔內(nèi)淀設(shè)有第一金屬，且對所述源極接觸孔的底部注入，形成源極接觸孔注入?yún)^(qū)，且所述源極接觸孔注入?yún)^(qū)設(shè)于所述溝道注入?yún)^(qū)內(nèi)，所述第一柵極溝槽與所述源極接觸孔間隔設(shè)置。8.根據(jù)權(quán)利要求6所述的MOSFET，其特征在于，還包括柵極接觸孔，且所述柵極接觸穿過所述介質(zhì)層及柵氧化層，所述柵極接觸孔設(shè)于所述第二柵極溝槽的多晶硅柵內(nèi)，且第一金屬將所述柵極接觸孔淀設(shè)滿。
【文檔編號(hào)】H01L29/417GK205723550SQ201620374083
【公開日】2016年11月23日
【申請日】2016年4月28日
【發(fā)明人】高盼盼, 代萌
【申請人】上海格瑞寶電子有限公司