專利名稱：形成微電子電路元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及形成微電子電路元件(element of amicroelectronic circuit)的方法以及包括所述元件的器件。
2)背景技術(shù)納米技術(shù)涉及在多個(gè)方向上形成具有納米數(shù)量級(jí)尺寸的極小結(jié)構(gòu)。
某些器件，例如絕緣硅(SOI)器件，要求在絕緣電介質(zhì)層上形成單晶硅或其他單晶半導(dǎo)體材料。存在多種能被用來(lái)在絕緣層上產(chǎn)生單晶半導(dǎo)體層的技術(shù)。這樣的技術(shù)通常涉及對(duì)單晶半導(dǎo)體材料進(jìn)行特定深度的離子注入，將另一個(gè)晶片的電介質(zhì)層附著到所述半導(dǎo)體材料，隨后在離子注入到的深度對(duì)所述半導(dǎo)體材料進(jìn)行剪切(shearing)，此后在所述電介質(zhì)層上遺留下一層薄薄的半導(dǎo)體材料。這樣，能夠在電介質(zhì)層上形成非常薄且均勻的半導(dǎo)體層。
但是，半導(dǎo)體制造環(huán)境很少為晶片的彼此附著以及隨后的晶片從彼此剪切做好準(zhǔn)備，因此所述環(huán)境對(duì)于SOI器件的加工而言是裝備不良的。


參照附圖，以實(shí)施例的方式來(lái)描述本發(fā)明，其中圖1圖示出自晶片的部分的透視圖，所述部分包括單晶襯底、電介質(zhì)層、以及薄且均勻的犧牲層；圖2是在蝕刻掉犧牲層的左部分以后，與圖1相似的視圖；圖3是在形成定高(height-defining)層以后，與圖2相似的視圖；圖4是在定高層和電介質(zhì)層的左前部分被蝕刻掉以留下暴露在單晶襯底上的成核位置以后，與圖3相似的視圖；圖5是在蝕刻犧牲層以在電介質(zhì)層和定高層的右部分之間留下間隙以后，與圖4相似的視圖；圖6是在單晶半導(dǎo)體材料的最初部分在成核位置上生長(zhǎng)以后，與圖5相似的視圖；圖7是已生長(zhǎng)單晶半導(dǎo)體材料使得在間隙中形成單晶層以后，與圖6相似的視圖；圖8是在定高層的右部分上形成掩模塊以后，與圖7相似的視圖；
圖9是在蝕刻定高層以后，與圖8相似的視圖，其中以掩模塊定義定高層的間隔塊(spacerblock)的尺寸，所述間隔塊保留在單晶層上；圖10是鄰近間隔塊的相對(duì)側(cè)形成間隔側(cè)墻以后，與圖9相似的視圖；圖11是在間隔塊被蝕刻掉以后，與圖10相似的視圖；圖12是在蝕刻單晶層以后，與圖11相似的視圖，其中以間隔側(cè)墻用來(lái)作為掩模，使得單晶層的單晶線元件保留在電介質(zhì)層上；圖13是間隔側(cè)墻被蝕刻掉以后，與圖12相似的視圖；以及圖14是與圖13相似的視圖，圖示了包括線元件的三-柵(tri-gate)晶體管器件的加工。
具體實(shí)施例方式
在以下的描述中，使用諸如水平的、垂直的、寬度、長(zhǎng)度、高度和厚度的術(shù)語(yǔ)。這些術(shù)語(yǔ)被使用來(lái)描述和定義結(jié)構(gòu)和表面彼此相關(guān)的方位，并且不應(yīng)被解釋為絕對(duì)參照系所固有的。
附圖中的圖1圖示出自已經(jīng)部分加工的晶片的部分20，其具有寬度22和長(zhǎng)度24。部分20包括常規(guī)的硅單晶襯底26，形成在單晶襯底26上的支撐二氧化硅(SiO2)電介質(zhì)層28，以及形成在電介質(zhì)層28上的氮化硅(Si2NO3)犧牲層30。襯底可以例如是硅(Si)、鍺(Ge)、硅鍺(SixGey)、砷化鎵(GaAs)、InSb、GaP、GaSb或碳。犧牲層30具有厚度34A，所述厚度極薄，典型為幾個(gè)納米的數(shù)量級(jí)。例如，一種形成15nm薄且均勻的氮化硅層的工藝為等離子體增強(qiáng)化學(xué)氣相沉積(CVD)，其具有1KW的功率，13.5MHz的高頻，或者在2和3托(Torr)之間的CVD條件下約10KHz的低頻，具有350-450℃的溫度，具有75-150sccm的硅烷流速，10-15slm的N2O的流速，以及20slm的N2流速。
如圖2所示，隨后除去犧牲層30的部分。犧牲層30的保留部分現(xiàn)在具有寬度35，并且電介質(zhì)層的部分36被暴露。部分36具有寬度38，并且沿長(zhǎng)度24延伸。犧牲層30的側(cè)表面42被暴露。
如圖3所示，定高層44隨后形成。定高層44典型地由與電介質(zhì)層28相同的材料制成。定高層44具有在電介質(zhì)層28上并且在結(jié)構(gòu)上與其連接的左部分46，還具有右部分48，其具有在犧牲層30的上表面上的下表面。電介質(zhì)層28的水平上表面與右部分48的水平下表面之間的距離由犧牲層30的厚度34A定義。
圖4圖示了圖3在左部分46的前部被除去以后的結(jié)構(gòu)。掩模(masking)圖3的整個(gè)結(jié)構(gòu)，而在左部分46的前部上方留下開(kāi)口，然后暴露左部分46的前部給蝕刻劑，所述蝕刻劑選擇性地除去在單晶襯底26材料上的電介質(zhì)層28、犧牲層30以及定高層44的材料。定高層44通過(guò)左部分46的后部分50仍然在結(jié)構(gòu)上與電介質(zhì)層28和單晶襯底26連接。犧牲層30的側(cè)表面42暴露在已被蝕刻出來(lái)的部分內(nèi)。成核位置52暴露在單晶襯底26上。
如圖5所示，犧牲層30隨后被蝕刻掉。使用蝕刻劑選擇性地除去圖4所示的其他組成部分(component)的材料上的犧牲層30的一些材料。后部分50將右部分48懸掛在電介質(zhì)層28上方。間隙34B被定義在電介質(zhì)層28的上表面和右部分48的下表面之間。間隙54具有與犧牲層30的最初厚度34A相等的垂直高度34B。
在氫烘烤(hydrogen bake)步驟中，以20托20slm的H2流速，在200℃下清潔成核位置52三分鐘。
然后，如圖6所示，在成核位置52上開(kāi)始單晶半導(dǎo)體材料60的生長(zhǎng)。用于硅的外延生長(zhǎng)的常規(guī)工藝可以用來(lái)選擇性地生長(zhǎng)單晶半導(dǎo)體材料60，例如，一種CVD工藝是在20托的壓力，240sccm的SiH2CL2，140sccm的HCl和20slm的氫的情況下，在溫度為825℃的ASM E3000外延反應(yīng)器中進(jìn)行的。單晶半導(dǎo)體材料60從成核位置52生長(zhǎng)，垂直向上經(jīng)過(guò)電介質(zhì)層28的左側(cè)表面。成核位置52的預(yù)清潔與所述工藝條件一起確保材料60是單晶的，并且無(wú)缺陷。應(yīng)該注意的是，間隙54在單晶半導(dǎo)體材料60的一側(cè)上是開(kāi)放的。作為替換，可以使用SiXGeY或者另一種材料來(lái)代替硅。
如圖7所示，單晶半導(dǎo)體材料60隨后從左向右水平生長(zhǎng)通過(guò)間隙54。這樣，薄單晶層62形成在間隙54中。單晶層62具有與間隙54的高度34B以及犧牲層30的最初厚度34A相等的厚度34C。由于犧牲層30極薄并且具有非常均勻的厚度，單晶層62也極薄并且具有極其均勻的厚度。
參照?qǐng)D8和圖9，隨后掩模塊64(圖8)在右部分48上形成圖形。然后使用掩模塊64來(lái)圖形化出自定高層44的間隔塊66，此后掩模塊64被除去(圖9)。間隔塊66具有與掩模塊64相同的寬度和長(zhǎng)度。
如圖10所示，隨后在間隔塊66的相對(duì)側(cè)上以及單晶層62的上表面上形成氮化硅間隔側(cè)墻68。通過(guò)在單晶層62上以及間隔塊66的相對(duì)側(cè)表面和上表面上保形地(conformally)沉積氮化硅層來(lái)形成間隔側(cè)墻68，此后將所述氮化硅層回蝕(etch back)以留下間隔側(cè)墻68。使用蝕刻劑選擇性地除去在純單晶硅和二氧化硅上的氮化硅。這樣的工藝的優(yōu)點(diǎn)在于間隔側(cè)墻68能夠被制成厚度極薄且均勻。因此，在所給出的實(shí)施方案中，定高層44用作雙重目的，即定義間隙54的垂直高度34B，為了定義間隔側(cè)墻68的位置而形成的間隔塊66也出自定高層44。
如圖11所示，間隔塊66隨后被除去。于是，除了正好在間隔側(cè)墻68下面以外，單晶層62的整個(gè)上表面都被暴露。使用蝕刻劑并且選擇性地除去在氮化硅和純單晶硅上的二氧化硅。
參照?qǐng)D12，以間隔側(cè)墻68作為掩模，通過(guò)各向異性地蝕刻單晶層62來(lái)除去單晶層62的暴露部分。單晶層62所遺留的是正好在間隔側(cè)墻68下面的單晶線元件(wire element)72。
參照?qǐng)D13，隨后用蝕刻劑除去間隔側(cè)墻，所述蝕刻劑選擇性地除去在純單晶硅和二氧化硅上的氮化硅。于是，線元件72的上表面被暴露。線元件72的高度與最初的犧牲層的厚度相等；線元件72的寬度由間隔側(cè)墻68的寬度定義。
如圖14所示，線元件72可以成為三-柵晶體管器件74的部分。首先以P-或者N-摻雜物注入每個(gè)半導(dǎo)體線元件72，使其成為可導(dǎo)電的。然后，在每個(gè)線元件72的相對(duì)側(cè)以及上表面上形成柵電介質(zhì)層76。然后，在兩個(gè)柵電介質(zhì)層76的上表面和側(cè)表面上構(gòu)造導(dǎo)電的柵電極78。然后，將線元件72退火以活化所述摻雜物?？梢栽诰€元件72上施加電壓。當(dāng)柵電極78接通電壓時(shí)，電流流過(guò)線元件72。
盡管已經(jīng)描述并且在附圖中示出了某些示例性的實(shí)施方案，但應(yīng)該可以理解，這樣的實(shí)施方案僅僅是例證性的并且對(duì)本發(fā)明不是限制性的，并且本發(fā)明不應(yīng)被限制于這些所示出和描述的具體構(gòu)造和布局，因?yàn)楸绢I(lǐng)域普通技術(shù)人員可以進(jìn)行修改。
權(quán)利要求
1.一種形成微電子電路元件的方法，包括形成犧牲層，所述犧牲層具有在支撐層的上表面上的下表面；形成定高層，所述定高層具有在所述犧牲層的上表面上的下表面；除去犧牲層，從而在所述支撐層的所述上表面和所述定高層的所述下表面之間定義間隙；以及至少部分地通過(guò)所述間隙從成核位置生長(zhǎng)單晶半導(dǎo)體材料，所述半導(dǎo)體材料的高度由所述間隙的高度定義。
2.如權(quán)利要求1的方法，還包括除去所述定高層；以及圖形化所述半導(dǎo)體材料。
3.如權(quán)利要求2的方法，其中所述支撐層是絕緣體，并且所述半導(dǎo)體材料被圖形化成細(xì)長(zhǎng)的線元件。
4.如權(quán)利要求3的方法，還包括摻雜所述線元件；以及在所述線元件的相對(duì)側(cè)上并且沿所述線元件的相對(duì)側(cè)形成導(dǎo)電柵。
5.如權(quán)利要求1的方法，其中所述半導(dǎo)體材料是硅(Si)、鍺(Ge)、硅鍺(SixGey)、砷化鎵(GaAs)、InSb、GaP、GaSb和碳中的至少一種。
6.如權(quán)利要求1的方法，還包括在半導(dǎo)體單晶襯底的部分上形成所述支撐層，所述半導(dǎo)體單晶襯底的開(kāi)放部分具有所述成核位置。
7.一種形成微電子電路元件的方法，包括在半導(dǎo)體單晶襯底上形成電介質(zhì)層；在所述半導(dǎo)體單晶襯底上形成結(jié)構(gòu)，所述結(jié)構(gòu)具有定高層、被定義在所述支撐層的上表面和所述定高層的下表面之間的間隙；以及從在半導(dǎo)體單晶襯底上的成核位置生長(zhǎng)單晶半導(dǎo)體材料，所述半導(dǎo)體材料至少部分地通過(guò)所述間隙生長(zhǎng)，所述半導(dǎo)體材料的高度由所述間隙的高度定義。
8.如權(quán)利要求7的方法，還包括除去所述定高層；以及圖形化所述半導(dǎo)體材料。
9.如權(quán)利要求8的方法，其中所述支撐層是絕緣體，并且所述半導(dǎo)體材料被圖形化成細(xì)長(zhǎng)的線元件。
10.如權(quán)利要求9的方法，還包括摻雜所述線元件；以及在所述線元件的相對(duì)側(cè)上并且沿所述線元件的相對(duì)側(cè)形成導(dǎo)電柵。
11.一種形成微電子電路元件的方法，包括在水平半導(dǎo)體單晶襯底上水平地形成電介質(zhì)層；形成犧牲層，所述犧牲層具有在所述電介質(zhì)層的水平上表面上的水平下表面，所述犧牲層的材料不同于所述電介質(zhì)層；形成定高層，所述定高層具有在所述犧牲層的水平上表面上的下表面，所述定高層的材料不同于所述犧牲層；用蝕刻劑除去所述犧牲層，所述蝕刻劑選擇性地除去在所述電介質(zhì)層和所述定高層材料上的所述犧牲層材料，從而在所述電介質(zhì)層的所述上表面和所述定高層的所述下表面之間留下間隙，所述定高層通過(guò)在所述半導(dǎo)體單晶襯底上的支撐段被保持在相對(duì)于所述電介質(zhì)層的垂直位置；從所述半導(dǎo)體單晶襯底上的成核位置生長(zhǎng)單晶半導(dǎo)體材料，所述單晶半導(dǎo)體材料通過(guò)至少部分所述間隙水平地生長(zhǎng)以形成半導(dǎo)體層，所述半導(dǎo)體層的垂直高度受所述間隙的垂直高度限制。
12.如權(quán)利要求11的方法，還包括除去所述定高層以暴露所述半導(dǎo)體層；以及圖形化所述半導(dǎo)體材料以具有選擇的水平長(zhǎng)度。
13.如權(quán)利要求12的方法，其中所述半導(dǎo)體層被圖形化成線元件，所述線元件具有選擇的水平長(zhǎng)度并且具有細(xì)長(zhǎng)的寬度。
14.如權(quán)利要求13的方法，還包括摻雜所述線元件；以及在所述線元件的相對(duì)側(cè)上并且沿所述線元件的相對(duì)側(cè)形成導(dǎo)電柵。
15.如權(quán)利要求11的方法，其中，在水平地生長(zhǎng)進(jìn)所述間隙以前，半導(dǎo)體材料垂直地生長(zhǎng)超過(guò)所述電介質(zhì)層。
全文摘要
描述一種形成微電子電路元件的方法。在支撐層的上表面形成犧牲層。所述犧牲層極薄且均勻。然后在所述犧牲層上形成定高層，此后蝕刻掉所述犧牲層，使得在所述支撐層的上表面和所述定高層的下表面之間留下明確界定的間隙。然后，通過(guò)所述間隙從成核硅位置選擇性地生長(zhǎng)單晶半導(dǎo)體材料。所述單晶半導(dǎo)體材料形成具有厚度與所述原始犧牲層的厚度一致的單晶層。
文檔編號(hào)H01L21/20GK1748289SQ200380109642
公開(kāi)日2006年3月15日 申請(qǐng)日期2003年12月15日 優(yōu)先權(quán)日2003年3月12日
發(fā)明者布賴恩·多伊爾, 阿南德·默西, 羅伯特·喬 申請(qǐng)人:英特爾公司