專利名稱：靜電放電防護電路及靜電放電防護方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體組件，特別有關(guān)于一種與正常操作期間不會發(fā)生栓鎖(latch-up)的靜電放電(Electrostatic Discharge；ESD)防護電路。
背景技術(shù)：
半導(dǎo)體集成電路(IC)，例如具有高階全氧半(MOS)晶體管的IC，一般皆容易受到靜電放電(ESD)的影響而遭破壞或損毀。高階MOS晶體管傳統(tǒng)上具有諸如短信道長度，低臨界電壓及薄柵極氧化層等特性。此等以深次微米互補式全氧半(CMOS)制程所制造而具有輕摻雜漏極(LDD)結(jié)構(gòu)與硅化物屏蔽區(qū)的MOS晶體管，更容易遭受ESD破壞。
ESD是指在短瞬間大量流至IC的帶有正或負電荷的電流。此大電流的來源有多種，例如人體及機器放電，分別稱為人體放電模型(HBM)及機器放電模型(MM)。IC在制造、傳輸或處理期間容易受到HBM及MM的破壞。
習(xí)知以CMOS制程所制造的ESD防護結(jié)構(gòu)一般包括NMOS/PMOS晶體管、可控硅整流器(SCR)、二極管、電阻器、厚氧化層組件(FOD)及寄生式垂直/水平雙載子接面晶體管(BJT)。在此等習(xí)知的ESD防護結(jié)構(gòu)中，SCR由于本身特性，例如低維持電壓，而能在較小的布局面積下，承受較高的ESD電流。然而，制作SCR的一般CMOS制程可能用到較SCR的維持電壓為高的電源電壓。舉例而言，習(xí)知SCR的維持電壓一般約為1伏特，而電源電壓則為2.7至5伏特。結(jié)果，由ESD所引起的SCR栓鎖或SCR瞬時栓鎖可能無法關(guān)閉。此外，SCR在正常操作期間因突波或電泳等噪聲而容易形成栓鎖或瞬時栓鎖。在正常操作期間一旦出現(xiàn)SCR栓鎖，則由此SCR所防護的IC將無法正常操作，甚至遭損毀。
已有許許多多的技術(shù)用來防止SCR于正常操作期間發(fā)生栓鎖。圖1所示即為一例。圖1為美國專利第6,031,405號(下稱405號專利)的圖4。405號專利系頒予Yu等人，其發(fā)明名稱為「正常操作期間不會發(fā)生栓鎖的ESD防護電路」。405號專利所揭為一種含有一SCR及一開/關(guān)控制器的ESD防護電路。此SCR連接于一IC墊片與一接地端之間以形成一ESD路徑。開/關(guān)控制器則連接至SCR的陰極。于正常操作期間，即使出現(xiàn)噪聲干擾，開/關(guān)控制器將此條ESD路徑斷路以防止栓鎖。
然而，ESD電流不只流經(jīng)SCR，還流經(jīng)開關(guān)晶體管M1。有鑒于此，開/關(guān)控制器必須做得夠大以供ESD大電流通過。必須占用較大晶片尺寸面積的晶體管M1就現(xiàn)今小尺寸的ESD防護組件需求而言，不但不經(jīng)濟，而且不實用。
圖2所示則為另一先前技術(shù)。圖2為美國專利第6,172,404號(下稱404號專利)的圖4a。404號專利頒予Chen等人，其發(fā)明名稱為「可調(diào)整維持電壓的SCR ESD防護」。404號專利揭示一種SCR，其具有一n+區(qū)40于此SCR的N阱區(qū)中。電阻50形成于pnp寄生式雙載子晶體管的基極與n+區(qū)40之間。電阻50可使更多電流通過，因而使該pnp雙載子晶體管難以開啟。結(jié)果使該SCR的維持電壓增加。維持電壓的大小取決于n+區(qū)40在N阱區(qū)中的位置。
雖然404號專利能將SCR的維持電壓提升至高過電源電壓Vdd的位準(zhǔn)，但此種維持電壓一旦決定則無法再加調(diào)整。具有此固定、高維持電壓的SCR無法承受大的ESD電流。此外，在其它條件不變下，高維持電壓的SCR所產(chǎn)生的熱較低維持電壓的SCR者為多。另外，高維持電壓的SCR通常將ESD箝制于較電源電壓Vdd更高的電壓位準(zhǔn)，如此可能會破壞內(nèi)部電路。
發(fā)明內(nèi)容
因此，本發(fā)明系有關(guān)一種ESD防護電路，可克服上述先前技藝的限制或缺點所衍生的諸多問題。
為達成上述目的，本發(fā)明提供一種靜電放電防護的集成電路，包括一可控硅整流器(SCR)，以及一連接至SCR的控制電路，于第一狀況期間提供SCR的第一維持電壓以使SCR不致栓鎖，以及于第二狀況期間提供SCR的第二維持電壓以使SCR保持于栓鎖狀態(tài)，其中第一維持電壓不同于第二維持電壓。
在本發(fā)明中，SCR包含一寄生雙載子晶體管及一連接于該寄生雙載子晶體管的基極與射極間的寄生電阻，且控制電路系與寄生電阻并聯(lián)。
在本發(fā)明中，控制電路于第一狀況期間呈現(xiàn)小于該寄生電阻的阻值，而于第二狀況期間呈現(xiàn)大于該寄生電阻的阻值。
本發(fā)明亦提供一種靜電放電防護的集成電路，包括一MOS觸發(fā)的SCR，其包含一可控硅整流器(SCR)以及一連接至SCR以觸發(fā)該SCR的金氧半(MOS)晶體管，以及一控制電路，其連接至MOS觸發(fā)的SCR以于第一狀況期間提供一第一維持電壓至MOS觸發(fā)的SCR以使MOS觸發(fā)的SCR不致栓鎖，以及于第二狀況期間提供一第二維持電壓至MOS觸發(fā)的SCR以使MOS觸發(fā)的SCR保持于栓鎖狀態(tài)，其中第一維持電壓不同于第二維持電壓。
在本發(fā)明中，控制電路包含一電容器，其一端連接至一接觸墊片以耦合該接觸墊片的部分ESD電壓。
本發(fā)明亦提供一種靜電放電防護的集成電路，包括一可控硅整流器(SCR)，其具有一第一摻雜型的基體、一形成于基體中而為第二摻雜型的半導(dǎo)體阱區(qū)、一形成于半導(dǎo)體阱區(qū)中而為第一摻雜型的第一擴散區(qū)，以及一形成于半導(dǎo)體阱區(qū)的外而為第二摻雜型的第二擴散區(qū)，以及一控制電路，其系連接至SCR以于第一狀況期間提供一第一維持電壓至SCR以使SCR不致栓鎖，以及于第二狀況期間提供一第二維持電壓至SCR以使SCR保持栓鎖狀態(tài)，其中第一維持電壓不同于第二維持電壓。
本發(fā)明另亦提供一種靜電放電約防護方法，包括提供一個具有第一維持電壓的可控硅整流器(SCR)，以及于第一狀況期間控制SCR的維持電壓使其高于一電源電壓以使SCR不致栓鎖，以及于第二狀況期間控制SCR的維持電壓使其低于電源電壓以使SCR保持于栓鎖狀態(tài)。
在本發(fā)明中，另包括將SCR連接于一第一電源線路及一第二電源線路之間。
本發(fā)明提供一種靜電放電防護的集成電路，包括一個可控硅整流器(SCR)；一個第一導(dǎo)電型的第一晶體管，與SCR一體成型，具有一第一柵極；一個第二導(dǎo)電型的第二晶體管，與SCR一體成型，具有一第二柵極；以及一個控制電路，因應(yīng)于一施加至第一與第二柵極的第一電壓，提供一第一維持電壓至SCR以使SCR不致栓鎖，且因應(yīng)于一施加至第一與第二柵極的第二電壓，提供一第二維持電壓至SCR以使SCR保持于栓鎖狀態(tài)。
本發(fā)明亦提供一種靜電放電防護的集成電路，包括一個可控硅整流器(SCR)；一個與SCR一體成型的p型晶體管；一個與SCR一體成型的n型晶體管；一個連接至p型與n型晶體管的控制電路，其提供一第一電壓至SCR以使SCR不致栓鎖，并且提供一第二電壓至SCR以使SCR保持于栓鎖狀態(tài)。
本發(fā)明亦提供一種靜電放電(ESD)防護的集成電路，包括一個具有第一電壓位準(zhǔn)的第一電源線路；一個具有第二電壓位準(zhǔn)的第二電源線路；多個接觸墊片；多個可控硅整流器(SCR)，每一個SCR皆包括一個p型晶體管與一個n型晶體管，該p型與n型晶體管與SCR一體成型；以及一個控制電路，經(jīng)由p型與n型晶體管提供一第一維持電壓至該等SCR以使該等SCR不致栓鎖，并且經(jīng)由p型與n型晶體管提供一第二維持電壓至該等SCR以使該等SCR于ESD脈沖出現(xiàn)在第一電源線路或接觸墊片的一的ESD期間內(nèi)保持于栓鎖狀態(tài)。
本發(fā)明亦提供一種靜電放電防護的方法，包括提供一個具有一維持電壓的可控硅整流器(SCR)；將一個第一導(dǎo)電型的第一晶體管與SCR一體成型，第一晶體管具有一第一柵極；將一個第二導(dǎo)電型的第二晶體管與SCR一體成型，第二晶體管具有一第二柵極；提供一第一信號至第一與第二柵極來提高SCR的維持電壓以使SCR不致栓鎖；以及提供一第二信號至第一與第二柵極來降低SCR的維持電壓以使SCR保持于栓鎖狀態(tài)。
本發(fā)明另亦提供一種對內(nèi)部電路提供靜電放電(ESD)防護的方法，包括提供一個具有第一電壓位準(zhǔn)的第一電源線路；提供一個具有第二電壓位準(zhǔn)的第二電源線路；提供多個接觸墊片；提供多個可控硅整流器(SCR)，每一個SCR皆包括一個p型晶體管與一個n型晶體管，該p型與n型晶體管與SCR一體成型；經(jīng)由p型與n型晶體管提供一第一維持電壓至該等SCR以使該等SCR不致栓鎖；以及經(jīng)由p型與n型晶體管提供一第二維持電壓至該等SCR以使該等SCR于ESD脈沖出現(xiàn)在第一電源線路或接觸墊片的一的ESD期間內(nèi)保持于栓鎖狀態(tài)。
圖1為習(xí)知ESD防護組件的電路圖；圖2為另一習(xí)知ESD防護組件的剖視圖；圖3為本發(fā)明實施例的SCR與控制電路的電路圖；圖4為圖3所示電路的I-V曲線圖；圖5為ESD防護電路的布局剖視圖；圖6為另一ESD防護電路的布局剖視圖；圖7為本發(fā)明另一實施例的SCR與控制電路的電路圖；圖8為本發(fā)明實施例的ESD防護電路的布局；圖9為另一ESD防護電路的布局；圖10為本發(fā)明實施例的ESD防護電路；圖11為本發(fā)明實施例的另一ESD防護電路；圖12為本發(fā)明實施例的輸入端ESD防護電路；圖13為本發(fā)明實施例的另一輸入端ESD防護電路；
圖14為本發(fā)明實施例的輸出端ESD防護電路；圖15為本發(fā)明實施例的另一輸出端ESD防護電路；圖16為本發(fā)明實施例的混壓電源輸出入ESD防護電路；圖17為本發(fā)明實施例的混壓電源ESD防護電路示意圖；圖18為本發(fā)明實施例的使用NMOS觸發(fā)SCR的混壓電源ESD防護電路；圖19為本發(fā)明一實施例的使用PMOS觸發(fā)SCR的混壓電源ESD防護電路；圖20A為本發(fā)明實施例的SCR的剖視圖；圖20B為本發(fā)明實施例的控制電路；圖21為本發(fā)明另一實施例的ESD防護電路；圖22為本發(fā)明又一實施例的ESD防護電路；圖23為本發(fā)明再一實施例的ESD防護電路。
具體實施例方式
本發(fā)明提供一種ESD防護電路，其具有一可控硅整流器(SCR)以及一連接至SCR的控制電路，以于第一狀況期間提供SCR的第一維持電壓使SCR不致栓鎖，且于第二狀況期間提供SCR的第二維持電壓使SCR呈栓鎖狀態(tài)。亦即，SCR的維持電壓為可調(diào)。具體的，SCR的維持電壓被提升至高于電源電壓的第一維持電壓，以使SCR于正常操作期間不致栓鎖，以及將SCR的維持電壓降至低于電源電壓的值，以使SCR于ESD期間保持栓鎖。
圖3為本發(fā)明一實施例的SCR 60與控制電路74的電路圖。請參閱圖3，SCR 60包含一寄生式pnp雙載子晶體管62、一寄生式npn雙載子晶體管64、一N阱區(qū)電阻66、一基體電阻68(Rsub)以及形成于寄生式晶體管62、64之間的寄生電阻70(RS1)及72(RS2)。SCR 60的維持電壓VH是指SCR 60的陽極76與陰極78間的壓降?？刂齐娐?4在此電路中具有一R的阻值。將控制電路74的電阻R與基體電阻Rsub并聯(lián)，VH可以下式表示
VHVcep+Vben×[1+RS2/(Rsub//R)]其中Vcep為pnp晶體管62的集極與射極間的電壓，Vben為npn晶體管64的基極與射極間的電壓。因此，當(dāng)R遠小于Rsub時，VH值上升，若R遠大于Rsub則VH的值下降。
圖4為圖3所示SCR 60的I-V特性曲線。SCR 60具有維持電壓VH以及觸發(fā)電壓Vtrig。請參閱圖4，VH可在VH1與VH2之間做動態(tài)調(diào)整。若R遠小于Rsub，則SCR 60的I-V曲線為曲線A。若R遠大于Rsub，則SCR 60的I-V曲線為曲線B。亦即藉由改變與基體電阻Rsub并連的R的阻值，可將SCR 60的維持電壓VH提高到比電源電壓Vdd大的VH2，或?qū)H調(diào)降至比Vdd小的VH1。在一實施例中，VH1大約等于VH。而在另一實施例中，VH1約為1伏特。
圖5為本發(fā)明一實施例的ESD防護電路82的布局剖面圖。請參閱圖5，ESD防護電路82包含SCR 84及控制電路86。SCR 84具有一p型基體88、n阱區(qū)90、形成于n阱區(qū)90中的第一p型擴散區(qū)92、部分形成于n阱區(qū)90中的第二p型擴散區(qū)94以及部分形成于另一n阱區(qū)98中的第一n型擴散區(qū)96。第一p型擴散區(qū)92、n阱區(qū)90與p型基體88分別為寄生pnp雙載子晶體管的射極、基極與集極。n阱區(qū)90、p型基體88與第一p型擴散區(qū)96則分別是寄生npn晶體管的集極、基極與射極。SCR 84亦包含一位于信道上方的柵極100，此信道則形成于第一及第二p型擴散區(qū)92、94之間。厚氧化層102用來做電氣絕緣之用。第一p型區(qū)92、柵極100及第二n型區(qū)104連接至接觸墊片108，例如是輸出入(I/O)墊片。第一n型區(qū)96及第三p型區(qū)106連接至一參考電壓如Vss或接地。
控制電路86包含NMOS晶體管107、電阻110及電容112。NMOS晶體管107具有一連接至SCR 84的第二p型擴散區(qū)94的漏極。電阻110的一端連接至電容112與NMOS晶體管107的柵極，另一端則接至電源電壓Vdd。電容112的一端連接至電阻110與NMOS晶體管107的柵極，另一端則連接至Vss。ESD防護電路82中，控制電路86于NMOS晶體管107開啟時具有小于SCR 84的基體電阻的阻值，且于NMOS晶體管107關(guān)閉時具有大于SCR 84的基體電阻的阻值。
于正常操作期間，由電阻110及電容112所組成的RC電路提供一高位準(zhǔn)信號至NMOS晶體管107的柵極而啟動NMOS晶體管107。結(jié)果，控制電路86呈現(xiàn)的阻值較SCR 84的基體電阻為小。SCR 84的維持電壓提高至高于Vdd的位準(zhǔn)，使SCR 84不致栓鎖。
在ESD期間，RC電路提供一低位準(zhǔn)信號至NMOS晶體管107的柵極而關(guān)閉NMOS晶體管107。結(jié)果，控制電路86呈現(xiàn)的阻值較SCR 84的基體電阻為大。SCR 84的維持電壓調(diào)降至小于Vdd的位準(zhǔn)，例如約1伏特，使SCR 84保持于栓鎖狀態(tài)以排放ESD電流。為使RC電路將NMOS晶體管107的柵極于ESD發(fā)生時保持于低電壓位準(zhǔn)，RC電路的RC時間延遲設(shè)定為大約300奈秒(ns)至500奈秒，較一般ESD脈沖的150ns至300ns為長。
圖6為本發(fā)明實施例的另一ESD防護電路114。請參閱圖6，ESD防護電路114具有SCR 84及控制電路116?？刂齐娐钒琍MOS晶體管118、反相器124、二極管126、電阻120及電容122。PMOS晶體管118具有一源極連接至SCR 84第二p型擴散區(qū)94。反相器124具有一輸出端連接至PMOS晶體管118的柵極。電阻110的一端連接至電容122及反相器124的一輸入端，另一端則連接至Vdd。電容122的一端連接至電阻120及反相器124的輸入端，另一端則連接至Vss。ESD防護電路114中，控制電路116于PMOS晶體管118開啟時呈現(xiàn)小于SCR 84的基體電阻的阻值，且于PMOS晶體管118關(guān)閉時呈現(xiàn)大于SCR 84的基體電阻的阻值。
于正常操作期間，由電阻120及電容122所組成的RC電路經(jīng)由反相器124提供一低位準(zhǔn)信號至PMOS晶體管118的柵極而啟動PMOS晶體管118。結(jié)果，控制電路116呈現(xiàn)的阻值較SCR 84的基體電阻為小。SCR 84的維持電壓提高至高于Vdd的位準(zhǔn)，使SCR 84不致栓鎖。
在ESD期間，由于時間延遲，RC電路保持反相器124的輸入端于低電壓位準(zhǔn)。同時，來自接觸墊片108的部分ESD電壓對反相器124偏壓使反相器124輸出一高電壓位準(zhǔn)至PMOS晶體管118的柵極而關(guān)閉PMOS晶體管118。結(jié)果，控制電路116呈現(xiàn)的阻值較SCR 84的基體電阻為大。SCR 84的維持電壓調(diào)降至小于Vdd的位準(zhǔn)，例如約1伏特，使SCR 84保持于栓鎖狀態(tài)以排放ESD電流。
圖7為本發(fā)明實施例的SCR 128與控制電路130的電路圖。請參閱圖7，SCR 128包含一寄生式pnp雙載子晶體管132、一寄生式npn雙載子晶體管134、一N阱區(qū)電阻136或RNW、一基體電阻138以及形成于寄生式晶體管132、134之間的寄生電阻140(RS3)及142(RS4)。SCR 128的維持電壓Vh是指SCR 128的陽極146與陰極148間的壓降?？刂齐娐?30在此電路中具有一R”的阻值。將控制電路130的電阻R”與基體電阻RNW并聯(lián)，SCR 128的維持電壓Vh可以下式表示VhVcen+Vbep×[1+RS3/(RNW//R”)]其中Vcen為npn晶體管134的集極與射極間的電壓，RS3為形成于寄生式晶體管132、134之間的寄生電阻，Vbep為pnp晶體管132的基極與射極間的電壓。因此，當(dāng)R”小于RNW時，Vh值上升，若R”大于RNW則Vh的值下降。圖7的I-V特性曲線與圖4者相似，因此不另加描述。
圖8為本發(fā)明實施例的ESD防護電路150。請參閱圖8，ESD防護電路150包含SCR 128及控制電路130。SCR 128具有一p型基體152、n阱區(qū)154、形成于n阱區(qū)154中的第一p型擴散區(qū)156、部分形成于n阱區(qū)154中的第一n型擴散區(qū)158以及部分形成于另一n阱區(qū)162中的第二n型擴散區(qū)160。第一p型擴散區(qū)156、n阱區(qū)154與p型基體152分別為寄生pnp雙載子晶體管的射極、基極與集極。n阱區(qū)154、p型基體152與第二n型擴散區(qū)160則分別是寄生npn晶體管的集極、基極與射極。SCR 128亦包含一位于信道上方的柵極164，此信道則形成于第一及第二n型擴散區(qū)158、160之間。第一p型區(qū)156及第三n型區(qū)168連接至接觸墊片170。第二n型區(qū)160及第二p型區(qū)172則連接至Vss。
控制電路130包含PMOS晶體管174、反相器176、二極管178、電阻180及電容182。PMOS晶體管174具有一連接至SCR 128的第一n型擴散區(qū)158的漏極。反相器176具有一輸出端(未標(biāo)號)連接至PMOS晶體管174的柵極。電阻180的一端連接至電容182與反相器176的輸入端，另一端則接至二極管178與Vdd。電容182的一端連接至電阻180與反相器176的輸入端，另一端則連接至Vss。ESD防護電路150中，控制電路130于PMOS晶體管174開啟時具有小于SCR 128的n阱區(qū)電阻的阻值，且于PMOS晶體管174關(guān)閉時具有大于SCR 128的n阱區(qū)電阻的阻值。
于正常操作期間，由電阻180及電容182所組成的RC電路經(jīng)由反相器176提供一低位準(zhǔn)信號至PMOS晶體管174的柵極而啟動PMOS晶體管174。結(jié)果，控制電路130呈現(xiàn)的阻值較SCR 128的n阱區(qū)電阻為小，SCR 128的維持電壓提高至高于Vdd的位準(zhǔn)，使SCR 128不致栓鎖。
在ESD期間，由于時間延遲，RC電路保持反相器176的輸入端于低電壓位準(zhǔn)。同時，來自接觸墊片170的部分ESD電壓對反相器176偏壓使反相器176輸出一高電壓位準(zhǔn)至PMOS晶體管174的柵極而關(guān)閉PMOS晶體管174。結(jié)果，控制電路130呈現(xiàn)的阻值較SCR 128的n阱區(qū)電阻為大。SCR 128的維持電壓調(diào)降至小于Vdd的位準(zhǔn)，例如約1伏特，使SCR 128保持于栓鎖狀態(tài)以排放ESD電流。
圖9為本發(fā)明實施例的ESD防護電路184。請參閱圖9，ESD防護電路184包含SCR 128及控制電路186。控制電路186包含NMOS晶體管188、電阻190及電容192。NMOS晶體管188具有一連接至SCR 128的第一n型擴散區(qū)158的源極。電阻190的一端連接至電容192與NMOS晶體管188的柵極，另一端則接至電源電壓Vdd。電容192的一端連接至電阻190與NMOS晶體管188的柵極，另一端則連接至Vss。ESD防護電路184中，控制電路186于NMOS晶體管188開啟時具有小于SCR 128的n阱區(qū)電阻的阻值，且于NMOS晶體管188關(guān)閉時具有大于SCR 128的n阱區(qū)電阻的阻值。
于正常操作期間，由電阻190及電容192所組成的RC電路提供一高位準(zhǔn)信號至NMOS晶體管188的柵極而啟動NMOS晶體管188。結(jié)果，控制電路186呈現(xiàn)的阻值較SCR 128的n阱區(qū)電阻為小。SCR 128的維持電壓提高至高于Vdd的位準(zhǔn)，使SCR 128不致栓鎖。
在ESD期間，由于時間延遲，RC電路保持NMOS晶體管188的柵極于低電壓位準(zhǔn)而關(guān)閉NMOS晶體管188。結(jié)果，控制電路186呈現(xiàn)的阻值較SCR 84的n阱區(qū)電阻為大。SCR 128的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約1伏特，使SCR 128保持于栓鎖狀態(tài)以排放ESD電流。
圖10為用于Vdd至VssESD防護的ESD防護電路194。請參閱圖10，ESD防護電路194包含PMOS觸發(fā)SCR 196及控制電路198。ESD防護電路194的結(jié)構(gòu)與圖5的電路82相似，但另含一PMOS晶體管200。PMOS觸發(fā)SCR 196包含一SCR與PMOS晶體管200。此SCR具有p型基體406(Psub)、n阱區(qū)404(NW)、p型擴散區(qū)402(p+)、n型擴散區(qū)408(n+)以及寄生電阻410(RNW)、412(Rsub)。PMOS晶體管200具有一源極連接至p+區(qū)402、一漏極連接至p型基體406以及一基體連接至SCR的n阱區(qū)404?？刂齐娐?98包含NMOS晶體管202、電阻204及電容206。電阻204的一端連接至電容206、PMOS晶體管200的柵極與NMOS晶體管202的柵極，另一端則接至Vdd。電容206的一端連接至電阻204、PMOS晶體管200的柵極與NMOS晶體管202的柵極，另一端則連接至Vss。ESD防護電路194中，控制電路198于NMOS晶體管202開啟時具有小于PMOS觸發(fā)SCR 196的基體電阻的阻值，且于NMOS晶體管202關(guān)閉時具有大于PMOS觸發(fā)SCR 196的基體電阻的阻值。
于正常操作期間，由電阻204及電容206所組成的RC電路提供一高位準(zhǔn)信號至PMOS晶體管200與NMOS晶體管202的柵極以關(guān)閉PMOS晶體管200并開啟NMOS晶體管202。結(jié)果，控制電路198呈現(xiàn)的阻值較PMOS觸發(fā)SCR196的基體電阻為小。PMOS觸發(fā)SCR 196的維持電壓提高至高于Vdd的位準(zhǔn)，使PMOS觸發(fā)SCR 196不致栓鎖。
在ESD期間，例如有正極性ESD出現(xiàn)在Vdd線路，由于時間延遲，RC電路提供一低位準(zhǔn)信號至PMOS晶體管200與NMOS晶體管202的柵極以開啟PMOS晶體管200并關(guān)閉NMOS晶體管202。結(jié)果，控制電路198呈現(xiàn)的阻值較PMOS觸發(fā)SCR 196的基體電阻為大。PMOS觸發(fā)SCR 196的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約1伏特，使PMOS觸發(fā)SCR 196保持于栓鎖狀態(tài)以排放ESD電流。
圖11為用于Vdd至VssESD防護的另一ESD防護電路208。請參閱圖11，ESD防護電路208包含NMOS觸發(fā)SCR 210及控制電路212。ESD防護電路208的結(jié)構(gòu)與圖8的電路150相似，但另含一NMOS晶體管214。NMOS觸發(fā)SCR 210包含一SCR與NMOS晶體管214。此SCR具有p型擴散區(qū)414(p+)、n阱區(qū)416(NW)、p型基體418(Psub)、n型擴散區(qū)420(n+)以及寄生電阻422(RNW)、424(Rsub)。NMOS晶體管214具有一漏極連接至n+區(qū)420、一源極連接至n阱區(qū)416以及一基體連接至SCR的p型基體418。控制電路212包含PMOS晶體管216、反相器218、電阻220及電容222。反相器218具有一輸出端連接至NMOS晶體管214的柵極與PMOS晶體管216的柵極。電阻220的一端連接至電容222與反相器218的輸入端，另一端則接至Vdd。電容222的一端連接至電阻220與反相器218的輸入端，另一端則連接至Vss。ESD防護電路208中，控制電路212于PMOS晶體管216開啟時具有小于NMOS觸發(fā)SCR 210的n阱區(qū)電阻的阻值，且于PMOS晶體管216關(guān)閉時具有大于NMOS觸發(fā)SCR 210的n阱區(qū)電阻的阻值。
于正常操作期間，由電阻220及電容222所組成的RC電路經(jīng)由反相器218提供一低位準(zhǔn)信號至NMOS晶體管214與PMOS晶體管216的柵極以關(guān)閉NMOS晶體管214并開啟PMOS晶體管216。結(jié)果，控制電路212呈現(xiàn)的阻值較NMOS觸發(fā)SCR 210的n阱區(qū)電阻為小。NMOS觸發(fā)SCR 210的維持電壓提高至高于Vdd的位準(zhǔn)，使NMOS觸發(fā)SCR 210不致栓鎖。
在ESD期間，例如有正極性ESD出現(xiàn)在Vdd線路，由于時間延遲，RC電路經(jīng)由反相器218提供一高位準(zhǔn)信號至NMOS晶體管214與PMOS晶體管216的柵極以開啟NMOS晶體管214并關(guān)閉PMOS晶體管216。結(jié)果，控制電路212呈現(xiàn)的阻值較NMOS觸發(fā)SCR 210的n阱區(qū)電阻為大。NMOS觸發(fā)SCR 210的維持電壓調(diào)降至小于Vdd的位準(zhǔn)，例如約1伏特，使NMOS觸發(fā)SCR 210保持于栓鎖狀態(tài)以排放ESD電流。
圖12為本發(fā)明實施例的輸入級ESD防護電路224。請參閱圖12，ESD防護電路224包含PMOS觸發(fā)SCR 226、第一控制電路228、NMOS觸發(fā)SCR 230及第二控制電路232。PMOS觸發(fā)SCR 226包含一SCR與PMOS晶體管234。第一控制電路228包含電阻236、電容238及NMOS晶體管240。NMOS觸發(fā)SCR 230包含另一SCR與NMOS晶體管242。第二控制電路232包含電阻244、電容246及PMOS晶體管248。
于正常操作期間，就PMOS觸發(fā)SCR 226而言，PMOS晶體管234關(guān)閉而NMOS晶體管240則開啟。由于第一控制電路228的NMOS晶體管240開啟，PMOS觸發(fā)SCR 226的維持電壓提高至高于Vdd的位準(zhǔn)，使PMOS觸發(fā)SCR 226不致栓鎖。
另就NMOS觸發(fā)SCR 230而言，NMOS晶體管242關(guān)閉而PMOS晶體管248則開啟。由于第二控制電路232的PMOS晶體管248開啟，NMOS觸發(fā)SCR 230的維持電壓提高至高于Vdd的位準(zhǔn)，使NMOS觸發(fā)SCR 230不致栓鎖。
在正極性對Vss(PS)模式ESD期間，電容246耦合接觸墊片250的部分ESD電壓至NMOS晶體管242與PMOS晶體管248的柵極。因此，NMOS晶體管242與PMOS晶體管248的柵極受正偏壓使NMOS晶體管242開啟而PMOS晶體管248關(guān)閉。由于第二控制電路232的PMOS晶體管248關(guān)閉，NMOS觸發(fā)SCR 230的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約1伏特，使NMOS觸發(fā)SCR 230保持于栓鎖狀態(tài)。此外，由于NMOS晶體管242開啟，NMOS觸發(fā)SCR 230能迅速開啟以排放ESD電流。ESD防護電路224將出現(xiàn)在接觸墊片250的正極性ESD電壓箝位于約1伏特。
在負極性對Vdd(ND)模式ESD期間，電容238耦合接觸墊片250的部分ESD電壓至NMOS晶體管240與PMOS晶體管234的柵極。因此，NMOS晶體管240與PMOS晶體管234的柵極受負偏壓使NMOS晶體管240關(guān)閉而PMOS晶體管234開啟。由于第一控制電路228的NMOS晶體管240關(guān)閉，PMOS觸發(fā)SCR 226的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約-1伏特，使PMOS觸發(fā)SCR 226保持于栓鎖狀態(tài)。此外，由于PMOS晶體管234開啟，PMOS觸發(fā)SCR 226能迅速開啟以排放ESD電流。ESD防護電路224將出現(xiàn)在接觸墊片250的負極性ESD電壓箝位于約-1伏特。
圖13為本發(fā)明另一實施例的輸入級ESD防護電路252。請參閱圖13，ESD防護電路252包含PMOS觸發(fā)SCR 254、第一控制電路256、NMOS觸發(fā)SCR 258及第二控制電路260。PMOS觸發(fā)SCR 254包含一SCR與PMOS晶體管262。第一控制電路256包含電阻264、反相器266及NMOS晶體管268。NMOS觸發(fā)SCR 258包含另一SCR與NMOS晶體管270。第二控制電路260包含電阻272、反相器274及PMOS晶體管276。
于正常操作期間，就PMOS觸發(fā)SCR 254而言，反相器266提供一高電壓位準(zhǔn)至PMOS晶體管262與NMOS晶體管268的柵極使PMOS晶體管262關(guān)閉而NMOS晶體管268開啟。由于第一控制電路256的NMOS晶體管268開啟，PMOS觸發(fā)SCR 254的維持電壓提高至高于Vdd的位準(zhǔn)，使PMOS觸發(fā)SCR254不致栓鎖。
另就NMOS觸發(fā)SCR 258而言，反相器274提供一低電壓位準(zhǔn)至NMOS晶體管270與PMOS晶體管276的柵極使NMOS晶體管270關(guān)閉而PMOS晶體管276開啟。由于第二控制電路260的PMOS晶體管276開啟，NMOS觸發(fā)SCR 258的維持電壓提高至高于Vdd的位準(zhǔn)，使NMOS觸發(fā)SCR 258不致栓鎖。
在PS模式ESD期間，反相器274受接觸墊片278的部分ESD電壓偏壓而提供一高電壓位準(zhǔn)至NMOS晶體管270與PMOS晶體管276的柵極。因此，NMOS晶體管270與PMOS晶體管276的柵極受正偏壓使NMOS晶體管270開啟而PMOS晶體管276關(guān)閉。由于第二控制電路260的PMOS晶體管276關(guān)閉，NMOS觸發(fā)SCR 258的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約1伏特，使NMOS觸發(fā)SCR 258保持于栓鎖狀態(tài)。此外，由于NMOS晶體管270開啟，NMOS觸發(fā)SCR 258能迅速開啟以排放ESD電流。ESD防護電路252將出現(xiàn)在接觸墊片278的正極性ESD電壓箝位于約1伏特。
在ND模式ESD期間，反相器266受接觸墊片278的部分ESD電壓偏壓而提供一低電壓位準(zhǔn)至NMOS晶體管268與PMOS晶體管262的柵極。因此，NMOS晶體管268與PMOS晶體管262的柵極受負偏壓使NMOS晶體管268關(guān)閉而PMOS晶體管262開啟。由于第一控制電路256的NMOS晶體管268關(guān)閉，PMOS觸發(fā)SCR 254的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約-1伏特，使PMOS觸發(fā)SCR 254保持于栓鎖狀態(tài)。此外，由于PMOS晶體管262開啟，PMOS觸發(fā)SCR 254能迅速開啟以排放ESD電流。ESD防護電路252將出現(xiàn)在接觸墊片278的負極性ESD電壓箝位于約-1伏特。
圖14為本發(fā)明實施例的輸出級ESD防護電路280。請參閱圖14，ESD防護電路280包含PMOS觸發(fā)SCR 282、第一控制電路284、NMOS觸發(fā)SCR 286及第二控制電路288。PMOS觸發(fā)SCR 282包含一SCR與PMOS晶體管290。第一控制電路284包含電阻292、電容294及NMOS晶體管296。NMOS觸發(fā)SCR 286包含另一SCR與NMOS晶體管298。第二控制電路288包含電阻300、電容302及PMOS晶體管304。第一緩沖器306與第二緩沖器308用來緩沖由內(nèi)部電路(圖中未示)送出至接觸墊片310的信號。
于正常操作期間，就PMOS觸發(fā)SCR 282而言，PMOS晶體管290與NMOS晶體管296的柵極經(jīng)由電阻292連接至Vdd，使PMOS晶體管290關(guān)閉而NMOS晶體管296開啟。由于第一控制電路284的NMOS晶體管296開啟，PMOS觸發(fā)SCR 282的維持電壓提高至高于Vdd的位準(zhǔn)，使PMOS觸發(fā)SCR 282不致栓鎖。
另就NMOS觸發(fā)SCR 286而言，NMOS晶體管298與PMOS晶體管304的柵極經(jīng)由電阻300連接至Vss，使NMOS晶體管298關(guān)閉而PMOS晶體管304開啟。由于第二控制電路288的PMOS晶體管304開啟，NMOS觸發(fā)SCR 286的維持電壓提高至高于Vdd的位準(zhǔn)，使NMOS觸發(fā)SCR 286不致栓鎖。
在PS模式ESD期間，電容302耦合接觸墊片310的部分ESD電壓至NMOS晶體管298與PMOS晶體管304的柵極。因此，NMOS晶體管298與PMOS晶體管304的柵極受正偏壓使NMOS晶體管298開啟而PMOS晶體管304關(guān)閉。由于第二控制電路288的PMOS晶體管304關(guān)閉，NMOS觸發(fā)SCR 286的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約1伏特，使NMOS觸發(fā)SCR 286保持于栓鎖狀態(tài)。此外，由于NMOS晶體管298開啟，NMOS觸發(fā)SCR 286能迅速開啟以排放ESD電流。ESD防護電路280將出現(xiàn)在接觸墊片310的正極性ESD電壓箝位于約1伏特。
在ND模式ESD期間，電容294耦合接觸墊片310的部分ESD電壓至NMOS晶體管296與PMOS晶體管290的柵極。因此，NMOS晶體管296與PMOS晶體管290的柵極受負偏壓使NMOS晶體管296關(guān)閉而PMOS晶體管290開啟。由于第一控制電路284的NMOS晶體管296關(guān)閉，PMOS觸發(fā)SCR 282的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約-1伏特，使PMOS觸發(fā)SCR 282保持于栓鎖狀態(tài)。此外，由于PMOS晶體管290開啟，PMOS觸發(fā)SCR 282能迅速開啟以排放ESD電流。ESD防護電路280將出現(xiàn)在接觸墊片310的負極性ESD電壓箝位于約-1伏特。
圖15為本發(fā)明另一實施例的輸出級ESD防護電路312。請參閱圖15，ESD防護電路312包含PMOS觸發(fā)SCR 314、第一控制電路、NMOS觸發(fā)SCR 316及第二控制電路。PMOS觸發(fā)SCR 314包含一SCR與PMOS晶體管318。第一控制電路包含電阻320、電容322及NMOS晶體管324。NMOS觸發(fā)SCR 316包含另一SCR與NMOS晶體管326。第二控制電路包含電阻320、反相器328及PMOS晶體管330。第一緩沖器332與第二緩沖器334用來緩沖由內(nèi)部電路(圖中未示)送出至接觸墊片336的信號。
于正常操作期間，就PMOS觸發(fā)SCR 314而言，由電阻320及電容322所組成的RC電路提供一高位準(zhǔn)信號至PMOS晶體管318與NMOS晶體管324的柵極以關(guān)閉PMOS晶體管318并開啟NMOS晶體管324。由于第一控制電路的NMOS晶體管324開啟，PMOS觸發(fā)SCR 314的維持電壓提高至高于Vdd的位準(zhǔn)，使PMOS觸發(fā)SCR 314不致栓鎖。
另就NMOS觸發(fā)SCR 316而言，此RC電路經(jīng)由反相器328提供一低電壓位準(zhǔn)至NMOS晶體管326與PMOS晶體管330的柵極使NMOS晶體管326關(guān)閉而PMOS晶體管330開啟。由于第二控制電路的PMOS晶體管330開啟，NMOS觸發(fā)SCR 316的維持電壓提高至高于Vdd的位準(zhǔn)，使NMOS觸發(fā)SCR 316于正常操作期間不致栓鎖。
在PS模式ESD期間，部分ESD電流經(jīng)由一寄生二極管(圖中未示)流至Vdd線路，此寄生二極管由第二緩沖器334的PMOS晶體管中的p型擴散區(qū)(圖中未示)及n阱區(qū)所形成。RC電路因時間延遲經(jīng)由反相器328提供一高電壓位準(zhǔn)至NMOS晶體管326與PMOS晶體管330的柵極使NMOS晶體管326開啟而PMOS晶體管330關(guān)閉。由于第二控制電路的PMOS晶體管330關(guān)閉，NMOS觸發(fā)SCR 316的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約1伏特，使NMOS觸發(fā)SCR 316保持于栓鎖狀態(tài)。此外，由于NMOS晶體管326開啟，NMOS觸發(fā)SCR 316能迅速開啟以排放ESD電流。ESD防護電路312將出現(xiàn)在接觸墊片336的正極性ESD電壓箝位于約1伏特。
在ND模式ESD期間，部分ESD電流經(jīng)由一寄生二極管(圖中未示)流至Vss線路，此寄生二極管系由第二緩沖器334的NMOS晶體管中的n型擴散區(qū)(圖中未示)及p阱區(qū)所形成。由于電容322耦合接觸墊片336的部分ESD電壓，RC電路提供一低電壓位準(zhǔn)至NMOS晶體管324與PMOS晶體管318的柵極，使NMOS晶體管324關(guān)閉而PMOS晶體管318開啟。由于第一控制電路的NMOS晶體管324關(guān)閉，PMOS觸發(fā)SCR 314的維持電壓調(diào)低至小于Vdd的位準(zhǔn)，例如約-1伏特，使PMOS觸發(fā)SCR 314保持于栓鎖狀態(tài)。此外，由于PMOS晶體管318開啟，PMOS觸發(fā)SCR 314能迅速開啟以排放ESD電流。ESD防護電路312將出現(xiàn)在接觸墊片336的負極性ESD電壓箝位于約-1伏特。
圖16為本發(fā)明實施例的混壓輸入輸出級ESD防護電路338。請參閱圖16，ESD防護電路338包含PMOS觸發(fā)SCR 340及控制電路。PMOS觸發(fā)SCR 340包含一SCR與PMOS晶體管342?？刂齐娐钒娮?44、電容346及NMOS晶體管348。
于正常操作期間，由電阻344及電容346所組成的RC電路提供一高位準(zhǔn)信號至NMOS晶體管348與PMOS晶體管342的柵極以開啟NMOS晶體管348并關(guān)閉PMOS晶體管342。由于控制電路的NMOS晶體管348開啟，PMOS觸發(fā)SCR 340的維持電壓提高至高于Vdd的位準(zhǔn)，使PMOS觸發(fā)SCR 340不致栓鎖。于正常操作期間，PMOS晶體管342可能因正極性源極對柵極電壓的存在而意外開啟，造成漏電流。在本發(fā)明實施例中，為防止PMOS晶體管342于正常操作期間產(chǎn)生漏電流，系將二極管串350連接至PMOS觸發(fā)SCR 340。
在ESD期間，例如有正極性ESD出現(xiàn)在接觸墊片352，ESD電流經(jīng)由一寄生二極管354流至二極管串350與PMOS觸發(fā)SCR 340，此寄生二極管354系由PMOS晶體管356的漏極與基體所形成。由于時間延遲，RC電路提供一低位準(zhǔn)信號至NMOS晶體管348與PMOS晶體管342的柵極以關(guān)閉NMOS晶體管348并開啟PMOS晶體管342。由于NMOS晶體管348關(guān)閉，PMOS觸發(fā)SCR340的維持電壓調(diào)降至小于Vdd的位準(zhǔn)，使PMOS觸發(fā)SCR 340保持于栓鎖狀態(tài)。此外，由于PMOS晶體管342開啟，PMOS觸發(fā)SCR 340能迅速開啟以排放ESD電流。ESD防護電路338將正極性ESD電壓箝位于低于Vdd的位準(zhǔn)，而此位準(zhǔn)須視二極管串350中的二極管數(shù)目而定。
圖17為本發(fā)明實施例的混壓電源ESD防護電路338的電路示意圖。請參閱圖17，此電路除了如前文所述實施例所討論的連接于高電壓線路與低電壓線路間的ESD防護電路358外，還包含連接于兩高電壓線路Vdd1、Vdd2與兩低電壓線路Vss1、Vss2間的ESD防護電路360。
圖18為本發(fā)明實施例使用NMOS觸發(fā)SCR 364的混壓電源ESD防護電路362的電路圖。請參閱圖18，ESD防護電路362連接于第一電源線路368與第二電源線路370之間。在一實施例中，第一電源線路368與第二電源線路370皆為高壓電源線路，例如相異或相同電壓位準(zhǔn)的Vdd1、Vdd2。在另一實施例中，第一電源線路368與第二電源線路370皆為低壓電源線路，例如相異或相同電壓位準(zhǔn)的Vss1、Vss2。ESD防護電路362包括NMOS觸發(fā)SCR 364及一控制電路366。NMOS觸發(fā)SCR 364包含一SCR與NMOS晶體管372?？刂齐娐?66包含電阻374、電容376及PMOS晶體管378。
假設(shè)第一電源線路368的電壓位準(zhǔn)高于第二電源線路370的電壓位準(zhǔn)，例如Vdd1＞Vdd2，于正常操作期間，由電阻374及電容376所組成的RC電路提供Vdd2的電壓位準(zhǔn)至NMOS晶體管372與PMOS晶體管378的柵極。此時，PMOS晶體管378為開啟因其源極電位，即Vdd1，大于其柵極電位Vdd2。同時，NMOS晶體管372為關(guān)閉因其柵極與源極等電位，皆為Vdd2。由于控制電路366的PMOS晶體管378開啟，NMOS觸發(fā)SCR 364的維持電壓提高至高于Vdd1的位準(zhǔn)，使NMOS觸發(fā)SCR 364不致栓鎖。
如有正極性ESD出現(xiàn)在Vdd1線路368且Vdd2線路370接地，由于電容376耦合部分的ESD電壓，RC電路提供一正電壓至NMOS晶體管372與PMOS晶體管378的柵極，使NMOS晶體管372關(guān)閉而PMOS晶體管378開啟。由于控制電路366的PMOS晶體管378關(guān)閉，NMOS觸發(fā)SCR 364的維持電壓調(diào)低至小于Vdd1的位準(zhǔn)，例如約1伏特，使NMOS觸發(fā)SCR 364保持于栓鎖狀態(tài)。此外，由于NMOS晶體管372開啟，NMOS觸發(fā)SCR 364能迅速開啟以排放ESD電流，并將正極性ESD電壓箝位于約1伏特。
如有負極性ESD出現(xiàn)在Vdd2線路370且Vdd1線路368接地，由于時間延遲，RC電路提供一接地電壓至NMOS晶體管372與PMOS晶體管378的柵極。此時，PMOS晶體管378為關(guān)閉因其源極與柵極等電位，皆為接地電位。此外，NMOS晶體管372為開啟因其柵極電位大于其源極電位。由于控制電路366的PMOS晶體管378關(guān)閉，NMOS觸發(fā)SCR 364的維持電壓調(diào)低至小于約-1伏特，使NMOS觸發(fā)SCR 364保持于栓鎖狀態(tài)。同時，由于NMOS晶體管372開啟，NMOS觸發(fā)SCR 364能迅速開啟以排放ESD電流，并將負極性ESD電壓箝位于約-1伏特。
如有正極性ESD出現(xiàn)在Vdd2線路370且Vdd1線路368接地，二極管380為順偏，將正極性ESD電壓箝位于二極管380的臨界電壓。
如有負極性ESD出現(xiàn)在Vdd1線路368且Vdd2線路370接地，二極管380為順偏，將負極性ESD電壓箝位于二極管380的臨界電壓。
圖19為本發(fā)明實施例使用PMOS觸發(fā)SCR 384的混壓電源ESD防護電路382的電路圖。請參閱圖19，ESD防護電路382連接于第一電源線路388與第二電源線路390之間。在一實施例中，第一電源線路388與第二電源線路390皆為高壓電源線路，例如相異或相同電壓位準(zhǔn)的Vdd1、Vdd2。在另一實施例中，第一電源線路388與第二電源線路390皆為低壓電源線路，例如相異或相同電壓位準(zhǔn)的Vss1、Vss2。ESD防護電路382包括PMOS觸發(fā)SCR 384及一控制電路386。PMOS觸發(fā)SCR 384包含一SCR與PMOS晶體管392?？刂齐娐?86包含電阻394、電容396及NMOS晶體管398。
假設(shè)第一電源線路388的電壓位準(zhǔn)高于第二電源線路390的電壓位準(zhǔn)，例如Vdd1＞Vdd2，于正常操作期間，由電阻394及電容396所組成的RC電路提供Vdd1的電壓位準(zhǔn)至PMOS晶體管392與NMOS晶體管398的柵極。此時，NMOS晶體管398為開啟因其柵極電位，即Vdd1，大于其源極電位Vdd2。同時，PMOS晶體管392為關(guān)閉因其柵極與源極等電位，皆為Vdd1。由于控制電路386的NMOS晶體管398開啟，PMOS觸發(fā)SCR 384的維持電壓提高至高于Vdd1的位準(zhǔn)，使PMOS觸發(fā)SCR 384不致栓鎖。
如有正極性ESD出現(xiàn)在Vdd1線路388且Vdd2線路390接地，由于時間延遲，RC電路輸出一接地電壓至PMOS晶體管392與NMOS晶體管398的柵極。此時，NMOS晶體管398為關(guān)閉因其源極與柵極等電位皆為接地電位。此外，PMOS晶體管392為開啟因其源極電位大于其柵極電位。由于控制電路386的NMOS晶體管398關(guān)閉，PMOS觸發(fā)SCR 384的維持電壓調(diào)低至小于約1伏特，使PMOS觸發(fā)SCR 384保持于栓鎖狀態(tài)。同時，由于PMOS晶體管392開啟，PMOS觸發(fā)SCR 384能迅速開啟以排放ESD電流，并將正極性ESD電壓箝位于約1伏特。
如有負極性ESD出現(xiàn)在Vdd2線路390且Vdd1線路388接地，由于電容396耦合部分的ESD電壓，RC電路提供一負電壓至PMOS晶體管392與NMOS晶體管398的柵極，使PMOS晶體管392開啟而NMOS晶體管398關(guān)閉。由于控制電路386的NMOS晶體管398關(guān)閉，PMOS觸發(fā)SCR 384的維持電壓調(diào)低至小于Vdd1的位準(zhǔn)，例如約-1伏特，使PMOS觸發(fā)SCR 384保持于栓鎖狀態(tài)。此外，由于PMOS晶體管392開啟，PMOS觸發(fā)SCR 384能迅速開啟以排放ESD電流，并將負極性ESD電壓箝位于約-1伏特。
如有正極性ESD出現(xiàn)在Vdd2線路390且Vdd1線路388接地，二極管400為順偏，將正極性ESD電壓箝位于二極管400的臨界電壓。
如有負極性ESD出現(xiàn)在Vdd1線路388且Vdd2線路390接地，二極管400為順偏，將負極性ESD電壓箝位于二極管400的臨界電壓。
本發(fā)明因此提供一種靜電放電的防護方法，包括提供一個具有維持電壓的可控硅整流器(SCR)，以及控制SCR的維持電壓使其高于或低于一電源電壓Vdd。具體的，本發(fā)明的方法于正常操作期間將維持電壓提升至高于Vdd以使SCR不致栓鎖，以及于ESD期間將維持電壓調(diào)低至低于Vdd以使SCR保持于栓鎖狀態(tài)。
圖20A為本發(fā)明實施例的SCR 500的剖視圖。SCR 500的結(jié)構(gòu)與圖5的SCR 84或圖9的SCR 128相似，但圖5控制電路86的NMOS晶體管107或圖9控制電路186的NMOS晶體管188系埋入于SCR 500中。將原本控制電路中的MOS晶體管整合至SCR中可簡化SCR布局，減小SCR尺寸以及簡化控制電路的復(fù)雜度。
請參閱圖20A，SCR 500包括一p型基體502、一n型阱區(qū)504、一形成于n型阱區(qū)504內(nèi)的第一p型擴散區(qū)506、一個部份形成于n阱區(qū)504內(nèi)的第二p型擴散區(qū)508、一個部份形成于另一n阱區(qū)512的第一n型擴散區(qū)510、以及一形成于p型基體502內(nèi)的第二n型擴散區(qū)514。第二n型擴散區(qū)514藉由一金屬層或自動對準(zhǔn)金屬硅化物(salicide)層516連接至第二p型擴散區(qū)508。P型晶體管520與n型晶體管530與SCR 500一體成型。P型晶體管520具有一柵極522、一側(cè)壁間隔層524以及一形成于n阱區(qū)504內(nèi)的信道。第一p型擴散區(qū)506與第二p型擴散區(qū)508分別作為p型晶體管520的源極與漏極。n型晶體管530具有一柵極532、一側(cè)壁間隔層534以及一形成于p型基體502內(nèi)的信道。第一n型擴散區(qū)510與第二n型擴散區(qū)514分別作為n型晶體管530的源極與漏極。P型晶體管520的作用在于促使SCR 500開啟。n型晶體管530的作用則在于控制SCR 500的維持電壓。
厚氧化層540系用以提供電氣絕緣。做為SCR 500的陽極的第一p型擴散區(qū)506連接至接觸墊片550。做為SCR 500的陰極的第一n型擴散區(qū)510則連接至參考電位或接地位準(zhǔn)(GND)。在本發(fā)明的一實施例中，第一p型擴散區(qū)506連接至一電源線路，例如Vdd。
圖20B為本發(fā)明實施例的控制電路600?？刂齐娐?00具有一電阻602、一電容604以及一輸出端606。由電阻602與電容604所形成的電阻電容電路提供約1微秒(1μs)的時間延遲，比一般ESD脈沖的150至300納秒(ns)的時間延遲為長。控制電路600連接于第一電源線路如Vdd與第二電源線路如Vss之間。輸出端606連接至圖20A所示的柵極522、532。由SCR 500與控制電路600所提供的ESD防護作用與圖5的ESD防護電路82或圖9的ESD防護電路184相似。
請參閱圖20A與20B，于正常操作期間，柵極522、532偏壓于高電壓位準(zhǔn)Vdd，使p型晶體管520關(guān)閉而n型晶體管530開啟。控制電路600由于n型晶體管530的開啟而呈現(xiàn)出比SCR 500的基體電阻為小的阻值。SCR500的維持電壓提高到Vdd的上，使SCR 500不致栓鎖。
于ESD期間，柵極522、532由于電阻電容電路所提供的時間延遲而偏壓于低電壓位準(zhǔn)Vss，使p型晶體管520開啟而n型晶體管530關(guān)閉?？刂齐娐?00由于n型晶體管530的關(guān)閉而呈現(xiàn)出比SCR 500的基體電阻為大的阻值。SCR 500的維持電壓降低至Vdd的下，使SCR 500保持栓鎖狀態(tài)以排放ESD電流。
圖21為本發(fā)明另一實施例的ESD防護電路620。ESD防護電路620具有一個SCR 500、一個PMOS晶體管520、一個NMOS晶體管530以及一個控制電路600?？刂齐娐?00連接于第一電源線路Vdd與第二電源線路Vss之間。SCR 500連接于接觸墊片550與第二電源線路Vss之間。PMOS晶體管520與NMOS晶體管530系與SCR 500一體成型。
于正常操作期間，控制電路600提供一第一電壓位準(zhǔn)Vdd至PMOS晶體管520與NMOS晶體管530，從而提供一個高于Vdd的第一維持電壓至SCR 500，使SCR 500不致栓鎖。
于ESD期間，例如有正極性ESD脈沖出現(xiàn)在接觸墊片550且第二電源線路Vss接地，控制電路600提供一第二電壓位準(zhǔn)Vss至PMOS晶體管520與NMOS晶體管530，從而提供一個低于Vdd的第二維持電壓至SCR 500，使SCR500保持于栓鎖狀態(tài)，將ESD脈沖由接觸墊片550排放至第二電源線路Vss。
圖22為本發(fā)明又一實施例的ESD防護電路640。ESD防護電路640的結(jié)構(gòu)與ESD防護電路620相似，但SCR 500系連接于第一電源線路Vdd與第二電源線路Vss之間。于ESD期間，例如有正極性ESD脈沖出現(xiàn)在第一電源線路Vdd且第二電源線路Vss接地，控制電路600提供一第二電壓位準(zhǔn)Vss至PMOS晶體管520與NMOS晶體管530，從而提供一個低于Vdd的第二維持電壓至SCR 500，使SCR 500保持于栓鎖狀態(tài)。ESD脈沖由第一電源線路Vdd排放至第二電源線路Vss。
圖23為本發(fā)明再一實施例的ESD防護電路660。ESD防護電路660具有多個SCR 500-1、500-2…500-n與500-p，以及一個控制電路600。以SCR 500-n為代表，其具有一個PMOS晶體管520-n與一個NMOS晶體管530-n，皆與SCR 500-n一體成型。控制電路600具有一輸出端606連接至該等SCR的PMOS與NMOS晶體管的柵極(未標(biāo)號)。SCR 500-p連接于第一電源線路Vdd與第二電源線路Vss之間。每一個SCR 500-1、500-2…500-n與連接于一個相對應(yīng)的接觸墊片550-1、550-2…550-n與第二電源線路Vss之間。
于正常操作期間，控制電路600經(jīng)由此等PMOS與NMOS晶體管提供一第一維持電壓至SCR 500-1、500-2…500-n與500-p，使此等SCR不致栓鎖。
如有正極性ESD脈沖出現(xiàn)在某一接觸墊片，例如是接觸墊片550-1，且第一電源線路Vdd接地，控制電路600經(jīng)由此等PMOS與NMOS晶體管提供一第二維持電壓至SCR 500-1、500-2…500-n與500-p，使此等SCR保持于栓鎖狀態(tài)。ESD脈沖則由接觸墊片550-1經(jīng)第二電源線路Vss排放至第一電源線路Vdd，此為第一路徑P1。
如有正極性ESD脈沖出現(xiàn)在第一電源線路Vdd且某一接觸墊片接地，例如是接觸墊片550-1，控制電路600經(jīng)由此等PMOS與NMOS晶體管提供一第二維持電壓至SCR 500-1、500-2…500-n與500-p，使此等SCR保持于栓鎖狀態(tài)。ESD脈沖則由第一電源線路Vdd經(jīng)第二電源線路Vss排放至接觸墊片550-1，此為第二路徑P2。
如有正極性ESD脈沖出現(xiàn)在某一接觸墊片，例如是接觸墊片550-2，且另一接觸墊片接地，例如是接觸墊片550-n，控制電路600經(jīng)由此等PMOS與NMOS晶體管提供一第二維持電壓至SCR 500-1、500-2…500-n與500-p，使此等SCR保持于栓鎖狀態(tài)。ESD脈沖則由接觸墊片550-2經(jīng)第二電源線路Vss排放至接觸墊片550-n，此為第三路徑P3。
本發(fā)明亦提供一種靜電放電(ESD)的防護方法。提供一個具有一維持電壓的可控硅整流器(SCR)。將一個PMOS晶體管及一個NMOS晶體管與SCR一體成型。PMOS晶體管具有一第一柵極，而NMOS晶體管則具有一第二柵極。在第一狀況期間，提供一第一信號至第一與第二柵極來提高SCR的維持電壓，使SCR不致栓鎖。在第二狀況期間，提供一第二信號至第一與第二柵極來降低SCR的維持電壓，使SCR保持于栓鎖狀態(tài)。
在本發(fā)明的另一實施例中，ESD防護方法包括提供一個具有第一電壓位準(zhǔn)的第一電源線路與一個具有第二電壓位準(zhǔn)的第二電源線路，第二電壓位準(zhǔn)不同于第一電壓位準(zhǔn)。提供多個接觸墊片。提供多個可控硅整流器(SCR)，每一個SCR具有一個PMOS晶體管與一個NMOS晶體管，皆與SCR一體成型。此等SCR的至少一SCR系連接于第一與第二電源線路之間，而使其余的SCR則連接于一相對應(yīng)的接觸墊片與第二電源線路之間。于正常操作期間，經(jīng)由此等PMOS與NMOS晶體管提供一第一維持電壓至此等SCR，使此等SCR不致栓鎖。于ESD期間，經(jīng)由此等PMOS與NMOS晶體管提供一第二維持電壓至此等SCR，使此等SCR保持于栓鎖狀態(tài)。
在一實施例中，ESD脈沖由接觸墊片的一經(jīng)由第二電源線路排放至第一電源線路。在另一實施例中，ESD脈沖由第一電源線路經(jīng)由第二電源線路排放至接觸墊片的一。在又一實施例中，ESD脈沖由接觸墊片的一經(jīng)由第二電源線路排放至另一接觸墊片。
以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍的內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求書的保護范圍為準(zhǔn)。
權(quán)利要求
1.一種靜電放電防護集成電路，其特征在于包括一可控硅整流器；一連接至可控硅整流器的控制電路，于第一狀況期間提供可控硅整流器第一維持電壓以使其不致栓鎖，以及于第二狀況期間提供可控硅整流器第二維持電壓以使其保持于栓鎖狀態(tài)，其中第一維持電壓不同于第二維持電壓。
2.如權(quán)利要求1所述的靜電放電防護集成電路，其特征在于所述可控硅整流器包含一寄生雙載子晶體管及一連接于該寄生雙載子晶體管的基極與射極間的寄生電阻。
3.如權(quán)利要求2所述的靜電放電防護集成電路，其特征在于所述控制電路于第一狀況期間呈現(xiàn)小于該寄生電阻的阻值。
4.如權(quán)利要求3所述的靜電放電防護集成電路，其特征在于所述控制電路于第二狀況期間呈現(xiàn)大于該寄生電阻的阻值。
5.如權(quán)利要求1所述的靜電放電防護集成電路，其特征在于所述可控硅整流器包含一p型基體、一形成于p型基體中的n阱區(qū)、一形成于n阱區(qū)中的p型擴散區(qū)以及一形成于n阱區(qū)外的n型擴散區(qū)。
6.如權(quán)利要求1所述的靜電放電防護集成電路，其特征在于所述控制電路包含一連接至可控硅整流器的金氧半晶體管，以及一提供延遲的電阻電容電路。
7.如權(quán)利要求4所述的靜電放電防護集成電路，其特征在于所述控制電路包含一NMOS晶體管，其具有一漏極連接至一個部分形成于該n阱區(qū)中的擴散區(qū)。
8.如權(quán)利要求4所述的靜電放電防護集成電路，其特征在于所述控制電路包含一PMOS晶體管，其具有一源極連接至一個部分形成于該n阱區(qū)的擴散區(qū)。
9.如權(quán)利要求7所述的靜電放電防護集成電路，其特征在于所述控制電路包含一電阻，該電阻的一端連接至NMOS晶體管的柵極，以及一電容，該電容的一端連接至該電阻以及該NMOS晶體管的柵極。
10.如權(quán)利要求9所述的靜電放電防護集成電路，其特征在于所述控制電路包含一反相器，一電阻以及一電容，該反相器的一輸出端連接至PMOS晶體管的柵極，該電阻的一端連接至反相器的一輸入端，而該電容的一端連接至電阻及反相器的輸入端。
11.如權(quán)利要求4所述的靜電放電防護集成電路，其特征在于另包含一PMOS晶體管用以觸發(fā)可控硅整流器，該PMOS晶體管具有一源極連接至可控硅整流器的p型擴散區(qū)，一漏極連接至可控硅整流器的p型基體，以及一基體連接至可控硅整流器的n阱區(qū)。
12.如權(quán)利要求4所述的靜電放電防護集成電路，其特征在于另包含一NMOS晶體管用以觸發(fā)可控硅整流器，該NMOS晶體管具有一源極連接至可控硅整流器的n型擴散區(qū)，一漏極連接至可控硅整流器的n阱區(qū)，以及一基體連接至可控硅整流器的p型基體。
13.一種靜電放電防護集成電路，其特征在于包括一MOS觸發(fā)的可控硅整流器，其包含一可控硅整流器以及一連接至可控硅整流器以觸發(fā)該可控硅整流器的金氧半晶體管；以及一控制電路，其連接至MOS觸發(fā)的可控硅整流器，以于第一狀況期間提供一第一維持電壓至MOS觸發(fā)的可控硅整流器，以使MOS觸發(fā)的可控硅整流器不致栓鎖，以及于第二狀況期間提供一第二維持電壓至MOS觸發(fā)的可控硅整流器，以使MOS觸發(fā)的可控硅整流器保持于栓鎖狀態(tài)，其中第一維持電壓不同于第二維持電壓。
14.如權(quán)利要求13所述的靜電放電防護集成電路，其特征在于所述MOS觸發(fā)的可控硅整流器為第一MOS觸發(fā)可控硅整流器，其包含一PMOS晶體管及一第一可控硅整流器，以及其中該集成電路另包括一第二MOS觸發(fā)可控硅整流器，其包含一NMOS晶體管及一第二可控硅整流器。
15.如權(quán)利要求14所述的靜電放電防護集成電路，其特征在于所述連接至第一MOS觸發(fā)可控硅整流器的控制電路為一第一控制電路，該集成電路另包括一連接至第二MOS觸發(fā)可控硅整流器的第二控制電路。
16.如權(quán)利要求14所述的靜電放電防護集成電路，其特征在于所述第一控制電路包含一電容器，其一端連接至一接觸墊片以耦合該接觸墊片的部分靜電放電電壓。
17.如權(quán)利要求15所述的靜電放電防護集成電路，其特征在于所述第二控制電路包含一電容器，其一端連接至一接觸墊片以耦合該接觸墊片的部分靜電放電電壓。
18.如權(quán)利要求15所述的靜電放電防護集成電路，其特征在于所述第一控制電路包含一NMOS晶體管以及一反相器，該反相器連接至NMOS晶體管的柵極以及PMOS觸發(fā)可控硅整流器的PMOS晶體管的柵極。
19.如權(quán)利要求16所述的靜電放電防護集成電路，其特征在于所述第二控制電路包含一PMOS晶體管以及一反相器，該反相器連接至PMOS晶體管的柵極以及NMOS觸發(fā)可控硅整流器的NMOS晶體管的柵極。
20.一種靜電放電防護集成電路，其特征在于包括一可控硅整流器，其具有一第一摻雜型的基體、一形成于基體中而為第二摻雜型的半導(dǎo)體阱區(qū)、一形成于半導(dǎo)體阱區(qū)中而為第一摻雜型的第一擴散區(qū)，以及一形成于半導(dǎo)體阱區(qū)之外而為第二摻雜型的第二擴散區(qū)；一控制電路，其連接至可控硅整流器以于第一狀況期間提供一第一維持電壓至可控硅整流器以使其不致栓鎖，以及于第二狀況期間提供一第二維持電壓至可控硅整流器以使其保持栓鎖狀態(tài)，其中第一維持電壓不同于第二維持電壓。
21.一種靜電放電的防護方法，包括提供一個具有第一維持電壓的可控硅整流器；于第一狀況期間控制可控硅整流器的維持電壓使其高于一電源電壓以使可控硅整流器不致栓鎖，以及于第二狀況期間控制可控硅整流器的維持電壓使其低于電源電壓以使可控硅整流器保持于栓鎖狀態(tài)。
22.如權(quán)利要求21所述的靜電放電的防護方法，其特征在于另包括提供一連接至可控硅整流器的p型金氧半晶體管以于第二狀況期間觸發(fā)該可控硅整流器。
23.如權(quán)利要求21所述的靜電放電的防護方法，其特征在于另包括提供一連接至可控硅整流器的n型金氧半晶體管以于第二狀況期間觸發(fā)該可控硅整流器。
24.如權(quán)利要求21所述的靜電放電的防護方法，其特征在于另包括將可控硅整流器連接于一第一電源線路及一第二電源線路之間。
25.如權(quán)利要求24所述的靜電放電的防護方法，其特征在于另包括以該第一電源線路做為Vdd線路，且以該第二電源線路做為Vss線路。
26.一種靜電放電防護集成電路，其特征在于包括一個可控硅整流器；一個第一導(dǎo)電型的第一晶體管，與可控硅整流器一體成型，具有一第一柵極；一個第二導(dǎo)電型的第二晶體管，與可控硅整流器一體成型，具有一第二柵極；一個控制電路，因應(yīng)于施加至第一與第二柵極的第一電壓，提供一第一維持電壓至可控硅整流器以使其不致栓鎖，且因應(yīng)于施加至第一與第二柵極的第二電壓，提供一第二維持電壓至可控硅整流器以使其保持于栓鎖狀態(tài)。
27.如權(quán)利要求26所述的靜電放電防護集成電路，其特征在于該控制電路另包括一輸出端連接至第一與第二柵極。
28.如權(quán)利要求26所述的靜電放電防護集成電路，其特征在于該控制電路另包括一電阻、一電容與一個位于電阻與電容之間的輸出端。
29.如權(quán)利要求26所述的靜電放電防護集成電路，其特征在于該控制電路另包括一電阻電容延遲電路。
30.如權(quán)利要求26所述的靜電放電防護集成電路，其特征在于該可控硅整流器另包含一p型基體、一形成于p型基體中的n阱區(qū)、一形成于n阱區(qū)中的p型擴散區(qū)以及一形成于n阱區(qū)外的n型擴散區(qū)。
31.如權(quán)利要求30所述的靜電放電防護集成電路，其特征在于該第一晶體管另包括一形成于n阱區(qū)中的信道區(qū)。
32.如權(quán)利要求30所述的靜電放電防護集成電路，其特征在于該第二晶體管另包括一形成于p阱區(qū)中的信道區(qū)。
33.一種靜電放電防護集成電路，其特征在于包括一個可控硅整流器；一個與可控硅整流器一體成型的p型晶體管；一個與可控硅整流器一體成型的n型晶體管；一個連接至p型與n型晶體管的控制電路，其提供一第一電壓至可控硅整流器以使其不致栓鎖，并且提供一第二電壓至可控硅整流器以使其保持于栓鎖狀態(tài)。
34.如權(quán)利要求33所述的靜電放電防護集成電路，其特征在于該控制電路另包括一電阻、一電容與一個位于電阻與電容之間的輸出端。
35.如權(quán)利要求33所述的靜電放電防護集成電路，其特征在于該控制電路另包括一輸出端連接至p型晶體管的柵極與n型晶體管的柵極。
36.如權(quán)利要求33所述的靜電放電防護集成電路，其特征在于該可控硅整流器另包含一p型基體、一形成于p型基體中的n阱區(qū)、一形成于n阱區(qū)中的p型擴散區(qū)以及一形成于n阱區(qū)外的n型擴散區(qū)。
37.如權(quán)利要求36所述的靜電放電防護集成電路，其特征在于該可控硅整流器另包括部份形成于n阱區(qū)的另一p型擴散區(qū)來做為p型晶體管的漏極，而其中的p型擴散區(qū)做為p型晶體管的源極。
38.如權(quán)利要求36所述的靜電放電防護集成電路，其特征在于該可控硅整流器另包括形成于p型基體內(nèi)另一n型擴散區(qū)來做為n型晶體管的漏極，而其中的n型擴散區(qū)做為n型晶體管的源極。
39.如權(quán)利要求33所述的靜電放電防護集成電路，其特征在于該可控硅整流器連接于一接觸墊片與一電源線路之間。
40.如權(quán)利要求33所述的靜電放電防護集成電路，其特征在于其特征在于該可控硅整流器連接于相異的電源線路之間。
41.一種靜電放電防護集成電路，其特征在于包括一個具有第一電壓位準(zhǔn)的第一電源線路；一個具有第二電壓位準(zhǔn)的第二電源線路；多個接觸墊片；多個可控硅整流器，每一個可控硅整流器皆包括一個p型晶體管與一個n型晶體管，該p型與n型晶體管與可控硅整流器一體成型；一個控制電路，經(jīng)由p型與n型晶體管提供一第一維持電壓至該等可控硅整流器以使該等可控硅整流器不致栓鎖，并且經(jīng)由p型與n型晶體管提供一第二維持電壓至該等可控硅整流器以使該等可控硅整流器于靜電放電脈沖出現(xiàn)在第一電源線路或接觸墊片之一的靜電放電期間內(nèi)保持于栓鎖狀態(tài)。
42.如權(quán)利要求41所述的靜電放電防護集成電路，其特征在于包括該等可控硅整流器另包括至少一個連接于第一與第二電源線路之間的可控硅整流器，而其余的可控硅整流器則連接于一相對應(yīng)的接觸墊片與第二電源線路之間。
43.如權(quán)利要求42所述的靜電放電防護集成電路，其特征在于包括在靜電放電期間內(nèi)，靜電放電脈沖由該等接觸墊片之一經(jīng)由第二電源線路排放至第一電源線路。
44.如權(quán)利要求42所述的靜電放電防護集成電路，其特征在于包括在靜電放電期間內(nèi)，靜電放電脈沖由第一電源線路經(jīng)由第二電源線路排放至該等接觸墊片之一。
45.如權(quán)利要求42所述的靜電放電防護集成電路，其特征在于包括在靜電放電期間內(nèi)，靜電放電脈沖由該等接觸墊片之一經(jīng)由第二電源線路排放至另一接觸墊片。
46.如權(quán)利要求41所述的靜電放電防護集成電路，其特征在于包括該控制電路另包括一電阻電容延遲電路。
47.如權(quán)利要求41所述的靜電放電防護集成電路，其特征在于包括該控制電路另包括一輸出端連接至每一個p型與n型晶體管的柵極。
48.一種靜電放電防護的方法，包括提供一個具有一維持電壓的可控硅整流器；將一個第一導(dǎo)電型的第一晶體管與可控硅整流器一體成型，第一晶體管具有第一柵極；將一個第二導(dǎo)電型的第二晶體管與可控硅整流器一體成型，第二晶體管具有第二柵極；提供一第一信號至第一與第二柵極來提高可控硅整流器的維持電壓以使其不致栓鎖；提供一第二信號至第一與第二柵極來降低可控硅整流器的維持電壓以使其保持于栓鎖狀態(tài)。
49.如權(quán)利要求48所述的靜電放電防護的方法，其特征在于另包括將可控硅整流器的維持電壓提高至一電源電壓之上。
50.如權(quán)利要求48所述的靜電放電防護的方法，其特征在于另包括將可控硅整流器的維持電壓降低至一電源電壓之下。
51.如權(quán)利要求48所述的靜電放電防護的方法，其特征在于另包括將可控硅整流器連接于一接觸墊片與一電源線路之間。
52.如權(quán)利要求48所述的靜電放電防護的方法，其特征在于另包括將可控硅整流器連接于相異的電源線路之間。
53.一種對內(nèi)部電路提供靜電放電防護的方法，包括提供一個具有第一電壓位準(zhǔn)的第一電源線路；提供一個具有第二電壓位準(zhǔn)的第二電源線路；提供多個接觸墊片；提供多個可控硅整流器，每一個可控硅整流器皆包括一個p型晶體管與一個n型晶體管，該p型與n型晶體管與可控硅整流器一體成型；經(jīng)由p型與n型晶體管提供一第一維持電壓至該等可控硅整流器以使該等可控硅整流器不致栓鎖；以及經(jīng)由p型與n型晶體管提供一第二維持電壓至該等可控硅整流器以使該等可控硅整流器于靜電放電脈沖出現(xiàn)在第一電源線路或接觸墊片之一的靜電放電期間內(nèi)保持于栓鎖狀態(tài)。
54.如權(quán)利要求53所述的一種對內(nèi)部電路提供靜電放電防護的方法，其特征在于另包括使該等可控硅整流器的至少一可控硅整流器連接于第一與第二電源線路之間，而使其余的可控硅整流器連接于一相對應(yīng)的接觸墊片與第二電源線路之間。
55.如權(quán)利要求54所述的一種對內(nèi)部電路提供靜電放電防護的方法，其特征在于另包括將靜電放電脈沖由接觸墊片之一經(jīng)由第二電源線路排放至第一電源線路。
56.如權(quán)利要求54所述的一種對內(nèi)部電路提供靜電放電防護的方法，其特征在于另包括將靜電放電脈沖由第一電源線路經(jīng)由第二電源線路排放至接觸墊片之一。
57.如權(quán)利要求54所述的一種對內(nèi)部電路提供靜電放電防護的方法，其特征在于另包括將靜電放電脈沖由接觸墊片之一經(jīng)由第二電源線路排放至另一接觸墊片。
全文摘要
本發(fā)明提供一種靜電放電防護集成電路，包括一可控硅整流器，其具有一第一摻雜型的基體、一形成于基體中而為第二摻雜型的半導(dǎo)體阱區(qū)、一形成于半導(dǎo)體阱區(qū)中而為第一摻雜型的第一擴散區(qū)，以及一形成于半導(dǎo)體阱區(qū)之外而為第二摻雜型的第二擴散區(qū)；一控制電路，其連接至可控硅整流器以于第一狀況期間提供一第一維持電壓至可控硅整流器以使其不致栓鎖，以及于第二狀況期間提供一第二維持電壓至可控硅整流器以使其保持栓鎖狀態(tài)，其中第一維持電壓不同于第二維持電壓。
文檔編號H01L23/58GK1649142SQ20041003931
公開日2005年8月3日 申請日期2004年1月19日 優(yōu)先權(quán)日2004年1月19日
發(fā)明者陳子平, 張智毅, 柯明道 申請人:財團法人工業(yè)技術(shù)研究院