專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在具有電容元件的半導(dǎo)體器件的制造方法中對(duì)提高電容膜的特性有用的技術(shù)。
背景技術(shù)：
為了在半導(dǎo)體器件中形成電容元件，有下述的方法將下部電極的結(jié)構(gòu)作成與柵電極相同的結(jié)構(gòu)，通過在其上形成電容膜、上部電極來制作電容元件。在該制造方法中，大多將下部電極的結(jié)構(gòu)作成層疊了多晶硅膜和硅化鎢膜的多側(cè)面(ポリサイド)結(jié)構(gòu)。
在該下部電極上形成由絕緣材料構(gòu)成的電容膜，在上述電容膜上形成由多晶硅膜得到的上部電極。在該方法中，由于將下部電極的結(jié)構(gòu)作成與柵電極相同的結(jié)構(gòu)，故具有在與柵電極的構(gòu)圖能同時(shí)地形成電容的下部電極的優(yōu)點(diǎn)。下面示出該制造方法。
如圖6中所示，在未圖示的半導(dǎo)體襯底上，在利用LOCOS(硅的局部氧化(local oxidation of silicon))法形成的氧化硅膜11上形成多晶硅膜12。
由于利用LOCOS法制作氧化硅膜的操作方法在從業(yè)者中是眾所周知的事項(xiàng)，故在此予以省略。
為了將上述多晶硅膜12作為電極來使用，必須使其低電阻化。作為使多晶硅膜低電阻化的方法，有在多晶硅膜的成膜時(shí)一邊摻雜雜質(zhì)一邊成膜的方法、在多晶硅膜的成膜后進(jìn)行熱擴(kuò)散或離子注入來?yè)诫s雜質(zhì)的方法，而且任一種方法都可使用。
其后，在上述多晶硅膜12上形成硅化鎢膜13和在下部電極的構(gòu)圖時(shí)作為硬掩摸使用的氧化硅膜14。
對(duì)未圖示的抗蝕劑膜進(jìn)行構(gòu)圖，蝕刻作為硬掩摸利用的氧化硅膜14，除去抗蝕劑膜。將已被構(gòu)圖的氧化硅膜14作為掩摸，蝕刻硅化鎢膜13和多晶硅膜12。由此，形成下部電極。
其后，通過進(jìn)行雜質(zhì)的離子注入、熱擴(kuò)散，使之與和上述下部電極同時(shí)形成的柵電極相鄰接地形成源、漏區(qū)。此時(shí)，為了將源、漏區(qū)作成LDD結(jié)構(gòu)，如圖7中所示，在下部電極的側(cè)面上形成構(gòu)成側(cè)壁的氧化硅膜15。利用上述源、漏區(qū)形成用的熱處理，作為圖7中的13A所示，對(duì)硅化鎢膜13進(jìn)行結(jié)晶化。
其次，如圖8中所示，利用等離子刻蝕，在作為硬掩摸使用的氧化硅膜14中設(shè)置開口部，形成硅化鎢膜13與其后成膜的電容膜能接觸的區(qū)域。此時(shí)，開口部附近的結(jié)晶化了的硅化鎢膜13A受到等離子刻蝕引起的損傷，如圖8中作為13B所示，結(jié)晶化了的硅化鎢膜13A呈非晶化狀態(tài)。
如圖9中所示，形成電容膜，并在該電容膜上形成構(gòu)成電容元件的上部電極的多晶硅膜19。對(duì)于該多晶硅膜19來說，也用上述的方法使其低電阻化。
再有，作為電容膜的材料，氮化硅膜是最一般的材料，但也可在氮化硅膜之下對(duì)氧化硅膜進(jìn)行成膜，或在氮化硅膜的成膜后進(jìn)行后氧化，在氮化硅膜上對(duì)氧化硅膜進(jìn)行成膜。在此，將電容膜作成了由氧化硅膜16、氮化硅膜17、由后氧化得到的氧化硅膜18這3個(gè)絕緣膜形成的層疊結(jié)構(gòu)。
其后，用未圖示的抗蝕劑膜進(jìn)行構(gòu)圖，通過進(jìn)行多晶硅膜19和電容膜的刻蝕來完成電容元件。
特許文獻(xiàn)1特許公報(bào)第2705476號(hào)發(fā)明要解決的課題，是在上述的電容元件的制造方法中存在的以下問題。
該問題是電容膜的耐壓較低。其結(jié)果，在工作電壓高的半導(dǎo)體器件中不能使用電容元件，不能增加在電容元件中蓄積的電荷。
電容元件的電荷蓄積量用電容元件的電容值與對(duì)電容元件施加的電壓的積來表示。進(jìn)而，電容值可作為用電極間的距離除電容膜的相對(duì)介電常數(shù)與電容元件的電極面積的積的值來表示。
為了既實(shí)現(xiàn)半導(dǎo)體器件的微細(xì)化又增加電荷蓄積量，可考慮通過電容膜的材料變更來增加相對(duì)介電常數(shù)的方法。但對(duì)于電容膜的材料變更來說，如果考慮與專用的材料有關(guān)的成本、與成膜用的裝置有關(guān)的成本等，則難以說是最佳的方法。
因此，本發(fā)明者考慮了提高電容膜的耐壓的方法。如果能提高電容膜的耐壓，則在維持迄今為止的耐壓的原有狀態(tài)下可減薄電容膜。或者，如果維持電容膜的厚度，則可增加對(duì)電容元件施加的電壓。進(jìn)而，如果大幅度地提高耐壓，則可實(shí)現(xiàn)其電容膜的厚度比迄今為止的電容膜的厚度更薄且施加電壓大的電容元件。
發(fā)明者在調(diào)查電容膜的耐壓低的原因時(shí)，判明了如圖8中所示，其原因是由于非晶化的硅化鎢膜13B在電容元件的形成后的熱處理中再結(jié)晶化了。以下敘述硅化鎢膜發(fā)生再結(jié)晶化的機(jī)理。
如圖8、9中所示，非晶化的硅化鎢膜13B在電容膜的成膜溫度下不進(jìn)行再結(jié)晶化。但是，在電容元件形成以后進(jìn)行的熱處理中，有時(shí)使用比電容膜的成膜溫度高的處理?xiàng)l件，由于這樣的熱處理則引起硅化鎢膜的再結(jié)晶化。其結(jié)果，電容膜與硅化鎢膜的接觸狀態(tài)變得不均勻，則導(dǎo)致電容膜的耐壓的下降。

發(fā)明內(nèi)容
在本發(fā)明中，為解決上述問題的方法是，如上所述，為了防止在半導(dǎo)體器件的電容元件形成以后的制造工序中使硅化鎢膜再結(jié)晶化、電容膜與下部電極的接觸變得不均勻，則在對(duì)電容膜進(jìn)行成膜之前設(shè)置進(jìn)行加熱處理而使之再結(jié)晶化的工序。其結(jié)果，可較大地提高電容膜的耐壓，可應(yīng)用于蓄積電荷容量的增大并在高電壓下工作的半導(dǎo)體器件。


圖1是與本發(fā)明的實(shí)施方案有關(guān)的半導(dǎo)體器件的制造方法的剖面圖。
圖2是與本發(fā)明的實(shí)施方案有關(guān)的半導(dǎo)體器件的制造方法的剖面圖。
圖3是與本發(fā)明的實(shí)施方案有關(guān)的半導(dǎo)體器件的制造方法的剖面圖。
圖4是與本發(fā)明的實(shí)施方案有關(guān)的半導(dǎo)體器件的制造方法的剖面圖。
圖5是與本發(fā)明的實(shí)施方案有關(guān)的半導(dǎo)體器件的制造方法的剖面圖。
圖6是現(xiàn)有的半導(dǎo)體器件的制造方法的剖面圖。
圖7是現(xiàn)有的半導(dǎo)體器件的制造方法的剖面圖。
圖8是現(xiàn)有的半導(dǎo)體器件的制造方法的剖面圖。
圖9是現(xiàn)有的半導(dǎo)體器件的制造方法的剖面圖。
圖10是示出因本發(fā)明的實(shí)施而得到的效果的圖。
發(fā)明的實(shí)施方案以下，說明本發(fā)明的半導(dǎo)體器件的制造方法的一實(shí)施方案。
如圖1中所示，在未圖示的半導(dǎo)體襯底上，在用LOCOS法形成的氧化硅膜1上進(jìn)行成膜形成80～120nm的多晶硅膜2、形成80～120nm的硅化鎢膜3、形成在刻蝕時(shí)作為硬掩摸使用的120～180nm的氧化硅膜4。其后，涂敷未圖示的抗蝕劑膜，通過對(duì)多晶硅膜2和硅化鎢膜3進(jìn)行構(gòu)圖，形成下部電極。
再有，用在現(xiàn)有例的說明中敘述的方法使多晶硅膜2低電阻化。
如在現(xiàn)有技術(shù)中敘述的那樣，在形成源、漏區(qū)使其與和下部電極同時(shí)形成的柵電極鄰接并將其作成LDD結(jié)構(gòu)的情況下，如圖2中所示，在下部電極的側(cè)面上形成構(gòu)成側(cè)壁的氧化硅膜5。
但是，本發(fā)明作成不具有側(cè)壁的下部電極結(jié)構(gòu)也不受限制。
而且，利用形成源、漏區(qū)時(shí)進(jìn)行的熱處理，如圖2中作為3A所示那樣，使下部電極的硅化鎢結(jié)晶化。
其后，形成未圖示的抗蝕劑圖形，利用等離子刻蝕處理，在作為硬掩摸利用的氧化硅膜4中形成開口部。由于該等離子刻蝕時(shí)的損傷的緣故，如圖3的3B中所示，使開口部附近表面部的結(jié)晶化了的硅化鎢膜非晶化。
為了在電容膜成膜前使非晶化了的硅化鎢膜3B再結(jié)晶化，則一邊流過氮或氧，一邊進(jìn)行采用RTA(快速熱退火)裝置的加熱處理。利用該加熱處理，如用圖4中的a所示那樣，使硅化鎢膜的非晶化了的部分再結(jié)晶化。其結(jié)果，即使進(jìn)行電容元件形成后的熱處理，電容膜與硅化鎢膜的接觸也不會(huì)變得不均勻，耐壓不會(huì)降低。
再有，加熱處理時(shí)流過的氣體可以是氧，但氮?jiǎng)t更為理想。此外，為了使硅化鎢膜再結(jié)晶化，必須在750℃或750℃以上的溫度下加熱。作為加熱裝置，即使使用擴(kuò)散爐，也能進(jìn)行750℃或750℃以上的加熱，但在將晶片運(yùn)入爐內(nèi)時(shí)，由于發(fā)生大氣的卷入等，故不能穩(wěn)定地進(jìn)行晶片周邊部的再結(jié)晶化，如果與使用RTA裝置的情況相比，則發(fā)生表面的凹凸變大、完成后的耐壓不夠高的問題。
作為電容膜，則成膜形成15～25nm的氧化硅膜6、10～20nm的氮化硅膜7、30～40nm的氧化硅膜。再有，如上所述，作為電容膜的結(jié)構(gòu)，不僅可以是這里提示的氧化膜、氮化膜、氧化膜的層疊結(jié)構(gòu)，也可以是只是氮化膜、氧化膜+氮化膜、氮化膜+氧化膜那樣的結(jié)構(gòu)。進(jìn)一步地說，電容膜的膜厚根據(jù)必要的電容值而變化，也有與本實(shí)施例中舉出的膜厚不同的膜厚的情況。
其后，將作為上部電極使用的多晶硅膜9進(jìn)行成膜成120～180nm的膜。再者，通過利用未圖示的抗蝕劑掩摸刻蝕多晶硅膜9和電容膜來形成電容元件。
以下示出本發(fā)明的效果的例子。圖10是在橫軸上取電容元件的電極間施加電壓、在縱軸上取電容元件中流過的平均測(cè)定電流值并示出了平均測(cè)定電流值對(duì)于施加電壓的變化的曲線圖。對(duì)在電容元件上施加某個(gè)電壓時(shí)的在晶片面內(nèi)形成的35個(gè)電容元件中流過的測(cè)定電流值的平均值進(jìn)行了作圖。如果逐漸地提高施加電壓，則由于產(chǎn)生電容膜的靜電破壞，故存在平均測(cè)定電流值有急劇地上升的部位。此時(shí)的施加電壓越大，耐壓就越高。根據(jù)本發(fā)明，可知產(chǎn)生電介質(zhì)破壞的施加電壓的值約為現(xiàn)有技術(shù)的2倍。
發(fā)明的效果利用迄今為止已說明的半導(dǎo)體器件的制造方法，可大幅度地改善電容膜的耐壓。其結(jié)果，可增加在電容元件中能蓄積的電荷量，可應(yīng)用于在高耐壓下工作的半導(dǎo)體器件的電容元件。
而且，在本發(fā)明中所必要的裝置是在其它的作業(yè)中使用的加熱裝置，所增加的工序也只是加熱處理工序，這樣一來，既可使生產(chǎn)費(fèi)用、手續(xù)的增加為最小限度，又可謀求電容膜的大幅度的性能提高，可以說這正是本發(fā)明的效果。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，該方法具有下述工序?qū)盈B第1多晶硅膜、硅化鎢膜和氧化硅膜的工序；以上述氧化硅膜作為硬掩摸，通過對(duì)上述第1多晶硅膜和硅化鎢膜進(jìn)行構(gòu)圖形成下部電極的工序；在上述下部電極上的氧化硅膜中形成了開口部后，在上述下部電極上形成電容膜的工序；在上述電容膜上使第2多晶硅膜成膜后，通過進(jìn)行上述第2多晶硅膜的構(gòu)圖形成上部電極的工序；以及在使上述電容膜成膜前，通過進(jìn)行加熱處理使硅化鎢膜的一部分再結(jié)晶化的工序。
2.按照權(quán)利要求1中所述的半導(dǎo)體器件的制造方法，其特征在于形成上述電容膜的工序是形成氮化硅膜的工序。
3.按照權(quán)利要求1中所述的半導(dǎo)體器件的制造方法，其特征在于形成上述電容膜的工序包含形成氮化硅膜和氧化硅膜的工序。
4.按照權(quán)利要求1中所述的半導(dǎo)體器件的制造方法，其特征在于在上述加熱處理中使用RTA裝置，一邊流過氮或氧，一邊加熱到750℃或750℃以上的溫度。
全文摘要
通過使處于電容膜的下部的硅化鎢層再結(jié)晶化來使耐壓提高。在將多晶硅膜2和硅化鎢膜3A作為下部電極使用的電容元件的作成中，通過在對(duì)作為電容膜使用的氧化硅膜6進(jìn)行成膜前進(jìn)行使用了RTA裝置的加熱處理，使硅化鎢膜3A再結(jié)晶化。由此，可防止氧化硅膜6與硅化鎢膜3A的接觸成為不均勻的狀態(tài)，可大幅度地提高電容膜的耐壓，可增加電容元件能蓄積的電荷量，可將電容元件應(yīng)用于高耐壓的半導(dǎo)體器件。
文檔編號(hào)H01L21/02GK1577750SQ20041006182
公開日2005年2月9日 申請(qǐng)日期2004年6月25日 優(yōu)先權(quán)日2003年6月27日
發(fā)明者福田干夫 申請(qǐng)人:三洋電機(jī)株式會(huì)社