專利名稱：以部分空乏與完全空乏晶體管建構(gòu)的靜態(tài)存儲元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于半導(dǎo)體元件，且特別是有關(guān)于以部分空乏及完全空乏晶體管建構(gòu)的絕緣層上半導(dǎo)體靜態(tài)隨機(jī)存取存儲器。
背景技術(shù)：
對高性能電路的渴求持續(xù)驅(qū)動著高速次百奈米(sub-100 nanometer)絕緣硅(silicon-on-insultor；SOI)互補(bǔ)式金氧半(CMOS)技術(shù)的發(fā)展。在絕緣硅技術(shù)中，金氧半場效晶體管(MOSFET)形成于覆蓋絕緣材質(zhì)(如硅氧化合物)的硅薄膜上，于絕緣硅上形成的元件與于塊晶(bulk)硅上形成的元件相較下，提供了許多優(yōu)點(diǎn)包括較小的接面電容、無逆基體效應(yīng)(reverse body effect)、抗軟性錯誤性(soft-error immunity)、介電質(zhì)完全絕緣性以及無栓鎖效應(yīng)(latch-up)，絕緣硅技術(shù)因此可提升高速性能、封裝密度，并降低功耗(power consumption)。
最常使用以及可用于實(shí)際量產(chǎn)的絕緣硅技術(shù)為部分空乏絕緣硅技術(shù)，使用此技術(shù)制造的晶體管有一部分空乏基底區(qū)，也就是部分空乏絕緣硅晶體管的基底的厚度比空乏層的最大寬度要厚，使得基底的一區(qū)域未遭空乏，部分空乏絕緣硅晶體管的未空乏基底未被施加任何電壓，且一般被描述為一浮動基底(floating body)區(qū)。
雖然部分空乏絕緣硅晶體管具有高度可生產(chǎn)性的好處，但因浮動基底效應(yīng)的存在，而使此技術(shù)的使用者面臨了沉重的設(shè)計負(fù)擔(dān)；在部分空乏絕緣硅晶體管中，因沖擊離子化(impact ionization)而產(chǎn)生于源/漏極附近的電荷載子，會在晶體管的源/漏極附近累積，當(dāng)足夠的載子于在溝道區(qū)下方形成的浮動基底中累積時，基底的電位會因此而改變。
浮動基底效應(yīng)因浮動基底中的電荷累積而發(fā)生于部分空乏絕緣硅元件中，這會造成元件的電流-電壓曲線的扭曲(kink)，因此造成電路電性的退化；一般而言，部分空乏絕緣硅元件的基底電位可能會在靜態(tài)、動態(tài)或瞬時元件操作中改變，同時亦為許多因素(如溫度、電壓、電路架構(gòu)以及開關(guān)狀態(tài)歷史)的函數(shù)，由于部分空乏絕緣硅晶體管的基底電位視開關(guān)狀態(tài)歷史而定，元件特性也因開關(guān)狀態(tài)歷史而變，造成所謂的歷史效應(yīng)(history effect)。因此，使用部分空乏絕緣硅晶體管作電路設(shè)計并不直觀，且在采用部分空乏絕緣硅技術(shù)或從塊晶硅設(shè)計轉(zhuǎn)換至部分空乏絕緣硅設(shè)計之前，有著相當(dāng)重大的障礙。

發(fā)明內(nèi)容
本發(fā)明的較佳實(shí)施例是有關(guān)于半導(dǎo)體元件的制造，且特別是有關(guān)于以部分空乏及完全空乏晶體管建構(gòu)的絕緣層上半導(dǎo)體靜態(tài)隨機(jī)存取存儲器的實(shí)施例。
在實(shí)施例中，提供了一靜態(tài)存儲元件包括一第一反相器、一第二反相器、一第一完全空乏的絕緣層上半導(dǎo)體晶體管以及一第二完全空乏的絕緣層上半導(dǎo)體晶體管；第一反相器有一與左位元節(jié)點(diǎn)耦接的輸入以及一與右位元節(jié)點(diǎn)耦接的輸出；第二反相器有一與右位元節(jié)點(diǎn)耦接的輸入以及一與左位元節(jié)點(diǎn)耦接的輸出；第一完全空乏的絕緣層上半導(dǎo)體晶體管有一與左位元節(jié)點(diǎn)耦接的漏極；第二完全空乏的絕緣層上半導(dǎo)體晶體管有一與右位元節(jié)點(diǎn)耦接的漏極。
本發(fā)明的較佳實(shí)施例的好處包括提供一用以整合完全空乏、部分空乏晶體管與多重閘(multiple-gate)晶體管的結(jié)構(gòu)及方法，本發(fā)明描述了一同時使用完全空乏及部分空乏絕緣硅晶體管的靜態(tài)隨機(jī)存取存儲單元結(jié)構(gòu)、此存儲單元結(jié)構(gòu)的特性改善、使用完全空乏絕緣硅晶體管作為通閘晶體管或存取晶體管以解決瞬時雙載子效應(yīng)衍生的問題，以及使用完全空乏絕緣硅晶體管作為上拉晶體管以解決歷史效應(yīng)衍生的問題。


圖1為一使用本發(fā)明的靜態(tài)隨機(jī)存取存儲器示意圖；圖2為一靜態(tài)隨機(jī)存取存儲器陣列示意；圖3為第一實(shí)施例的剖面圖；圖4a～4d為本發(fā)明的部分空乏絕緣硅晶體管與完全空乏絕緣硅晶體管圖；圖5a與5b各提供一圖示，分別以NMOS(圖5a)與PMOS(圖5b)的寬度及長度為變量而顯示其函數(shù)-部分空乏絕緣硅、完全空乏絕緣硅以及多重閘晶體管的區(qū)域；圖6顯示本發(fā)明的靜態(tài)隨機(jī)存取存儲單元實(shí)施例的布局圖；圖7a～7c與圖8a～8b提供一制造時的元件示意圖。
符號說明100～靜態(tài)隨機(jī)存取存儲單元102～p-溝道場效晶體管104～p-溝道場效晶體管106～n-溝道場效晶體管108～n-溝道場效晶體管110～n-溝道場效晶體管112～n-溝道場效晶體管114～左位元線116～右位元線
118～接地線120～字符線122～供電節(jié)點(diǎn)130～部分空乏絕緣硅晶體管132～完全空乏絕緣硅晶體管134～基板136～絕緣層138～硅層140～硅層142～隔離區(qū)150～部分空乏晶體管元件160～內(nèi)埋絕緣層162～半導(dǎo)體層164～源極區(qū)166～漏極區(qū)168～柵極區(qū)170～溝道區(qū)172～柵極介電層180～長溝道晶體管182～源極184～漏極186～柵極188～柵極介電層190～超環(huán)冕摻雜192～淡摻雜基底200～晶體管
202～內(nèi)埋絕緣層204～基底區(qū)205～主動區(qū)206～空乏區(qū)208～隔離區(qū)210～柵極電極212～刻意的凹陷214～柵極介電層220～類鰭式場效晶體管元件250～絕緣層上半導(dǎo)體晶圓252～半導(dǎo)體層254～絕緣材質(zhì)256～底層基板258～主動區(qū)或硅鰭260～隔離區(qū)262～柵極介電層264～柵極電極材質(zhì)270～間隙壁272～高應(yīng)力膜具體實(shí)施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下本發(fā)明是有關(guān)于同時申請中的發(fā)明，其美國專利申請序號為10/319,119，標(biāo)題為“使用部分空乏、完全空乏以及多重閘元件的絕緣層上半導(dǎo)體晶片”，申請于2002年12月12日，以及另一同時申請中的發(fā)明，其美國專利申請序號為10/426,566，標(biāo)題為“使用應(yīng)變通道部分空乏、完全空乏以及多重閘晶體管的絕緣層上半導(dǎo)體晶片”，申請于2003年4月30日；這些申請案可引入此處作為參考，本發(fā)明植基于引入中請案所述的先前發(fā)明上，并提供了改善效果。
一方面，本發(fā)明是有關(guān)靜態(tài)隨機(jī)存取存儲器；靜態(tài)隨機(jī)存取存儲器一般用于數(shù)據(jù)處理器以儲存指令與數(shù)據(jù)，靜態(tài)隨機(jī)存取存儲器通常使用于需要較快存取率的數(shù)據(jù)處理器，近來的靜態(tài)隨機(jī)存取存儲器設(shè)計已經(jīng)利用部分空乏絕緣硅技術(shù)的優(yōu)點(diǎn)，借由在絕緣硅基板上制造靜態(tài)隨機(jī)存取存儲器，與在塊晶硅基板上制造靜態(tài)隨機(jī)存取存儲器相較，可得到高達(dá)20～30％的性能提升。
圖1顯示一六個晶體管的互補(bǔ)式金氧半靜態(tài)隨機(jī)存取存儲單元100示意圖；此靜態(tài)隨機(jī)存取存儲單元100通常包括六個金氧半場效晶體管，兩個P-溝道場效晶體管102及104用于上拉操作，兩個N-溝道場效晶體管106及108用于下拉操作，以及兩N-場效晶體管110及112用于輸入/輸出存取，也就是通閘存??；如圖1所示，P1與N1形成一反相器，此反相器與包括P2與N2的另一反相器交互耦接，元件110及112為通閘存取元件以控制對靜態(tài)隨機(jī)存取存儲單元100的讀寫。
左位元線(BL)114、右位元線(BR)116、接地線(GND)118以及供電節(jié)點(diǎn)(VDD)122亦示于圖中，左位元線114傳送的信號互補(bǔ)于右位元線116傳送的信號，于是互補(bǔ)式對偶位元線114及116有時候被稱為位元線與反位元線，一字符線(WL)120耦接至旁通晶體管110及112的柵極以致于存于存儲單元100的一邏輯值可置于位元線114及116上，抑或反之亦然。
一典型的靜態(tài)隨機(jī)存取存儲器陣列包括諸多前述靜態(tài)隨機(jī)存取存儲單元100所形成的m列n行的矩陣，如圖2所示。同一列的存儲單元共享一字符線120(如WL0或WL1)，而同一行的存儲單元則共享相同的互補(bǔ)式對偶位元線114及116(如BL0及 或BL1及 )，前述設(shè)計使用于許多靜態(tài)隨機(jī)存取存儲器，舉例而言，包括一有1024乘以1024個存儲單元100的一兆位存儲器。
在習(xí)知的以部分空乏絕緣硅晶體管建構(gòu)的靜態(tài)隨機(jī)存取存儲單元中，存儲單元中的所有晶體管皆為部分空乏絕緣硅晶體管；然而，以部分空乏絕緣硅晶體管建構(gòu)的靜態(tài)隨機(jī)存取存儲單元受到浮動基底效應(yīng)衍生的問題所困擾，主要由于當(dāng)施加一偏壓于晶體管的源極與漏極時，其浮動基底區(qū)會被充電。
舉例而言，請參照圖2，假若WL0被選定(如在一高電壓準(zhǔn)位)，而WL1未被選定(如在一低電壓準(zhǔn)位)，未被選定的存儲單元100c的通閘晶體管110可能是一N-溝道晶體管，當(dāng)一物理值“1”存于存儲單元中時，通閘晶體管110的源極與漏極處于一初始高電位，P-型基底區(qū)會被充電至與源極及漏極一樣的電位，當(dāng)未被選定的存儲單元100c的左位元線BL0突然接地時，通閘晶體管110的源極亦因而突然接地，而基底與源極之間的p-n接面會被導(dǎo)通，在浮動基底內(nèi)累積的電荷會流出晶體管，提供從晶體管流至位元線BL0的寄生電流，此電流亦即所知的寄生雙載子漏電流，這可能會減少噪聲邊限(noise margin)以及靜態(tài)隨機(jī)存取存儲器電路的穩(wěn)定度。
在特定的動態(tài)電路中，寄生雙載子效應(yīng)若未經(jīng)適當(dāng)?shù)奶幚韺⒃斐蛇壿嫅B(tài)的錯誤；在一靜態(tài)隨機(jī)存取存儲器陣列中，通閘晶體管110或112所貢獻(xiàn)的寄生雙載子漏電流會致使靜態(tài)隨機(jī)存取存儲器陣列的速度比無漏電流狀態(tài)下慢了高達(dá)20％，這便是已知的瞬時雙載子效應(yīng)(transientbipolar effect)并已為Kuang等人在1997年6月于國際電機(jī)電子工程師學(xué)會固態(tài)電路期刊(IEEE Journal of Solid-State Circuits)第32冊6月號第837～844頁中所報導(dǎo)，此論文可引為本文的參考。
一方面，本發(fā)明提供一方法及系統(tǒng)以克服習(xí)知技術(shù)的缺點(diǎn)，并提供一具高度可生產(chǎn)性的類部分空乏絕緣硅技術(shù)(PD-SOI-like technology)，此技術(shù)可制造完全空乏絕緣硅型的元件，以消除浮動基底效應(yīng)(如歷史效應(yīng))，可將部分空乏絕緣硅與完全空乏絕緣硅晶體管整合在同一晶片上的絕緣硅技術(shù)已被成功發(fā)展出來，于本發(fā)明中，上述的絕緣硅技術(shù)可用以形成同時使用了部分空乏絕緣硅與完全空乏絕緣硅晶體管的靜態(tài)隨機(jī)存取存儲單元。
本發(fā)明的第一實(shí)施例提供一具有部分空乏絕緣硅與完全空乏絕緣硅晶體管的靜態(tài)隨機(jī)存取存儲單元，本發(fā)明的另一實(shí)施例教示一形成該靜態(tài)隨機(jī)存取存儲單元的方法，對于靜態(tài)隨機(jī)存取存儲器中易受浮動基底效應(yīng)影響的重要部分，借由引入完全空乏絕緣硅晶體管可以顯著地改善靜態(tài)隨機(jī)存取存儲器陣列的效能，此外，本發(fā)明亦提供一用以形成靜態(tài)隨機(jī)存取存儲單元的方法與結(jié)構(gòu)，該靜態(tài)隨機(jī)存取存儲單元是使用部分空乏絕緣硅與完全空乏絕緣硅晶體管，并提供了效能提升。
本發(fā)明一較佳實(shí)施例使用了一絕緣硅技術(shù)，該絕緣硅技術(shù)在同一制程中引入了部分空乏絕緣硅與完全空乏絕緣硅晶體管，亦即部分空乏絕緣硅與完全空乏絕緣硅晶體管可形成于同一半導(dǎo)體基板上，且這些晶體管可被彼此相近地形成，因此，借由使用本發(fā)明的絕緣硅技術(shù)，可設(shè)計出一靜態(tài)隨機(jī)存取存儲單元，該存儲單元同時使用了部分空乏絕緣硅與完全空乏絕緣硅晶體管，本發(fā)明的實(shí)施例亦可選擇性地將應(yīng)變(strain)引入絕緣硅晶體管的溝道中，以提升此靜態(tài)隨機(jī)存取存儲單元的效能。
依據(jù)本發(fā)明的一實(shí)施例的靜態(tài)隨機(jī)存取存儲單元的示意圖標(biāo)于圖1，如上所討論，圖1的示意圖顯示了一六個晶體管的靜態(tài)隨機(jī)存取存儲單元100，在此較佳實(shí)施例中，部分空乏絕緣硅與完全空乏絕緣硅晶體管皆被使用于靜態(tài)隨機(jī)存取存儲單元100。
舉例而言，在一實(shí)施例中，四個組成兩交互耦合反相器的晶體管102、104、106以及108是以部分空乏絕緣硅晶體管所組成，正如之前，部分空乏絕緣硅晶體管102與106組成第一反相器，而部分空乏絕緣硅晶體管104與108組成第二反相器，兩通閘晶體管110與112(有時亦稱存取晶體管)為完全空乏絕緣硅晶體管，在此較佳實(shí)施例中，晶體管110與112皆為n溝道晶體管(雖然它們亦可能為p溝道晶體管)。
借由使用完全空乏絕緣硅晶體管作為通閘晶體管或存取晶體管110與112，可避免與雙載子漏電流或瞬時雙載子效應(yīng)有關(guān)的問題，浮動基底效應(yīng)并不存在于完全空乏絕緣硅晶體管中，完全空乏絕緣硅晶體管不受浮動基底效應(yīng)影響，是因?yàn)榛诪橥耆辗?，并無任何一部分的基底區(qū)未被空乏，一絕緣硅晶體管若有較低的基底摻雜度或是較薄的基底厚度，便可能有一完全空乏的基底，此外，在超微縮元件中，為了獲得對短溝道效應(yīng)有良好的控制，元件基底厚度可減低至柵極長度的三分之一以下，如此薄的基底厚度可能需要增高式源/漏極(raised source/drain)技術(shù)以降低串聯(lián)阻值。
依據(jù)本發(fā)明的另一實(shí)施例，上拉晶體管102與104為完全空乏絕緣硅晶體管，在此實(shí)施例中，通閘晶體管110與112可能是部分空乏絕緣硅晶體管，但最好是完全空乏絕緣硅晶體管，下拉晶體管106與108最好是部分空乏絕緣硅晶體管，但亦可能是完全空乏絕緣硅晶體管。
目前為止，靜態(tài)隨機(jī)存取存儲單元已被描述于存儲陣列，亦即一行與列的存儲單元的二維矩陣，然而此觀念亦可適用于其它元件，舉例而言，許多鎖存器、緩存器、先入先出(FIFO)以及其它包括如圖1與圖2所示的交互耦合反相器之類的元件，這些元件的任一者皆可受利于本發(fā)明的諸多面向。
圖3為一元件的剖面圖，該元件包括一部分空乏絕緣硅晶體管130以及二完全空乏絕緣硅晶體管132，這些晶體管130及132形成于一絕緣硅基板上，此絕緣硅基板包括一基板134(如硅基板)以及一絕緣層136(如內(nèi)埋氧化層)，部分空乏絕緣硅晶體管130形成于一硅層138中，且完全空乏絕緣硅晶體管132形成于一硅層140中，隔離區(qū)142區(qū)隔了分隔的主動區(qū)。
圖1的靜態(tài)隨機(jī)存取存儲單元100可以如圖3的結(jié)構(gòu)所建構(gòu)，舉例而言，在第一與第二個靜態(tài)隨機(jī)存取存儲器結(jié)構(gòu)實(shí)施例所提的位于硅層140中的完全空乏絕緣硅晶體管，可建構(gòu)于基底厚度比最大空乏寬度Wd，max小的硅層中，空乏寬度Wd，max如方程式所示W(wǎng)d,max=4ϵsφbqNa----(1)]]>此處εs為晶體管的基底區(qū)的介電系數(shù)，q為基本電荷量，Na為晶體管的基底區(qū)的平均摻雜濃度，而φb如下所示φb=kTqln(Nani)----(2)]]>此處k為波茲曼常數(shù)，T為溫度，而ni為本征載子濃度，對硅而言，ni為1.45×1010cm-3。
摻雜濃度Na可由已知的臨界電壓(threshold voltage)間接得知，所使用的方程式為Vth=(ΦM-ΦS)+2φb+4ϵsqNaφbϵd/td----(3)]]>此處td為柵極介電層的實(shí)質(zhì)厚度，εd為柵極介電層的介電系數(shù)，ΦM為柵極電極材質(zhì)的功函數(shù)，ΦS為組成晶體管溝道區(qū)的材質(zhì)的功函數(shù)。
由于晶體管的臨界電壓Vth為已知或可輕易地決定，且若已知柵極電極材質(zhì)，便可知(ΦM-ΦS)，因此由上述Vth的公式可解出Na，如前所述，Na可由Vth決定，或由其它已知的物理或?qū)嶒?yàn)分析技巧得知。
Na值可接著用于計算最大空乏區(qū)寬度，假若計算所得的Wd，max大于基底區(qū)的厚度，則晶體管為一完全空乏絕緣硅晶體管；假若計算所得的Wd，max小于基底區(qū)的厚度，則晶體管為一部分空乏絕緣硅晶體管，此為決定絕緣硅晶體管是否為完全空乏絕緣硅晶體管或部分空乏絕緣硅晶體管的第一個方法。
第二個方法類似于第一個方法，以Vth表示W(wǎng)d，max，將方程式(3)重新排列可得4ϵsqNaφb=[Vth-(ΦM-ΦS)-2φb](td/ϵd)----(4)]]>將兩邊取倒數(shù)，并乘以4εsφb，可得4ϵsφb4ϵsqNaφb=4ϵsφb(Vth-(ΦM-ΦS)-2φb)·(td/ϵd)----(5)]]>方程式(5)的左側(cè)為Wd，max，可得Wd,max=4ϵsφb4ϵsqNaφb=4ϵsφb(Vth-(ΦM-ΦS)-2φb)·(td/ϵd)----(6)]]>由于n溝道晶體管的ΦS為(4.61+φb)，而p溝道晶體管的ΦS為(4.61-φb)可得n溝道晶體管的Wd,max=4ϵsφb{[Vth-ΦM+4.61-φb](td/ϵd)}----(7n)]]>p溝道晶體管的Wd,max=4ϵsφb{[Vth-ΦM+4.61-3φb](td/ϵd)}----(7p)]]>第三個方式為檢驗(yàn)絕緣硅晶體管的漏極電流對漏極電壓(IDS-VDS)的特性，假若IDS-VDS的斜率出現(xiàn)扭曲或不連續(xù)，晶體管為一部分空乏絕緣硅晶體管，不然，晶體管便為一完全空乏絕緣硅晶體管。
在圖3中，部分空乏絕緣硅與完全空乏絕緣硅晶體管以改變硅層厚度的方式形成于同一基板上，部分空乏絕緣硅晶體管130可使用厚度大于Wd，max的硅層，完全空乏絕緣硅晶體管132可使用厚度小于Wd，max的硅層，在另一實(shí)施例中，有一些晶體管形成于比硅層138要薄的硅層140上，無論這些晶體管為完全空乏絕緣硅或部分空乏絕緣硅晶體管。
然而，在一較佳實(shí)施例中，完全空乏絕緣硅晶體管并非借由改變硅層厚度所形成，在此較佳實(shí)施例中，完全空乏絕緣硅晶體管為三維或類鰭式場效晶體管(Fin-FET-like)的完全空乏絕緣硅晶體管，以利用新式的元件幾何來消除浮動基底效應(yīng)，一般而言，平面的完全空乏絕緣硅晶體管的寬度大于50奈米，而非平面的完全空乏多重閘(multiple-gate)晶體管的寬度小于50奈米。
同時形成部分空乏絕緣硅與完全空乏絕緣硅晶體管的觀念可更清楚地以圖4a至圖4d加以闡明，圖4a至圖4d圖示了部分空乏絕緣硅晶體管以及完全空乏絕緣硅晶體管，該部分空乏絕緣硅晶體管以及完全空乏絕緣硅晶體管亦被描述于同時申請中的另一發(fā)明，其美國專利申請序號為10/319,119，標(biāo)題為“使用部分空乏、完全空乏以及多重閘元件的絕緣層上半導(dǎo)體晶片」，申請于2002年12月12日。圖4b的完全空乏絕緣硅晶體管使用一淡基底摻雜，使最大的空乏寬度大于硅層厚度，以達(dá)成完全空乏；圖4d的完全空乏絕緣硅晶體管使用一新穎的幾何構(gòu)造以使柵極電場由硅基底兩側(cè)往內(nèi)侵滲，以達(dá)成完全基底空乏。
透過設(shè)計超環(huán)冕(super-halo)摻雜以及淡基底摻雜，可在不同的柵極長度形成完全空乏絕緣硅以及部分空乏絕緣硅元件，如圖4a與圖4b所示。請先參照圖4a，一部分空乏晶體管元件150形成于一內(nèi)埋絕緣層160上，雖然基板未繪示于圖中，但內(nèi)埋絕緣層160是形成于一基板上，例如一未摻雜或淡摻雜的硅基板(見圖3的基板134)。
內(nèi)埋絕緣層160通常為一如二氧化硅的氧化層，其它的絕緣層(如硅氮化合物或鋁氧化合物)亦可被使用，在一些實(shí)施例中，內(nèi)埋絕緣層可包括一堆棧層，如氧化物、氮化物及氧化物的堆棧層。
晶體管元件150形成于半導(dǎo)體層162上，且包括一源極區(qū)164與一漏極區(qū)166，一柵極168覆于一溝道170上，且由柵極介電層172將柵極168與溝道170分開。
相同地，長溝道晶體管180包含一源極182、一漏極184、一柵極186以及一柵極介電層188。晶體管180可與晶體管150形成于同一半導(dǎo)體層162抑或不同半導(dǎo)體層上，例如同一芯片的不同的島狀層或平臺上。
一特征為如圖4b所示的超環(huán)冕摻雜190的設(shè)計(或者如圖4a的雙超環(huán)冕摻雜190)以及淡基底摻雜192，以使得當(dāng)柵極長度增長時，晶體管的基底有效摻雜濃度會隨的降低，超環(huán)冕摻雜區(qū)190的摻雜濃度約為每立方公分1×1018到2×1019個摻雜物(dopant)，在淡摻雜基底區(qū)192的摻雜濃度約為每立方公分1×1016到1×1018個摻雜物。
在圖4a中，短溝道晶體管150的高濃度超環(huán)冕摻雜190會造成最大空乏區(qū)寬度小于硅膜162的厚度，使得晶體管基底因此為部分空乏。當(dāng)柵極168長度增加時，基底區(qū)的增加部分為淡摻雜基底區(qū)192所組成，且平均有效基底濃度因而減低，因此，最大空乏區(qū)寬度伴隨著晶體管柵極或溝道長度的增加而增加。在圖4b中，長溝道晶體管180有一淡基底摻雜，且最大空乏區(qū)寬度大于硅膜162的厚度，而晶體管基底為完全空乏。
現(xiàn)請參照圖4c與圖4d，達(dá)成將晶體管基底完全空乏的另一方法為，借由使用一新穎的幾何構(gòu)造以使電場線(electric field line)由晶體管基底兩側(cè)往內(nèi)侵滲。現(xiàn)請參照圖4c，一晶體管200形成于一內(nèi)埋絕緣層202上，內(nèi)埋絕緣層202可包含上述有關(guān)絕緣層160的任何特征，且可形成于一基板上，而前面有關(guān)圖4a與圖4b的討論亦相同地適用于此。在此元件中，一主動半導(dǎo)體層區(qū)域205包含一基底區(qū)204與一空乏區(qū)206，主動區(qū)205透過隔離區(qū)208與其它主動區(qū)隔離，此隔離區(qū)208較佳而言，為一淺槽隔離(STI)區(qū)，須知其它隔離結(jié)構(gòu)亦可被使用。
一柵極電極210環(huán)繞晶體管主動區(qū)(如溝道區(qū))而形成，因此，一刻意的凹陷212在隔離區(qū)208內(nèi)形成，使得半導(dǎo)體層205包含有側(cè)壁，柵極電極210鄰接于主動層205的上表面與側(cè)壁。一柵極介電層214形成于柵極電極210與主動區(qū)205之間。
晶體管元件200的源極與漏極區(qū)并未繪示于圖4c中，在此例中，溝道電流流進(jìn)或流出頁面，于是，源/漏極區(qū)的一位于頁面上的一平面，而另一則位于頁面下的一平面。
圖4d顯示一類鰭式場效晶體管元件220的類似結(jié)構(gòu)，與圖4c相似的元件以相同的參考數(shù)字標(biāo)示，在此例中，此主動半導(dǎo)體層很薄使得基底完全地空乏。
此新穎晶體管幾何構(gòu)造的一特征為在隔離區(qū)208內(nèi)的刻意的凹陷212，如圖4c與圖4d所示。圖4c的平面式部分空乏晶體管200有一比最大空乏區(qū)層寬度Wd，max要大的寬度，當(dāng)主動區(qū)寬度W(見圖4d)縮減到比兩倍基底的空乏區(qū)寬度要窄時，柵極電場由隔離區(qū)邊緣開始侵滲，消除了未空乏基底區(qū)，而使得圖4d的元件完全空乏。
最終形成的完全空乏絕緣硅元件有一非平面的幾何結(jié)構(gòu)且為一多重閘晶體管，柵極電極210環(huán)繞晶體管基底206的復(fù)數(shù)面(兩側(cè)壁與上表面)。借由柵極電極210環(huán)繞晶體管基底205，多重閘晶體管容允柵極電場向晶體管基底橫向侵滲，因而提升控制短溝道效應(yīng)的能力。
本發(fā)明的較佳實(shí)施例以完全空乏絕緣硅與部分空乏絕緣硅晶體管依據(jù)晶體管尺寸的分布，教示一使用同一制程技術(shù)將部分空乏絕緣硅與完全空乏絕緣硅晶體管引入同一芯片上的獨(dú)特方式，圖5a與圖5b(統(tǒng)合為圖5)顯示部分空乏絕緣硅與完全空乏絕緣硅晶體管依據(jù)主動區(qū)寬度W與晶體管柵極長度Lg的分布，圖5a提供N型金氧半元件的數(shù)據(jù)，而圖5b提供P型金氧半元件的數(shù)據(jù)，這些圖提供了一對應(yīng)圖，顯示了部分空乏絕緣硅晶體管(灰色區(qū))、傳統(tǒng)完全空乏絕緣硅晶體管(白色區(qū))以及多重閘晶體管(虛線框所圍的區(qū)域)的分布區(qū)域，此分部區(qū)域?yàn)镹型金氧半與P型金氧半晶體管的寬度與長度的函數(shù)。
平面式部分空乏絕緣硅與完全空乏絕緣硅晶體管通常有寬度大于50奈米的主動區(qū)，而非平面多重閘完全空乏晶體管通常有寬度小于50奈米的主動區(qū)；由實(shí)驗(yàn)所得的圖5的結(jié)果中，晶體管是以65奈米的部分空乏絕緣硅制程所制造，此制程的名義上的柵極長度為45奈米，硅基底厚度為40奈米，還有雙性摻雜(dual-doped)復(fù)晶硅柵極電極、14埃(angstroms)的氮化柵極氧化層、以及鈷硅化(cobalt silicided)的源/漏極與柵極。
P溝道晶體管(圖5b)的部分空乏絕緣硅區(qū)比N溝道晶體管(圖5a)要小，因?yàn)闆_擊離子化引發(fā)的寄生雙載子效應(yīng)在P溝道晶體管中比較弱，當(dāng)柵極長度增加時，部分空乏絕緣硅會轉(zhuǎn)換成完全空乏絕緣硅。此外，非平面的類鰭式或多重閘晶體管通常是于比50奈米要小的寬度下所獲得，有著短柵極長度Lg的寬溝道元件為部分空乏，顯示了漏極電流IDS對漏極電壓VDS特征曲線的扭曲，當(dāng)W減少時，部分絕緣硅會轉(zhuǎn)換成完全絕緣硅，且IDS對VDS特征曲線的扭曲會消失。
很清楚地，借由使用不同W與Lg的晶體管組合，可以結(jié)合部分空乏絕緣硅與完全空乏硅晶體管的優(yōu)點(diǎn)，舉例而言，當(dāng)將塊晶技術(shù)的電路設(shè)計轉(zhuǎn)換成絕緣硅技術(shù)的電路設(shè)計時，電路的癥結(jié)部分可使用完全空乏絕緣硅元件以達(dá)成最小的浮動基底效應(yīng)，而電路的其余部分則使用部分空乏硅晶體管，舉例而言，電路的癥結(jié)部分可能包含模擬電路以及動態(tài)電路。
一靜態(tài)隨機(jī)存取存儲單元的布局建構(gòu)例示于圖6，須知其它的布局建構(gòu)亦可使用，為簡明起見，金屬層布局未示于圖中。在此特定布局中，字符線(WL)120乃沿水平方向表示，左位元線114、右位元線116以及接地線GND118亦示于圖中，晶體管的尺寸亦標(biāo)明其中，每一晶體管的寬度與長度分別以W與L標(biāo)示，且晶體管的名稱亦以下標(biāo)表示，舉例而言，WPG1，F(xiàn)D與LPG1，F(xiàn)D標(biāo)示完全空乏絕緣硅通閘晶體管102的寬度與長度。
依據(jù)本發(fā)明的較佳實(shí)施例，是選擇通閘晶體管102與104的寬度與長度使得它們?nèi)魹閚溝道晶體管，便落在圖5a中的完全空乏絕緣硅或多重閘晶體管區(qū)(白色區(qū)域)，若為p溝道晶體管，便落在圖5b中的完全空乏絕緣硅或多重閘晶體管區(qū)(白色區(qū)域)，較佳而言，可選擇通閘晶體管102與104的寬度與長度使得它們落在多重閘類鰭式晶體管區(qū)，此等晶體管若為n溝道晶體管，通常有寬度約50奈米或更小的布局寬度，若為p溝道晶體管，通常有寬度約60奈米或更小的布局寬度；可選擇晶體管102與104的柵極長度使得它們通常大于下拉晶體管106與108的柵極長度，在此較佳實(shí)施例中，下拉晶體管106與108為部分空乏絕緣硅晶體管。
下拉晶體管106(108)的電導(dǎo)對通閘晶體管110(112)的電導(dǎo)的比值可以作為一基本的基準(zhǔn)，以量度靜態(tài)隨機(jī)存取存儲單元的穩(wěn)定性或該存儲單元維持其數(shù)據(jù)態(tài)的能力，此比值為互補(bǔ)式金氧半靜態(tài)隨機(jī)存取存儲器設(shè)計者所指的β或β比值，定義為下拉晶體管的電導(dǎo)對通閘晶體管的電導(dǎo)的比值，β比值越大，存儲單元越穩(wěn)定，且其靜態(tài)噪聲邊限(static noisemargin)會增加，一晶體管的電導(dǎo)約略正比于有效載子移動率μeff以及元件寬度對溝道長度的比值(也就是W/L)，因此，靜態(tài)隨機(jī)存取存儲單元的β值約為晶體管106的μeff(W/L)對晶體管110的μeff(W/L)的比值。假若晶體管106與110有相同的溝道長度，則β值便成為晶體管106的溝道寬度對晶體管110的溝道寬度的比值。β值較佳而言，視靜態(tài)隨機(jī)存取存儲器的應(yīng)用而定，約落在1.8到3的范圍。
本發(fā)明的靜態(tài)隨機(jī)存取存儲單元還可使用具應(yīng)變溝道區(qū)的晶體管，舉例而言，圖1中組成靜態(tài)隨機(jī)存取存儲單元的晶體管可皆為應(yīng)變溝道晶體管，應(yīng)變溝道晶體管是用于有效提升靜態(tài)隨機(jī)存取存儲單元的性能，因此，晶體管110與112可為具應(yīng)變溝道的完全空乏絕緣硅晶體管，而晶體管102、104、106及108可為應(yīng)變溝道的部分空乏絕緣硅晶體管，使用適度的應(yīng)變可提升載子移動率，且應(yīng)變所致的移動率提升是為除了元件微縮之外，用以改善晶體管性能的另一方式。
將應(yīng)變引入同一芯片上的部分空乏絕緣硅與完全空乏絕緣硅晶體管的溝道區(qū)亦被描述于同時申請中的發(fā)明，其美國專利申請序號為10/426,566，標(biāo)題為“使用應(yīng)變溝道部分空乏、完全空乏以及多重閘晶體管的絕緣層上半導(dǎo)體晶片”，申請于2003年4月30日，該申請案可引入此處作為參考；在此方式中，一高應(yīng)力膜形成于完成的晶體管結(jié)構(gòu)上，該應(yīng)力子(也就是高應(yīng)力膜)對溝道施予顯著的影響，改變溝道區(qū)中的硅晶格間隔，因而將應(yīng)變引入溝道區(qū)。
使用部分空乏絕緣硅晶體管與完全空乏絕緣硅晶體管或多重閘晶體管以制造上述靜態(tài)隨機(jī)存取存儲單元的方法將描述于后，請參照圖7a至圖7c，起始物質(zhì)是為一絕緣層上半導(dǎo)體型晶圓(semiconductor-on-insulator wafer)250，此絕緣層上半導(dǎo)體型晶圓包括一覆蓋于絕緣層254上的半導(dǎo)體層252，而絕緣層254又覆蓋于一基板256上，如圖7a所示；半導(dǎo)體層252可為元素半導(dǎo)體(如硅與鍺)、合金半導(dǎo)體(如硅鍺)或化合物半導(dǎo)體(如砷化鎵與磷化銦)，在此較佳實(shí)施例中，半導(dǎo)體層252為硅，較佳而言，為單晶硅。
絕緣層254可為如硅氧化合物、鋁氧化合物、或硅氮化合物的任意絕緣材質(zhì)，在此較佳實(shí)施例中，絕緣材質(zhì)254為硅氧化合物，較佳而言，為二氧化硅，此層可于形成半導(dǎo)體層252之前沉積于基板256上，或者，可使用氧離子布植隔離(separation by implantation of oxygen)制程將氧布植入一包含252與256的基板，底層基板256可以是任何如硅基板或砷化鎵基板的基板，在其它實(shí)施例中，可使用其它如陶瓷或石英的基板。
在此較佳實(shí)施例中，半導(dǎo)體層252為硅，且絕緣層254為硅氧化合物，較佳而言，較佳實(shí)施例中的硅層252的厚度范圍約為10至2000埃，且硅氧化合物層的厚度約為100至2000埃。
現(xiàn)請參照圖7b，借由將硅層252圖案化，可形成一主動區(qū)或硅鰭258，舉例而言，主動區(qū)或硅鰭的圖案化可借由在硅層252上沉積一屏蔽材質(zhì)(未示于圖中)，再借由光學(xué)微影(optical lithography)將屏蔽材質(zhì)圖案化以形成一圖案化的屏蔽(未示于圖中)，并對硅層252蝕刻，再將圖案化的屏蔽去除，屏蔽材質(zhì)可為一光阻、硅氮化合物或者一由覆有硅氮化合物層的硅氧化合物層所組成的堆棧層；隔離區(qū)260，較佳而言，包括一如硅氧化合物的介電層，是用以將硅主動區(qū)258與其它主動區(qū)(如鰭；未示于圖中)予以隔離。
現(xiàn)請參照圖7c，形成一柵極介電質(zhì)，柵極介電層262有一厚度介于3至100埃，主動區(qū)258之上的柵極介電層262厚度可與主動區(qū)258側(cè)壁上的柵極介電層262厚度不同，舉例而言，在上表面的柵極介電層262厚度比側(cè)壁上的要薄，在某些例子中，在主動區(qū)258上表面的柵極介電層262的厚度小于20埃。
柵極介電質(zhì)可包括一諸如硅氧化合物、硅氧氮化合物、或氮化的硅氧化合物抑或其組合的柵極介電材質(zhì)，絕緣材質(zhì)可以是一具高介電系數(shù)的材質(zhì)，其介電系數(shù)大于5，如鋁氧化合物(Al2O3)、鉿氧化合物(HfO2)、鉿硅氮氧化合物(HfSiON)、硅酸鉿(HfSiO4)、鋯氧化合物(ZrO2)、硅酸鋯(ZrSiO4)、鑭氧化合物(La2O3)。
在較佳實(shí)施例中，柵極介電質(zhì)262為硅氧化合物，可在氧氣中于攝氏500至1000度的范圍內(nèi)以熱氧化(thermal oxidation)形成，柵極介電層262可以化學(xué)氣相沉積或反應(yīng)式濺鍍形成，柵極介電層262覆蓋了硅鰭258的上表面及側(cè)壁。
柵極介電層262適度地形成后，柵極電極材料264可形成于柵極介電層262之上，柵極電極材料264可以復(fù)晶硅、復(fù)晶硅鍺、金屬、金屬硅化物、金屬氮化物或金屬氧化物形成，舉例而言，金屬者如鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)以及鉿(Hafnium)可被用為柵極電極264的一部分，金屬硅化物包括但不限于鎳硅化合物、鈷硅化合物、鎢硅化合物、鈦硅化合物、鉭硅化合物、鉑硅化合物以及鉺硅化合物，金屬氮化物包括但不限于鉬氮化合物、鎢氮化合物、鈦氮化合物以及鉭氮化合物，金屬氧化物包括但不限于釕氧化合物以及銦錫氧化物。
柵極電極材質(zhì)264可以如化學(xué)氣相沉積的傳統(tǒng)方式沉積，舉例而言，柵極電極可以沉積硅與耐融金屬(refractory metal)形成，再續(xù)以回火而形成一金屬硅化物柵極電極材質(zhì)，在實(shí)施例中，耐融金屬可為鈦、鉭、鈷或鎳。
柵極電極材質(zhì)264經(jīng)使用光微影方式，再使用電漿蝕刻予以圖案化后，以形成柵極電極，圖7c是顯示于柵極電極形成后(見圖6)的完全空乏絕緣硅通閘晶體管PG1FD以及部分空乏絕緣硅下拉晶體管N1FD的柵極電極，晶體管的柵極長度與寬度亦示于圖7c的三維圖示中，柵極介電質(zhì)262至少位在柵極電極264所覆蓋的元件區(qū)域內(nèi)。
額外的制程步驟將于圖8a與圖8b中討論，圖中只顯示了晶體管的其中之一。
源極266與漏極268延伸區(qū)(如淡源/漏極摻雜區(qū))是以離子布值方式形成，超環(huán)冕布植亦可于此階段完成，借由與晶圓垂直方向夾15至45度的大角度進(jìn)行超環(huán)冕布植，具短溝道長度的元件將接收到較高的有效溝道摻雜濃度，而具長溝道長度的元件將接收到較低的有效溝道摻雜濃度。
間隙壁270通常使用已知或習(xí)用的技術(shù)(如間隙壁材質(zhì)沉積與非等向電漿蝕刻)所形成，間隙壁材質(zhì)可包括一如硅氮化合物或二氧化硅的介電材質(zhì)，在較佳實(shí)施例中，間隙壁270為硅氮化合物。
在間隙壁形成之后，源/漏極區(qū)266與268以布植形成，并可以一或多種如金屬以及硅化物(未示于圖中)的導(dǎo)電材質(zhì)對源極與漏極區(qū)作帶狀附著，且導(dǎo)電材質(zhì)可經(jīng)由側(cè)壁或主動區(qū)上的接觸孔(contact)與源漏極接觸。
其后，一高應(yīng)力膜272沉積于如圖8b所示的已完成晶體管結(jié)構(gòu)上，依據(jù)此發(fā)明，高應(yīng)力膜不僅接觸主動區(qū)258的上表面還接觸了其側(cè)壁表面，舉例而言，高應(yīng)力膜272可為電漿輔助化學(xué)氣相沉積(PECVD)的硅氮化合物，電漿輔助化學(xué)氣相沉積的硅氮化合物可用于將伸張或收縮應(yīng)力引入溝道區(qū)，薄膜的殘存應(yīng)力會影響到溝道中的應(yīng)變分量，薄膜的殘存應(yīng)力可依化學(xué)計量組成的(stoichiometric)硅氮化合物的高張力態(tài)至富含硅(silicon-rich)薄膜的收縮態(tài)而量身訂作，溝道區(qū)中應(yīng)變的伸張或收縮性可借由改變制程條件加以調(diào)整，該制程條件如溫度、壓力、以及一前驅(qū)物(precursor)氣體(如二氯硅甲烷)對整體氣體的流量比。
在高應(yīng)力膜272形成后，沉積一保護(hù)層(passivation；未示于圖中)，其厚度為數(shù)千埃(如1000至5000埃)，保護(hù)層較佳而言，包括了硅氧化合物，接觸孔(未示于圖中)借由對保護(hù)層與高應(yīng)力膜272而形成，導(dǎo)電材質(zhì)(未示于圖中)再填入接觸孔以對晶體管的源極區(qū)266、漏極區(qū)268以與門極電極264進(jìn)行電連接。
權(quán)利要求
1.一種靜態(tài)存儲元件，其特征在于所述靜態(tài)存儲元件包括一第一反相器，有一耦接至一左位元節(jié)點(diǎn)的輸入，以及一耦接至一右位元節(jié)點(diǎn)的輸出；一第二反相器，有一耦接至一右位元節(jié)點(diǎn)的輸入，以及一耦接至一左位元節(jié)點(diǎn)的輸出；一第一完全空乏絕緣層上半導(dǎo)體晶體管，有一耦接至一左位元節(jié)點(diǎn)的漏板；一第二完全空乏絕緣層上半導(dǎo)體晶體管，有一耦接至一右位元節(jié)點(diǎn)的漏極；一對互補(bǔ)的位元線，包括一左位元線以及一右位元線，其中左位元線耦接至該第一完全空乏絕緣層上半導(dǎo)體晶體管的源極，且右位元線耦接至該第二完全空乏絕緣層上半導(dǎo)體晶體管的源極；以及一字符線，該字符線耦接至該第一完全空乏絕緣層上半導(dǎo)體晶體管的柵極以及該第二完全空乏絕緣層上半導(dǎo)體晶體管的柵極。
2.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二反相器皆包括一部分空乏n溝道下拉晶體管；以及一p溝道上拉晶體管，與該n溝道下拉晶體管串聯(lián)耦接。
3.根據(jù)權(quán)利要求2所述的靜態(tài)存儲元件，其特征在于該p溝道上拉晶體管包括一部分空乏p溝道上拉晶體管。
4.根據(jù)權(quán)利要求2所述的靜態(tài)存儲元件，其特征在于該部分空乏絕緣層上半導(dǎo)體晶體管有一空乏寬度與基底厚度，該空乏區(qū)寬度比基底厚度要小。
5.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管包括絕緣硅晶體管。
6.根據(jù)權(quán)利要求5所述的靜態(tài)存儲元件，其特征在于該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管各具有一空乏寬度及基底厚度，該寬乏寬度比基底厚度要寬。
7.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管包括多重閘晶體管。
8.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管包括n溝道晶體管。
9.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管包括p溝道晶體管。
10.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二反相器各包含一串聯(lián)耦接至一p溝道上拉晶體管的n溝道下拉晶體管，且其中該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管有一電導(dǎo)值，該電導(dǎo)值小于該n溝道下拉晶體管的電導(dǎo)。
11.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管各包括一垂直半導(dǎo)體鰭，該垂直半導(dǎo)體鰭形成于一絕緣層上，該鰭有一上表面以及兩側(cè)壁表面，該絕緣層位于一基板上；一柵極介電層，該柵極介電層覆蓋于該半導(dǎo)體鰭上；一柵極電極，該柵極電極包覆于該半導(dǎo)體鰭的該上表面與該兩側(cè)壁表面，且位于柵極介電層之上；以及一源極與漏極區(qū)域，位于該半導(dǎo)體鰭內(nèi)，且在柵極電極的兩側(cè)。
12.根據(jù)權(quán)利要求11所述的靜態(tài)存儲元件，其特征在于該柵極介電層位于該鰭的上表面的厚度異于位于該鰭的側(cè)壁表面上的該柵極介電層的厚度。
13.根據(jù)權(quán)利要求12所述的靜態(tài)存儲元件，其特征在于該柵極介電層位于該鰭的上表面的厚度比位于該鰭的側(cè)壁表面的該柵極介電層的厚度要薄。
14.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二完全空乏絕緣層上半導(dǎo)體晶體管各有一帶有應(yīng)變的溝道區(qū)。
15.根據(jù)權(quán)利要求1所述的靜態(tài)存儲元件，其特征在于該第一與第二反相器各包含一部分空乏絕緣層上半導(dǎo)體晶體管，且有一帶有應(yīng)變的溝道區(qū)。
全文摘要
本發(fā)明是一種以部分空乏與完全空乏晶體管建構(gòu)的靜態(tài)存儲元件，所述靜態(tài)存儲元件包括一第一反相器、一第二反相器、一第一完全空乏絕緣層上半導(dǎo)體晶體管以及一第二完全空乏絕緣層上半導(dǎo)體晶體管；第一反相器有一耦接至一左位元節(jié)點(diǎn)的輸入與一耦接至右位元節(jié)點(diǎn)的輸出，第二反相器有一耦接至一右位元節(jié)點(diǎn)的輸入與一耦接至左位元節(jié)點(diǎn)的輸出，第一完全空乏絕緣層上半導(dǎo)體晶體管有一耦接至左位元節(jié)點(diǎn)的漏極，而第二完全空乏絕緣層上半導(dǎo)體晶體管有一耦接至右位元節(jié)點(diǎn)的漏極。
文檔編號H01L21/84GK1581494SQ20041007033
公開日2005年2月16日 申請日期2004年7月29日 優(yōu)先權(quán)日2003年8月1日
發(fā)明者楊育佳, 楊富量, 胡正明 申請人:臺灣積體電路制造股份有限公司