半導(dǎo)體器件的制作方法
【專利說明】半導(dǎo)體器件
[0001]相關(guān)串請(qǐng)的交叉參考
[0002]2014年8月22日提交的包括說明書、附圖和摘要的日本專利申請(qǐng)第2014-169834號(hào)的公開的全部?jī)?nèi)容以引用的方式引入本申請(qǐng)。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及半導(dǎo)體器件，具體地，涉及可有效應(yīng)用于具有FINFET的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0004]近年來，在使用硅的LSI (大型集成)中，作為其部件的MISFET(金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)的尺寸(具體為柵電極的柵極長度)在穩(wěn)定地減小。MISFET的小型化在符合比例縮小規(guī)則的風(fēng)格方面是進(jìn)步的，但是隨著一代代器件的對(duì)應(yīng)進(jìn)步，出現(xiàn)了各種問題，并且變得難以同時(shí)滿足短溝道效應(yīng)的抑制和確保MISFET的大電流驅(qū)動(dòng)能力。從而，正在積極地進(jìn)行對(duì)可以代替普通平面型MISFET的新結(jié)構(gòu)器件的研究和開發(fā)。
[0005]FINFET是前述新結(jié)構(gòu)器件中的一種，并且是不同于平面型MISFET的三維結(jié)構(gòu)MISFETo
[0006]例如，下面的專利文獻(xiàn)I公開了一種FINFET，其中柵極和源極區(qū)域之間的鰭阻抗變小并且柵極和漏極區(qū)域之間的電容變小。具體地，示出了一種FINFET，其中柵極導(dǎo)體在與漏極區(qū)域相比更接近源極區(qū)域的位置處被配置在鰭之上。
[0007][專利文獻(xiàn)I]
[0008]國際公開第TO2007/019023號(hào)

【發(fā)明內(nèi)容】

[0009]本發(fā)明的發(fā)明人致力于具有上述FINFET的半導(dǎo)體器件的研究和開發(fā)，并且積極地研究其特性的改進(jìn)。在研究過程中，發(fā)現(xiàn)具有FINFET的半導(dǎo)體器件的結(jié)構(gòu)的進(jìn)一步改進(jìn)還存在空間。
[0010]根據(jù)以下說明書和附圖的描述清楚地理解本發(fā)明的前述和其他目的和新穎特征。
[0011]以下解釋簡(jiǎn)要地給出了本申請(qǐng)所公開的發(fā)明人的典型發(fā)明的概況。
[0012]根據(jù)本申請(qǐng)公開的一個(gè)實(shí)施例的半導(dǎo)體器件包括:第一鰭和第二鰭，具有在第一方向上相互平行布置的矩形平行六面體形狀；以及柵電極，經(jīng)由在第二方向上延伸的柵極絕緣膜布置在第一和第二鰭之上。該半導(dǎo)體器件還包括:第一漏極插塞，形成在位于柵電極的一側(cè)的漏極區(qū)域之上，并且在第二方向上延伸；以及第一和第二源極插塞，形成在位于柵電極的另一側(cè)的源極區(qū)域之上，并且在第二方向上延伸。此外，第一漏極插塞以移位方式進(jìn)行布置，使其位置在第二方向上可以與第一源極插塞或第二源極插塞重疊。
[0013]根據(jù)本申請(qǐng)公開的典型實(shí)施例的半導(dǎo)體器件，可以提高其特性。
【附圖說明】
[0014]圖1是示意性示出第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的立體圖；
[0015]圖2是示出第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0016]圖3是示出第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0017]圖4是示出第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0018]圖5是示出第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0019]圖6是示出制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0020]圖7是示出制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0021]圖8是示出制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0022]圖9是示出繼圖6之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0023]圖10是示出繼圖7之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0024]圖11是示出繼圖8之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0025]圖12是示出繼圖9之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0026]圖13是示出繼圖10之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0027]圖14是示出繼圖11之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0028]圖15是示出繼圖12之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0029]
[0030]圖16是示出繼圖13之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0031]圖17是示出繼圖14之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0032]圖18是示出繼圖15之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0033]圖19是示出繼圖16之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0034]圖20是示出繼圖17之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0035]圖21是示出繼圖18之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0036]圖22是示出繼圖19之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0037]圖23是示出繼圖20之后的制造第一實(shí)施例的半導(dǎo)體器件的工藝的截面圖；
[0038]圖24是示出第一實(shí)施例的應(yīng)用示例I的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0039]圖25是示出第一實(shí)施例的應(yīng)用示例2的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0040]圖26是示出第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0041]圖27是示出第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0042]圖28是示出第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0043]圖29是示出第二實(shí)施例的應(yīng)用示例I的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0044]圖30是示出第二實(shí)施例的應(yīng)用示例2的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0045]圖31是示出第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0046]圖32是示出第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0047]圖33是示出第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0048]圖34是示出第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0049]圖35是示出第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0050]圖36是示出第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0051]圖37是示出第五實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0052]圖38是示出第五實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0053]圖39是示出第五實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0054]圖40是示出第五實(shí)施例的應(yīng)用示例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0055]圖41是示出第六實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0056]圖42是示出第六實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0057]圖43是示出第六實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0058]圖44是示出第六實(shí)施例的應(yīng)用示例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0059]圖45是示出第七實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0060]圖46是示出第七實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0061]圖47是示出第七實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；
[0062]圖48是示出第八實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；
[0063]圖49是示出第八實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；以及
[0064]圖50是示出第八實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。
【具體實(shí)施方式】
[0065]在以下實(shí)施例中，為了方便起見在多個(gè)部分或?qū)嵤├忻枋霰景l(fā)明。然而，這些部分或?qū)嵤├幌嗷リP(guān)聯(lián)除非另有指定，并且一個(gè)與另一個(gè)的整體或部分相關(guān)作為修改示例、應(yīng)用示例、詳細(xì)解釋或其補(bǔ)充解釋。此外，在下述實(shí)施例中，當(dāng)提到元件的數(shù)量或其他(包括數(shù)量、數(shù)值、量、范圍等)時(shí)，元件的數(shù)量不限于具體數(shù)值除非另有指定或者除了原則上數(shù)量被明顯限于具體數(shù)量的情況。大于或小于具體數(shù)量的數(shù)量也是可以應(yīng)用的。
[0066]此外，在下述實(shí)施例中，不需要說部件(包括元件步驟)不總是不可缺少的，除非另有指定或者除了部件原則上明顯不可缺少的情況。類似地，在下述實(shí)施例中，當(dāng)提到部件的形狀或其他、其位置關(guān)系等時(shí)，基本近似或類似的形狀等被包括在其中，除非另有指定或者除了可以想象原則上它們被明顯排除的情況。對(duì)于上述數(shù)量或其他(包括數(shù)量、數(shù)值、量、范圍等)來說也是如此。
[0067]此后，將參照附圖詳細(xì)描述本發(fā)明的實(shí)施例。此外，在所有用于描述實(shí)施例的附圖中，具有相同功能的部件由相同或相關(guān)的符號(hào)來表示，并且將省略其對(duì)應(yīng)描述。此外，當(dāng)存在兩個(gè)以上類似部件(部分)時(shí)，在一些情況下將通過將符號(hào)增加共同項(xiàng)來描述對(duì)應(yīng)或具體部分。此外，原則上不重復(fù)相同或類似部分的描述，除非在上述實(shí)施例中具體要求。
[0068]此外，在實(shí)施例中使用的一些附圖中，在一些情況下，即使在截面圖中也省略陰影線以使得附圖容易查看。此外，在一些情況下，在平面圖中使用陰影線以使得附圖容易查看。
[0069]此外，在截面圖和平面圖中，每個(gè)部分的大小不對(duì)應(yīng)于實(shí)際器件的大小，而是在一些情況下相對(duì)較大地示出具體部分以容易理解附圖。此外，在平面圖和截面圖相互對(duì)應(yīng)的情況下，在一些情況下為了說明改變部分的大小。
[0070](第一實(shí)施例)
[0071 ] 此后，參照附圖，將詳細(xì)解釋本實(shí)施例的半導(dǎo)體器件。本實(shí)施例的半導(dǎo)體器件具有FINFET作為半導(dǎo)體元件。
[0072]圖1是示意性示出本實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的立體圖。圖2是示出本實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖。圖3至圖5是示出本實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。例如，圖3的截面圖對(duì)應(yīng)于沿著圖2的平面圖中的線Al-Al截取的截面，圖4的截面圖對(duì)應(yīng)于沿著圖2的平面圖中的線A2-A2截取的截面，以及圖5的截面圖對(duì)應(yīng)于沿著圖2的平面圖中的線B-B截取的截面。
[0073][結(jié)構(gòu)的解釋]
[0074]參照?qǐng)D1至圖5，將解釋本實(shí)施例的半導(dǎo)體器件的特性結(jié)構(gòu)。
[0075]本實(shí)施例的半導(dǎo)體器件具有FINFET，其形成在鰭F的主面之上，鰭F包含位于支持襯底SS之上的半導(dǎo)體層。
[0076]FINFET包括:柵電極GE，經(jīng)由柵極絕緣膜GI布置在鰭(凸出部分)F之上；以及源極擴(kuò)散層SD和漏極擴(kuò)散層DD，在柵電極GE的兩側(cè)上形成在鰭F中(參見圖3)。
[0077]因此，通過布置柵電極GE以跨立于具有矩形平面六邊形形狀的鰭F，鰭F的兩側(cè)均可以用作溝道區(qū)域(參見圖1)。關(guān)于這點(diǎn)，“矩形平面六邊形形狀”例如包括其一個(gè)側(cè)表面是錐形或者其上表面是傾斜的。
[0078]通過上述結(jié)構(gòu)，源極擴(kuò)散層SD和漏極擴(kuò)散層DD之間的傳統(tǒng)阻抗被改善并且可以抑制短溝道效應(yīng)。此外，由于鰭F的兩側(cè)表面部分也可以被用作溝道區(qū)域，所以可以實(shí)現(xiàn)大電流驅(qū)動(dòng)能力。
[0079]此外，源極區(qū)域SR和漏極區(qū)域DR被分別布置在源極擴(kuò)散層SD和漏極擴(kuò)散層DD之上。
[0080]層間絕緣膜(未示出)被布置在柵電極GE、源極區(qū)域SR和漏極區(qū)域DR之上。多個(gè)插塞Pl被布置在層間絕緣膜中。在插塞I中，在柵電極GE的端部處布置在寬部分(柵極焊盤)GP之上的插塞Pl被表示為“P1G”，布置在源極區(qū)域SR之上的插塞Pl被表示為“P1S”，并且布置在漏極區(qū)域DR之上的插塞Pl被表示為“P1D”(參見圖2)。
[0081]接下來，將給出本實(shí)施例的半導(dǎo)體器件的每個(gè)部件的平面形狀(在平面圖中從頂部觀看的形狀)的描述。
[0082]如圖2所示，在平面圖中，鰭F具有線狀形狀(在X方向上具有長邊的矩形形狀)，其具有特定寬度(在Y方向上的長度Wl)。圖2所示的兩個(gè)鰭F被平行布置為在它們之間具有特定間距(間