專利名稱：具有電磁干擾屏蔽功能設(shè)計的系統(tǒng)單芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種系統(tǒng)單芯片設(shè)計，特別是涉及一種具有電磁干擾屏蔽功能設(shè)計的系統(tǒng)單芯片設(shè)計，刻意在單芯片中的特定功能區(qū)塊，例如模擬/混合信號區(qū)塊、射頻信號區(qū)塊或存儲器區(qū)塊的周圍設(shè)置防電磁干擾的遮蔽環(huán)形結(jié)構(gòu)。
背景技術(shù)：
由于半導體工藝技術(shù)的持續(xù)進步，使得大量的電路元件可以被制作在單一芯片上，再加上市場上對于復雜度高以及運用功能強的各種電子商品的需求，使得單一芯片的整個電路統(tǒng)可整合包括微處理器、存儲器、外圍及芯片總線等功能，以達到低功率、高效能、小體積以及高可靠度等諸多優(yōu)點。
而隨著集成電路在工藝上的不斷進步，芯片設(shè)計的復雜度也跟著提升，造成對產(chǎn)品上市時間的需求更不易滿足。尤其是系統(tǒng)單芯片中具有不同功能的區(qū)塊，例如數(shù)字/模擬區(qū)塊或混合信號區(qū)塊等等，如何精確地完成實體設(shè)計，并成功進行驗證，成為芯片業(yè)者所面臨的一大挑戰(zhàn)。
在系統(tǒng)單芯片的設(shè)計中，噪聲干擾，例如模擬數(shù)字電路區(qū)塊干擾或電磁干擾(EMI)，是目前亟待解決的問題。由于噪聲干擾可能嚴重影響到芯片運作的效能，因此芯片在實體設(shè)計階段就必須解決這些問題。

發(fā)明內(nèi)容
本發(fā)明提供一種具有電磁干擾屏蔽功能設(shè)計的系統(tǒng)單芯片設(shè)計，刻意在單芯片中的特定功能區(qū)塊，例如模擬/混合信號區(qū)塊、射頻信號區(qū)塊或存儲器區(qū)塊的周圍設(shè)置防電磁干擾的遮蔽環(huán)形結(jié)構(gòu)。
根據(jù)本發(fā)明的優(yōu)選實施例，本發(fā)明揭露一種系統(tǒng)單芯片，包括一核心微處理器；一芯片總線接口；一嵌入式存儲器區(qū)塊；以及一模擬/混合信號區(qū)塊，其中該模擬/混合信號區(qū)塊刻意以一第一遮蔽環(huán)形結(jié)構(gòu)圍繞在周圍，藉此保護該模擬/混合信號區(qū)塊不受到電磁干擾。
為了能更進一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細說明與附圖。然而所附圖式僅供參考與輔助說明用，并非用來對本發(fā)明加以限制。


圖1繪示的是本發(fā)明優(yōu)選實施例的系統(tǒng)單芯片的功能區(qū)塊示意圖。
圖2為沿著圖1中切線I-I’的剖面示意圖。
圖3是本發(fā)明的系統(tǒng)單芯片的一部份遮蔽環(huán)形結(jié)構(gòu)其在模擬/數(shù)字界面處的上視示意圖。
圖4是圖3中沿著切線II-II’所見的剖面示意圖。
簡單符號說明10 系統(tǒng)單芯片 12 嵌入式核心處理器14 數(shù)字信號處理器 16 芯片存儲器區(qū)塊18 總線接口20 MPEG譯碼器22 模擬/混合信號區(qū)塊 30 系統(tǒng)單芯片160遮蔽環(huán)形結(jié)構(gòu)220遮蔽環(huán)形結(jié)構(gòu)240金屬屏蔽墻 250模擬/混合信號集成電路260離子注入?yún)^(qū)域280硅覆絕緣基板290金屬墊層300模擬/數(shù)字連結(jié)窗口320信號線 340地線具體實施方式
圖1繪示的是本發(fā)明優(yōu)選實施例的系統(tǒng)單芯片10的功能區(qū)塊示意圖。如圖1所示，本發(fā)明的系統(tǒng)單芯片10適合應用在移動通訊或多媒體領(lǐng)域，其大體上包括有一嵌入式核心處理器12、一數(shù)字信號處理器(digital signalprocessor，DSP)14、一芯片存儲器區(qū)塊16、一總線接18、一MPEG譯碼器20以及一模擬/混合信號區(qū)塊22。上述的各個功能區(qū)塊皆整合制造在同一芯片上。圖1中所顯示的系統(tǒng)單芯片10的功能區(qū)塊示意圖僅供說明，并非限制本發(fā)明范疇。本領(lǐng)域技術(shù)人員可以在理解本發(fā)明所揭露的內(nèi)容后，應用與本發(fā)明相同的概念至類似的系統(tǒng)單芯片中，以解決類似的問題。舉例來說，在其它實施例中，本發(fā)明的系統(tǒng)單芯片亦可包括射頻信號集成電路。
根據(jù)本發(fā)明的優(yōu)選實施例，前述的嵌入式核心處理器12可以為16/32位的RISC(注RISC為reduced instruction set computer的縮寫)微處理器，并由美國ARM有限公司所提供。根據(jù)本發(fā)明的優(yōu)選實施例，前述的芯片存儲器區(qū)塊16可以是動態(tài)隨機存取存儲器、非揮發(fā)性存儲器或者其它存儲器。如圖1所示，本發(fā)明的主要特點在于前述的芯片存儲器區(qū)塊16刻意利用一遮蔽環(huán)形結(jié)構(gòu)160將芯片存儲器區(qū)塊16圍繞包覆其中，而前述的模擬/混合信號區(qū)塊22則利用一遮蔽環(huán)形結(jié)構(gòu)220將模擬/混合信號區(qū)塊22圍繞包覆其中。
當本發(fā)明的系統(tǒng)單芯片在操作時，遮蔽環(huán)形結(jié)構(gòu)160以及遮蔽環(huán)形結(jié)構(gòu)220皆為接地(Ground)狀態(tài)，其所發(fā)揮的功能是對高頻數(shù)字時脈所產(chǎn)生的電磁干擾(EMI)形成屏蔽，使電磁干擾不會影響模擬/混合信號區(qū)塊22的正常運作或產(chǎn)生信號耦合現(xiàn)象。為了更進一步詳細解釋前述的遮蔽環(huán)形結(jié)構(gòu)160以及遮蔽環(huán)形結(jié)構(gòu)220的實體構(gòu)造，以下再以繪示于圖2中沿著圖1中切線I-I’的剖面做說明。
如圖2所示，遮蔽環(huán)形結(jié)構(gòu)220包括一金屬屏蔽墻240，其環(huán)設(shè)于模擬/混合信號集成電路250的周圍。前述的金屬屏蔽墻240為一堆棧而成的金屬墻，利用半導體工藝將每一層的金屬導線層與導介(via)層堆棧起來，從下至上可能包括有接觸層(圖2中以”CONT”標示)金屬、第一層金屬(M1)、第一層導介層(V1)、第二層金屬(M2)、第二層導介層(V2)、第三層金屬(M3)、第三層導介層(V3)以及第四層金屬(M4)。在遮蔽環(huán)形結(jié)構(gòu)220的底部，設(shè)有一離子注入?yún)^(qū)域260，其注入于硅覆絕緣基板(SOI)280中，并且連接至金屬屏蔽墻240。前述的離子注入?yún)^(qū)域260最好能夠設(shè)在靠近淺溝絕緣結(jié)構(gòu)(STI)的附近。在遮蔽環(huán)形結(jié)構(gòu)220的上端則為金屬墊層290，可以將遮蔽環(huán)形結(jié)構(gòu)220接至地。
請參閱圖3以及圖4，其中圖3繪示的是本發(fā)明的系統(tǒng)單芯片30的一部份遮蔽環(huán)形結(jié)構(gòu)其在模擬/數(shù)字界面處的上視示意圖，圖4繪示的是圖3中沿著切線II-II’所見的剖面示意圖。如前所述，金屬屏蔽墻240由多層的金屬以及導介層堆棧而成，其在模擬/數(shù)字界面處具有一模擬/數(shù)字連結(jié)窗口300，使前述的數(shù)字信號處理器(DSP)14得以經(jīng)由信號線320與屏蔽的模擬/混合信號區(qū)塊22互通連結(jié)。前述的模擬/數(shù)字連結(jié)窗口300最好能夠設(shè)置在距離模擬/混合信號區(qū)塊的主要工作信號線較遠的位置。
另外，如圖3所示，信號線320可以藉由兩條平行的地線340構(gòu)成雙地線平行屏蔽作用。這兩條平行的地線340與信號線320所處的金屬層相同，如在圖3中地線340與信號線320皆由第四層金屬所定義出來，且兩條地線340分別設(shè)于信號線320的兩側(cè)，并以最小線寬制作，藉此雙地線平行屏蔽作用減少信號耦合現(xiàn)象。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種系統(tǒng)單芯片，包括一核心微處理器；一芯片總線接口；一嵌入式存儲器區(qū)塊；以及一模擬/混合信號區(qū)塊，其中該模擬/混合信號區(qū)塊刻意以一第一遮蔽環(huán)形結(jié)構(gòu)圍繞在周圍，藉此保護該模擬/混合信號區(qū)塊不受到電磁干擾。
2.如權(quán)利要求1所述的系統(tǒng)單芯片，其中該第一遮蔽環(huán)形結(jié)構(gòu)包括有一金屬屏蔽墻，其由多層的金屬以及導介層堆棧而成。
3.如權(quán)利要求2所述的系統(tǒng)單芯片，其中該金屬屏蔽墻連接至一注入在基板中的離子注入?yún)^(qū)域。
4.如權(quán)利要求3所述的系統(tǒng)單芯片，其中該基板為硅覆絕緣基板。
5.如權(quán)利要求2所述的系統(tǒng)單芯片，其中該金屬屏蔽墻具有一容許數(shù)字-模擬區(qū)塊互相溝通連結(jié)的模擬/數(shù)字連結(jié)窗口。
6.如權(quán)利要求5所述的系統(tǒng)單芯片，其中一信號線通過該模擬/數(shù)字連結(jié)窗口。
7.如權(quán)利要求6所述的系統(tǒng)單芯片，其中該信號線由兩條平行的地線構(gòu)成雙地線平行屏蔽作用。這兩條平行的地線與該信號線為相同金屬層。
8.如權(quán)利要求1所述的系統(tǒng)單芯片，其中該第一遮蔽環(huán)形結(jié)構(gòu)接地。
9.如權(quán)利要求1所述的系統(tǒng)單芯片，其中該嵌入式存儲器區(qū)塊以一第二遮蔽環(huán)形結(jié)構(gòu)圍繞在其周圍，藉此保護該嵌入式存儲器區(qū)塊不受到電磁干擾。
10.如權(quán)利要求1所述的系統(tǒng)單芯片，其中該系統(tǒng)單芯片還包括一數(shù)字信號處理器(DSP)。
11.如權(quán)利要求1所述的系統(tǒng)單芯片，其中該系統(tǒng)單芯片還包括一MPEG譯碼器。
12.一種系統(tǒng)單芯片，包括一核心微處理器；一芯片總線接口；一嵌入式存儲器區(qū)塊；以及一射頻(RF)信號區(qū)塊，其中該射頻信號區(qū)塊刻意以一遮蔽環(huán)形結(jié)構(gòu)圍繞在其周圍，藉此保護該射頻信號區(qū)塊不受到電磁干擾。
全文摘要
一種具有電磁干擾屏蔽功能設(shè)計的系統(tǒng)單芯片設(shè)計，刻意在單芯片中的特定功能區(qū)塊的周圍，例如模擬/混合信號區(qū)塊、射頻信號區(qū)塊或存儲器區(qū)塊，設(shè)置防電磁干擾的遮蔽環(huán)形結(jié)構(gòu)，包括一核心微處理器；一芯片總線接口；一嵌入式存儲器區(qū)塊；以及一模擬/混合信號區(qū)塊，其中該模擬/混合信號區(qū)塊刻意以一第一遮蔽環(huán)形結(jié)構(gòu)圍繞在周圍，藉此保護該模擬/混合信號區(qū)塊不受到電磁干擾。
文檔編號H01L21/82GK1835233SQ20051005513
公開日2006年9月20日 申請日期2005年3月17日 優(yōu)先權(quán)日2005年3月17日
發(fā)明者許育豪 申請人:聯(lián)華電子股份有限公司