專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于半導(dǎo)體器件，特別是關(guān)于適用于液晶顯示設(shè)備或有機EL(Electro Luminescence電致發(fā)光)顯示設(shè)備等的顯示設(shè)備的半導(dǎo)體器件。
背景技術(shù)：
顯示設(shè)備中使用有薄膜晶體管。下面作為這種薄膜晶體管的一個例子，對特開2001-345448號公報中所述的LDD(Lightly Doped Drain輕摻雜漏)結(jié)構(gòu)的n型薄膜晶體管進行說明。
LDD結(jié)構(gòu)的n型薄膜晶體管，具有源區(qū)、漏區(qū)、溝道區(qū)、LDD區(qū)域、柵極絕緣膜以及柵電極等，并形成于玻璃襯底上。在該n型薄膜晶體管中，通過在漏極上施加比柵極高的電壓，在漏極側(cè)的PN結(jié)部分產(chǎn)生較大的電場。
由該電場而被加速的電子，引起沖擊離子現(xiàn)象，生成電子和空穴對。這種現(xiàn)象反復(fù)出現(xiàn)，電子和空穴的對增大、漏極電流增加，而達到雪崩擊穿。此時漏極電壓變?yōu)樵?漏耐壓。
在LDD結(jié)構(gòu)的薄膜晶體管中，LDD區(qū)域分別形成在溝道區(qū)與源區(qū)之間的區(qū)域、和溝道區(qū)與漏區(qū)之間的區(qū)域。而且，LDD區(qū)域的雜質(zhì)濃度高于溝道區(qū)域的雜質(zhì)濃度、低于源區(qū)及漏區(qū)的雜質(zhì)濃度。因該LDD區(qū)域使得漏區(qū)附近的電場得以緩解，從而抑制沖擊離子現(xiàn)象，進而可以提高源-漏耐壓。
但是，在LDD結(jié)構(gòu)的薄膜晶體管中，LDD區(qū)域的電阻作為寄生電阻發(fā)揮作用，所以存在薄膜晶體管的ON電流低的問題。
為解除該問題，特開2002-076351號公報中提出一種GOLD(GoldOverlapped Lightly Doped Drain柵交疊輕摻雜漏)結(jié)構(gòu)的薄膜晶體管。GOLD結(jié)構(gòu)的n型薄膜晶體管具有源區(qū)、漏區(qū)、溝道區(qū)、GOLD區(qū)域、柵極絕緣膜以及柵電極等，并形成于玻璃襯底上。
GOLD區(qū)域，特別地在形成在溝道區(qū)和源區(qū)之間的區(qū)域、和溝道區(qū)和漏區(qū)之間的區(qū)域中位于柵電極正下方的區(qū)域，并與柵電極在平面上相重疊。由于該GOLD區(qū)域具有較低的雜質(zhì)濃度并未于柵極正下方的區(qū)域，所以能夠得到較高的ON電流。而且，能夠確保較好的源-漏耐壓。
發(fā)明內(nèi)容
但是，即便在以前的GOLD結(jié)構(gòu)的薄膜晶體管中，GOLD區(qū)域的電阻也成為寄生電阻的形成因素。本發(fā)明的目的在于提供一種可以進一步降低該寄生電阻的半導(dǎo)體器件。
關(guān)于本發(fā)明的半導(dǎo)體器件，包含具有半導(dǎo)體層、絕緣膜以及電極、形成于規(guī)定的襯底上的半導(dǎo)體元件，該半導(dǎo)體元件，包含具有第1雜質(zhì)區(qū)域、第2雜質(zhì)區(qū)域、溝道區(qū)、第3雜質(zhì)區(qū)域和第4雜質(zhì)區(qū)域的第1元件。第1雜質(zhì)區(qū)域形成在半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度。第2雜質(zhì)區(qū)域，與第1雜質(zhì)區(qū)域間隔距離而形成在半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度。溝道區(qū)，在位于第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間的半導(dǎo)體層的部分上、與第1雜質(zhì)區(qū)域以及第2雜質(zhì)區(qū)域分別間隔距離而形成、成為具有規(guī)定的溝道長的溝道。第3雜質(zhì)區(qū)域，在位于第1雜質(zhì)區(qū)域和溝道區(qū)之間的半導(dǎo)體層的部分上、與溝道區(qū)相接而形成、具有比第1雜質(zhì)區(qū)域低的雜質(zhì)濃度。第4雜質(zhì)區(qū)域，在位于第2雜質(zhì)區(qū)域和溝道區(qū)之間的半導(dǎo)體層的部分上、與溝道區(qū)相接而形成、具有比第2雜質(zhì)區(qū)域低的雜質(zhì)濃度。在該第1元件中，電極，具有相對的一個側(cè)部以及另一個側(cè)部，與溝道區(qū)、第3雜質(zhì)區(qū)域的部分以及第4雜質(zhì)區(qū)域的部分相對地重疊形成。第1絕緣膜分別與半導(dǎo)體層和電極相接地形成在半導(dǎo)體層和所述電極之間。而且，與從包含一個側(cè)部的平面與半導(dǎo)體層相交的部分到所述溝道區(qū)為止的、電極和第3雜質(zhì)區(qū)域相對并重疊的部分的溝道長方向的第1重疊長相比，從包含另一個側(cè)部的平面與半導(dǎo)體層相交的部分到溝道區(qū)為止的、電極和第4雜質(zhì)區(qū)域相對并重疊的部分的溝道長方向的第2重疊長被形成得更長。
根據(jù)這種結(jié)構(gòu)，構(gòu)成含有第1雜質(zhì)區(qū)域～第4雜質(zhì)區(qū)域、電極以及溝道區(qū)的薄膜晶體管，在該薄膜晶體管中，具有電極和第3雜質(zhì)區(qū)域相對地重疊部分、以及電極和第4雜質(zhì)區(qū)域相對地重疊部分。而且，與電極和第3雜質(zhì)區(qū)域相對地重疊部分的溝道長方向的第1重疊長度相比，電極和第4區(qū)域相對地重疊部分的溝道長方向的第2重疊長度被形成得更長。由此，與第1重疊長和第2重疊長相同的薄膜晶體管相比，能夠不損害第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間的耐壓地降低薄膜晶體管的寄生電容。
另外，關(guān)于本發(fā)明的其他的半導(dǎo)體器件，包含具有半導(dǎo)體層、絕緣膜以及電極、形成于規(guī)定的襯底上的半導(dǎo)體元件，該半導(dǎo)體元件，包含具有第1雜質(zhì)區(qū)域、第2雜質(zhì)區(qū)域、溝道區(qū)以及第3雜質(zhì)區(qū)域的第1元件。第1雜質(zhì)區(qū)域形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度。第2雜質(zhì)區(qū)域，與第1雜質(zhì)區(qū)域間隔距離而形成在半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度。溝道區(qū)，在位于第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間的半導(dǎo)體層的部分上、與第2雜質(zhì)區(qū)域間隔距離而形成、成為具有規(guī)定的溝道長的溝道。第3雜質(zhì)區(qū)域，在位于第1雜質(zhì)區(qū)域和溝道區(qū)之間的半導(dǎo)體層的部分上、與溝道區(qū)相接而形成、具有比第2雜質(zhì)區(qū)域低的雜質(zhì)濃度。在第1元件中，電極具有相對的一個側(cè)部以及另一個側(cè)部，與溝道區(qū)以及第3雜質(zhì)區(qū)域的部分相對地重疊形成。第1絕緣膜分別與半導(dǎo)體層和電極相接、形成在半導(dǎo)體層和電極之間。第1雜質(zhì)區(qū)域和溝道區(qū)的接合部以及一個側(cè)部形成在大致相同的平面上，同時到包含另一個側(cè)部的平面與半導(dǎo)體層相交的部分為止的、電極和第3雜質(zhì)區(qū)域相對并重疊的部分的溝道長方向的長度被形成為具有規(guī)定的長度。
根據(jù)這種結(jié)構(gòu)，構(gòu)成含有第1雜質(zhì)區(qū)域～第3雜質(zhì)區(qū)域、電極以及溝道區(qū)的薄膜晶體管，在該薄膜晶體管中，電極在溝道區(qū)之外，僅與第3雜質(zhì)區(qū)域相對地重疊規(guī)定的長度部分。由此，與過去的薄膜晶體管相比，能夠不損害第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間的耐壓地降低薄膜晶體管的寄生電容。
關(guān)于本發(fā)明的半導(dǎo)體器件的制造方法具有以下的工序。在具有主表面的襯底上形成電極。在極板上形成規(guī)定的半導(dǎo)體層。在形成電極的工序和形成半導(dǎo)體層的工序之間，在襯底上形成絕緣膜。橫穿半導(dǎo)體層形成第1掩模材。通過以該第1掩模材為掩模向半導(dǎo)體層導(dǎo)入規(guī)定的導(dǎo)電類型的雜質(zhì)離子，以位于掩模材的正下方的半導(dǎo)體層的部分作為溝道區(qū)，在位于夾著掩模材的一個和另一個半導(dǎo)體層的部分形成具有規(guī)定的雜質(zhì)濃度的一對第1雜質(zhì)區(qū)域。在半導(dǎo)體層上形成覆蓋整個溝道區(qū)以及一對第1雜質(zhì)區(qū)域的各自的部分的第2掩模材。通過以該第2掩模材為掩模、向半導(dǎo)體層導(dǎo)入規(guī)定導(dǎo)電類型的雜質(zhì)離子，在位于夾著溝道區(qū)的一側(cè)和另一側(cè)的第1雜質(zhì)區(qū)域的部分上，形成具有比規(guī)定的雜質(zhì)濃度高的雜質(zhì)濃度的一對第2雜質(zhì)區(qū)域。在形成電極的工序中，電極具有相對的一個側(cè)部和另一個側(cè)部，整個溝道區(qū)以及一對第1雜質(zhì)區(qū)域的另一個區(qū)域的各自的部分與電極相對地重疊地形成。而且被形成為，與從包含電極的一個側(cè)部的平面與一對第一雜質(zhì)區(qū)域的一個區(qū)域相交的部分到溝道區(qū)域為止的距離相比，從包含電極的另一個側(cè)部的平面與一對第一雜質(zhì)區(qū)域的另一個區(qū)域相交的部分到溝道區(qū)域為止的距離更長根據(jù)該制造方法，形成含有第1雜質(zhì)區(qū)域、第2雜質(zhì)區(qū)域、電極以及溝道區(qū)的薄膜晶體管。在該薄膜晶體管中，電極具有兩個側(cè)部、分別與一對第一雜質(zhì)區(qū)域的部分相對地重疊，與從位于電極的兩個側(cè)部中的一個側(cè)部的正下方的一個第一雜質(zhì)區(qū)域部分至溝道區(qū)域為止的距離相比，從位于另一個側(cè)部的正下方的另一個第一雜質(zhì)區(qū)域部分至溝道區(qū)域為止的距離更長。由此，與過去的薄膜晶體管相比，能夠在不損害一對第2雜質(zhì)區(qū)域間的耐壓的情況下減少薄膜晶體管的寄生電容。
另外，關(guān)于本發(fā)明的其他半導(dǎo)體器件的制造方法具有以下的工序。在具有主表面的襯底上形成電極。在極板上形成規(guī)定的半導(dǎo)體層。在形成電極的工序和形成半導(dǎo)體層的工序之間，在襯底上形成絕緣膜。橫穿半導(dǎo)體層形成第1掩模材。通過以第1掩模材為掩模向半導(dǎo)體層導(dǎo)入規(guī)定的導(dǎo)電類型的雜質(zhì)離子，以位于第1掩模材的正下方的半導(dǎo)體層的部分作為溝道區(qū)，在位于夾著第1掩模材的一個和另一個半導(dǎo)體層的部分形成具有規(guī)定的濃度的一對第1雜質(zhì)區(qū)域。在半導(dǎo)體層上形成覆蓋整個溝道區(qū)、不覆蓋一對第1雜質(zhì)區(qū)域中的一個區(qū)域而覆蓋另一個區(qū)域的部分的第2掩模材。通過以第2掩模材為掩模、向半導(dǎo)體層導(dǎo)入規(guī)定導(dǎo)電類型的雜質(zhì)離子，在位于夾著溝道區(qū)的一側(cè)和另側(cè)的第1雜質(zhì)區(qū)域的部分上，形成具有比規(guī)定的雜質(zhì)濃度高的雜質(zhì)濃度的一對第2雜質(zhì)區(qū)域。在形成電極的工序中，電極具有相對的一個側(cè)部和另一個側(cè)部，整個溝道區(qū)、一對第1雜質(zhì)區(qū)域的另一個區(qū)域的部分、電極相對地重疊地被形成。而且被形成為，電極的一個側(cè)部及溝道區(qū)與一對第二雜質(zhì)區(qū)域的一個區(qū)域的接合部分位于同一個平面上，從包含電極的另一個側(cè)部的平面與第一雜質(zhì)區(qū)域的另一個區(qū)域相交的部分到溝道區(qū)域為止具有規(guī)定的距離。
根據(jù)該制造方法，形成含有第1雜質(zhì)區(qū)域、第2雜質(zhì)區(qū)域、電極以及溝道區(qū)的薄膜晶體管。在該薄膜晶體管中，電極具有兩個側(cè)面、形成在溝道區(qū)的正上方，同時只與一對第一雜質(zhì)區(qū)域的部分中的另一個部分相對地重疊。由此，與過去的薄膜晶體管相比，能夠在不損害一對第2雜質(zhì)區(qū)域間的耐壓的情況下降低薄膜晶體管的寄生電容。
本發(fā)明的上述以及其他的目的、特征、局面以及優(yōu)點，從聯(lián)系附件的圖紙進行理解的關(guān)于本發(fā)明的以下的詳細說明可以清楚地了解。
圖1是表示本發(fā)明的實施方式1的半導(dǎo)體器件的剖面圖。
圖2是表示在同一實施方式中，圖1所示的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖3是表示在同一實施方式中，圖2所示的工序后進行的工序的剖面圖。
圖4是表示在同一實施方式中，圖3所示的工序后進行的工序的剖面圖。
圖5是表示在同一實施方式中，圖4所示的工序后進行的工序的剖面圖。
圖6是表示在同一實施方式中，圖5所示的工序后進行的工序的剖面圖。
圖7是表示在同一實施方式中，圖6所示的工序后進行的工序的剖面圖。
圖8是表示在同一實施方式中，圖7所示的工序后進行的工序的剖面圖。
圖9是表示在同一實施方式中，圖8所示的工序后進行的工序的剖面圖。
圖10是表示在同一實施方式中，圖9所示的工序后進行的工序的剖面圖。
圖11是表示在同一實施方式中，圖10所示的工序后進行的工序的剖面圖。
圖12是表示在同一實施方式中，圖11所示的工序后進行的工序的剖面圖。
圖13是表示在同一實施方式中，圖12所示的工序后進行的工序的剖面圖。
圖14是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖15是表示在同一實施方式中，源-漏耐壓與漏極側(cè)的重疊長度之間的關(guān)系的圖表。
圖16是表示關(guān)于同一實施方式的變形例4中，源極側(cè)的重疊長度對于電壓變化充電時的電壓的比例關(guān)系的圖表。
圖17是表示本發(fā)明實施方式2的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖18是表示在同一實施方式中，圖17所示的工序后進行的工序的剖面圖。
圖19是表示在同一實施方式中，圖18所示的工序后進行的工序的剖面圖。
圖20是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖21是表示本發(fā)明實施方式3的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖22是表示在同一實施方式中，圖21所示的工序后進行的工序的剖面圖。
圖23是表示在同一實施方式中，圖22所示的工序后進行的工序的剖面圖。
圖24是表示在同一實施方式中，圖23所示的工序后進行的工序的剖面圖。
圖25是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖26是表示本發(fā)明實施方式4的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖27是表示在同一實施方式中，圖26所示的工序后進行的工序的剖面圖。
圖28是表示在同一實施方式中，圖27所示的工序后進行的工序的剖面圖。
圖29是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖30是表示本發(fā)明實施方式5的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖31是表示在同一實施方式中，圖30所示的工序后進行的工序的剖面圖。
圖32是表示在同一實施方式中，圖31所示的工序后進行的工序的剖面圖。
圖33是表示在同一實施方式中，圖32所示的工序后進行的工序的剖面圖。
圖34是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖35是表示本發(fā)明實施方式6的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖36是表示在同一實施方式中，圖35所示的工序后進行的工序的剖面圖。
圖37是表示在同一實施方式中，圖36所示的工序后進行的工序的剖面圖。
圖38是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖39是表示本發(fā)明實施方式7的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖40是表示在同一實施方式中，圖39所示的工序后進行的工序的剖面圖。
圖41是表示在同一實施方式中，圖40所示的工序后進行的工序的剖面圖。
圖42是表示在同一實施方式中，圖41所示的工序后進行的工序的剖面圖。
圖43是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖44是表示本發(fā)明實施方式8的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖45是表示在同一實施方式中，圖44所示的工序后進行的工序的剖面圖。
圖46是表示在同一實施方式中，圖45所示的工序后進行的工序的剖面圖。
圖47是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖48是表示本發(fā)明實施方式9的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖49是表示在同一實施方式中，圖48所示的工序后進行的工序的剖面圖。
圖50是表示在同一實施方式中，圖49所示的工序后進行的工序的剖面圖。
圖51是表示在同一實施方式中，圖50所示的工序后進行的工序的剖面圖。
圖52是表示在同一實施方式中，圖51所示的工序后進行的工序的剖面圖。
圖53是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖54是表示本發(fā)明實施方式10的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖55是表示在同一實施方式中，圖54所示的工序后進行的工序的剖面圖。
圖56是表示在同一實施方式中，圖55所示的工序后進行的工序的剖面圖。
圖57是表示在同一實施方式中，圖56所示的工序后進行的工序的剖面圖。
圖58是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖59是表示本發(fā)明實施方式11的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖60是表示在同一實施方式中，圖59所示的工序后進行的工序的剖面圖。
圖61是表示在同一實施方式中，圖60所示的工序后進行的工序的剖面圖。
圖62是表示在同一實施方式中，圖61所示的工序后進行的工序的剖面圖。
圖63是表示在同一實施方式中，圖62所示的工序后進行的工序的剖面圖。
圖64是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖65是表示本發(fā)明實施方式12的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖66是表示在同一實施方式中，圖65所示的工序后進行的工序的剖面圖。
圖67是表示在同一實施方式中，圖66所示的工序后進行的工序的剖面圖。
圖68是表示在同一實施方式中，圖67所示的工序后進行的工序的剖面圖。
圖69是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖70是表示本發(fā)明的實施方式13的液晶顯示裝置的結(jié)構(gòu)的框圖。
圖71是表示在同一實施方式中，圖70所示的液晶顯示裝置的制造方法的一個工序的剖面圖。
圖72是表示在同一實施方式中，圖71所示的工序后進行的工序的剖面圖。
圖73是表示在同一實施方式中，圖72所示的工序后進行的工序的剖面圖。
圖74是表示在同一實施方式中，圖73所示的工序后進行的工序的剖面圖。
圖75是表示在同一實施方式中，圖74所示的工序后進行的工序的剖面圖。
圖76是表示在同一實施方式中，圖75所示的工序后進行的工序的剖面圖。
圖77是表示在同一實施方式中，圖76所示的工序后進行的工序的剖面圖。
圖78是表示在同一實施方式中，薄膜晶體管的源-漏耐壓的結(jié)果的圖。
圖79是表示本發(fā)明實施方式14的液晶顯示裝置的制造方法的一個工序的剖面圖。
圖80是表示在同一實施方式中，圖79所示的工序后進行的工序的剖面圖。
圖81是表示在同一實施方式中，圖80所示的工序后進行的工序的剖面圖。
圖82是表示在同一實施方式中，圖81所示的工序后進行的工序的剖面圖。
圖83是表示在同一實施方式中，圖82所示的工序后進行的工序的剖面圖。
圖84是表示在同一實施方式中，圖83所示的工序后進行的工序的剖面圖。
圖85是表示在同一實施方式中，圖84所示的工序后進行的工序的剖面圖。
圖86是表示在同一實施方式中，薄膜晶體管的柵極占有面積的圖。
具體實施例方式
實施方式1對于關(guān)于本發(fā)明的實施方式1的半導(dǎo)體器件進行說明。如圖1所示，在玻璃襯底1上形成有氮化硅膜2，在該氮化硅膜2上形成有氧化硅膜3。在該氧化硅膜3上形成有島狀的多晶硅膜。在該多晶硅膜，形成有具有第1雜質(zhì)濃度的源區(qū)45、和與該源區(qū)45間隔距離并具有第2雜質(zhì)濃度的漏區(qū)46。
位于源區(qū)45和溝道區(qū)46之間的區(qū)域，形成有與源區(qū)45以及漏區(qū)46分別間隔距離、具有規(guī)定的溝道長的溝道區(qū)40。
在源區(qū)45和漏區(qū)40之間，形成有橫跨從源區(qū)45至溝道區(qū)40、具有比第1雜質(zhì)濃度低的雜質(zhì)濃度的GOLD區(qū)域41。而且，在漏區(qū)46和溝道區(qū)40之間，形成有橫跨從漏區(qū)46至溝道區(qū)40、具有比第2雜質(zhì)濃度低的雜質(zhì)濃度的GOLD區(qū)域42。
如覆蓋該島狀的多晶硅膜那樣地，形成由氧化硅膜構(gòu)成的柵極絕緣膜5。在該柵極絕緣膜5上形成有柵電極6a。如覆蓋柵電極6a那樣地，形成由例如氧化硅膜構(gòu)成的層間絕緣膜7。層間絕緣膜7上分別形成有露出源區(qū)45的表面的接觸孔7a、和露出漏區(qū)46的表面的接觸孔7b。如填充該接觸孔7a、7b那樣地，在層間絕緣膜7上形成了源電極8a和漏電極8b。
由柵電極6a、源區(qū)45、漏區(qū)46、GOLD區(qū)域41、42、溝道區(qū)40構(gòu)成薄膜晶體管T。特別地，柵電極6a具有相對的兩個側(cè)部、形成在溝道區(qū)40的正上方，同時被形成為與GOLD區(qū)域41以及GOLD區(qū)域42在平面上相重疊。
該柵電極6a和GOLD區(qū)域42在平面上相重疊的部分的溝道長方向的長度G2，被設(shè)定得比柵電極6a和GOLD區(qū)域41在平面上相重疊的部分的溝道長方向的長度G1長。
并且，在該結(jié)構(gòu)中，如圖1所示，假定有包含柵電極6a的一個側(cè)部的平面H1和包含另一個側(cè)部的平面H2，從平面H2與半導(dǎo)體層相交的部分到溝道區(qū)40的、柵電極6a和GOLD區(qū)域42相對重疊的部分的溝道長方向的長度G2，被設(shè)定得比從平面H1與半導(dǎo)體層相交的部分到溝道區(qū)40的、柵電極6a和GOLD區(qū)域41相對重疊的部分的溝道長方向的長度G1要長。而且，假定了平面H1、H2的結(jié)構(gòu)，并不限于本實施方式，也同樣適合后述的各實施方式。
接著，對上述半導(dǎo)體器件的制造方法的一例進行說明。如圖2所示，首先，作為襯底，在優(yōu)寧谷公司制造的1737玻璃襯底1的主表面上，利用例如等離子CVD(Chemical Vapor Deposition化學(xué)氣相淀積)法形成膜厚約100nm的氮化硅膜2。在該氮化硅膜2上，形成有膜厚約100nm的氧化硅膜3。接著，如圖2所示，在該氧化硅膜3上形成膜厚約50nm的非晶硅膜4。
另外，氮化硅膜2是為了阻止玻璃襯底1中包含的雜質(zhì)向上方擴散而形成的。作為阻止該雜質(zhì)擴散的膜，除了氮化硅膜之外，也可以使用SiON、SiC、AIN、Al2O3等材料。而且，作為非晶硅膜4的基底膜，采用了氮化硅膜2和氧化硅膜3的2層結(jié)構(gòu)，但并不限于2層結(jié)構(gòu)，可以省略這些膜，或者層疊更多的膜。
接著，通過將非晶硅膜4在規(guī)定的真空中進行熱處理，除去非晶硅膜4中存在的不必要的氫。接著，通過向非晶硅膜4照射例如由XeCl激光器發(fā)射的激光，非晶硅膜4被多晶化而形成多晶硅膜。多晶硅膜的粒子直徑為約0.5μm左右。
而且，除了XeCl激光器之外，也可以利用例如YAG激光器、CW激光器。另外，也可以通過熱退火進行非晶硅膜的多晶化。特別地，進行熱退火的情況下，由于利用鎳等催化劑，能夠得到粒徑更大的多晶硅。
接著，在多晶硅膜上形成規(guī)定的抗蝕圖形61(參照圖3)。接著，如圖3所示，通過以該抗蝕圖形61為掩模、對多晶硅膜進行各向異性浸蝕，形成島狀的多晶硅膜4a。之后，進行灰化和藥液處理，除去抗蝕圖形61。
接著，如圖4所示，如覆蓋多晶硅膜4a那樣，利用例如等離子CVD法形成由氧化硅膜構(gòu)成的膜厚約100nm的柵極絕緣膜5。另外，此時，作為氧化硅膜的原料使用的是液體原料的TEOS(Tetra EthylOrtho Silicate原硅酸四乙酯)。
然后，為了控制薄膜晶體管的閾值，以例如劑量1×1012atom/cm2、加速能量60KeV向多晶硅膜4a注入硼。另外，該注入工序既可以根據(jù)需要進行、也可以省略。
接著，如圖5所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，如圖6所示，以抗蝕圖形62為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向多晶硅膜4a注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量(雜質(zhì)濃度)。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，如圖7所示，利用濺射法在柵極絕緣膜5的整個面上形成膜厚約200nm的鉻膜6。接著，如圖8所示，通過進行規(guī)定的照相制版形成抗蝕圖形63。通過以該抗蝕圖形63為掩模、對鉻膜6進行濕蝕刻，如圖9所示，形成柵電極6a。
柵電極6a，被形成為與夾持成為溝道的雜質(zhì)區(qū)域4aa的雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac在平面上相重疊。而且，與位于柵電極6a和源極側(cè)的雜質(zhì)區(qū)域4ab相重疊的長度G1相比，位于柵電極6a和漏極側(cè)的雜質(zhì)區(qū)域4ac相重疊的長度G2被設(shè)定得更長，例如長度G2為1.5μm，則長度G1為0.5μm。之后，通過進行灰化和藥液處理，除去抗蝕圖形63。
接著，如圖10所示，以柵電極6a為掩模，以例如劑量1×1014atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ab、4ac比源區(qū)以及漏區(qū)的雜質(zhì)濃度低，成為與柵電極6a在平面上相重疊的GOLD區(qū)域。
接著，如圖11所示，如覆蓋柵電極6a那樣，利用例如等離子CVD法形成由氧化硅膜構(gòu)成的膜厚約400nm的層間絕緣膜7。接著，通過在該層間絕緣膜7上進行規(guī)定的照相制版處理，形成用于形成接觸孔的抗蝕圖形(圖中未示)。通過以該抗蝕圖形為掩模、對層間絕緣膜7以及柵極絕緣膜5進行各向異性蝕刻，如圖12所示，形成露出雜質(zhì)區(qū)域4ad的表面的接觸孔7a和露出雜質(zhì)區(qū)域4ae的表面的接觸孔7b。
接著，如填充接觸孔7a、7b那樣，在層間絕緣膜7上形成鉻膜和鋁膜的層疊膜(圖中未示)。通過在該層疊膜上進行規(guī)定的照相制版處理，形成用于形成電極的抗蝕圖形(圖中未示)。接著，通過以該抗蝕圖形為掩模進行濕蝕刻，如圖13所示，形成源電極8a和漏電極8b。另外，作為半導(dǎo)體器件的顯示設(shè)備，在顯示部形成的像素薄膜晶體管(圖中未示)中同時形成像素電極。
如上，形成具有薄膜晶體管T的半導(dǎo)體器件的主要部分。在該薄膜晶體管T中，雜質(zhì)區(qū)域4ad成為源區(qū)45，雜質(zhì)區(qū)域4ae成為漏區(qū)46，雜質(zhì)區(qū)域4ad、4ac成為GOLD區(qū)域41、42，雜質(zhì)區(qū)域4aa成為溝道區(qū)40。
在該GOLD區(qū)域41、42中，如圖1所示，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，被設(shè)定得比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1長。
即，與從位于具有兩個側(cè)部的柵電極6a的一個側(cè)部的正下方的部分到溝道區(qū)40的、與柵電極6a在平面上重疊的GOLD區(qū)域41的溝道長方向的重疊長度G1相比，從位于柵電極6b的另一個側(cè)部的正下方的部分到溝道區(qū)40的、與柵電極6a在平面上重疊的GOLD區(qū)域42的溝道長方向的重疊長度G2形成得更長。
接著，對于對上述薄膜晶體管T測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬10μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、源極側(cè)的GOLD區(qū)域41的重疊長度G1為0.5μm、溝道長方向(紙面上的左右方向)的柵電極6a的寬為7μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。另外，其重疊長度為1.5μm，而且，柵極寬為10μm、溝道長方向的柵電極的寬為8μm。
圖14中，表示了源-漏耐壓的測定結(jié)果。測定時，柵極電壓設(shè)定為0V，源極接地。然后，把漏極電流為0.1μA時的漏極電壓定義為源-漏耐壓。如圖14所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管(本發(fā)明的薄膜晶體管)的源-漏耐壓，被確認(rèn)能夠達到與過去的GOLD結(jié)構(gòu)的薄膜晶體管相同水平的源-漏耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由與柵電極6a的重疊長度不同的GOLD區(qū)域41、42產(chǎn)生的寄生電容，估計是與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管中的寄生電容的約68％。
如上所說明的，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，與過去的GOLD結(jié)構(gòu)的薄膜晶體管相比較，能夠確保相同水平的源-漏耐壓，且能降低由GOLD區(qū)域產(chǎn)生的寄生電容。
另外，在上述半導(dǎo)體器件中，是以GOLD區(qū)域41、42具有一個雜質(zhì)濃度來舉例說明的，但并不限于此，也可以在不超過源區(qū)45以及漏區(qū)46的雜質(zhì)濃度的范圍內(nèi)，構(gòu)成為具有多個不同的雜質(zhì)濃度。由于有多個雜質(zhì)濃度，所以能夠避免電場的集中，能夠提高源-漏耐壓。
下面，對關(guān)于重疊長度的變形例進行說明。
變形例1在上述的GOLD結(jié)構(gòu)的薄膜晶體管中，是以漏極側(cè)的GOLD區(qū)域42的重疊長為1.5μm的情況為例進行說明的，但重疊長并不限于該長度。把重疊長設(shè)定的較長，能夠提高源-漏耐壓。因此，從源-漏耐壓的角度來看，是優(yōu)選重疊長度較長。
圖15是表示漏極側(cè)的重疊長與源-漏耐壓的關(guān)系的圖表。由于通常源-漏間電壓為10V左右可以使薄膜晶體管動作，所以若把該電壓考慮為源-漏耐壓，則優(yōu)選重疊長為大于等于0.5μm。
一方面，重疊長度變長，溝道長方向的柵電極的寬也需要與之相應(yīng)地變大，薄膜晶體管的尺寸也變大。由此占有面積增加，所以重疊長不能過度地長。
關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，重疊長為約2.5μm的情況下，其尺寸與過去的GOLD結(jié)構(gòu)的薄膜晶體管的尺寸成為同一水平。由此，因為設(shè)定重疊長超過2.5μm不利于控制尺寸(占有面積)，所以重疊長的上限值為2.5μm。
變形例2重疊長度由于曝光處理(照片制版處理)的變動，在襯底面內(nèi)或者襯底之間會產(chǎn)生偏差。重疊長度的偏差，是由形成用于圖案形成柵電極的抗蝕圖形63之際的對準(zhǔn)精度決定的。
因此，在設(shè)定重疊長度時，有必要考慮曝光處理中的對準(zhǔn)精度。即，為了確保目標(biāo)的重疊長度，重疊長有必要設(shè)定得比目標(biāo)值與對準(zhǔn)精度的和還大。現(xiàn)在的曝光裝置(步進曝光裝置)中對準(zhǔn)精度為0.3μm(3σ)。由此，為了確保在漏極側(cè)目標(biāo)值為0.5μm的重疊長度，漏極側(cè)的重疊長度的設(shè)定值有必要大于等于0.8μm。
一方面，不考慮對準(zhǔn)精度來設(shè)定重疊長度的話，根據(jù)圖15所示的圖表，對于漏極側(cè)的重疊長度的目標(biāo)值0.5μm，在對準(zhǔn)精度的偏差范圍內(nèi)存在源-漏耐壓比10V低的情況。因此，會產(chǎn)生不能確保這種情況下的源-漏耐壓的問題。
對準(zhǔn)精度，特別在要求重疊精度的圖形中，是應(yīng)該被充分考慮的。一般地，作為對準(zhǔn)精度，對于與形成接觸孔或者焊盤開口之際的基底圖形的重合，要求最高的精度。因此，相對于基底圖形的接觸孔等的位置偏離(與設(shè)計值的差)，成為相當(dāng)于對準(zhǔn)精度的值。
變形例3在上述的GOLD結(jié)構(gòu)的薄膜晶體管中，以源極側(cè)的GOLD區(qū)域41的重疊長度是0.5μm為例進行說明，但重疊長度并不限于此長度。把重疊長度設(shè)定得較短，能夠降低寄生電容。因此，從寄生電容的角度來看，優(yōu)選重疊長度較短。
如變形例2所說明的，重疊長度由于曝光處理(照片制版處理)的變動，在襯底面內(nèi)或者襯底之間會產(chǎn)生偏差。重疊長度的偏差，是由形成用于圖案形成柵電極的抗蝕圖形之際的對準(zhǔn)精度決定的。
為了確保源極側(cè)的重疊長度，有必要把重疊長度的設(shè)定值設(shè)定得比對準(zhǔn)精度大。現(xiàn)在的曝光裝置中，對準(zhǔn)精度為0.3μm(3σ)，所以源極側(cè)的重疊長度的設(shè)定值有必要比0.3μm大。
一方面，不考慮對準(zhǔn)精度設(shè)定重疊長度的話，在重疊長度的偏差范圍內(nèi)，不能確保源極側(cè)的重疊長度，就不能形成GOLD區(qū)域。
GOLD結(jié)構(gòu)的薄膜晶體管中，溝道長成為位于源極側(cè)的GOLD區(qū)域和位于漏極側(cè)的GOLD區(qū)域的長度(距離)，如果不能確保源極側(cè)的重疊長度，則此時的溝道長是由源區(qū)和位于漏極側(cè)的GOLD區(qū)域的距離來決定的。因此，溝道長比規(guī)定的溝道長短，源-漏間的耐壓降低，閾值電壓、相互電導(dǎo)等特性會出現(xiàn)很大偏差。
如前所述，一般地，對于與形成接觸孔或者焊盤開口之際的基底圖形的重合，要求最高的對準(zhǔn)精度。因此，相對于基底圖形的接觸孔等的位置偏離(與設(shè)計值的差)，成為相當(dāng)于對準(zhǔn)精度的值。
變形例4上述的GOLD結(jié)構(gòu)的薄膜晶體管，以源極側(cè)的GOLD區(qū)域41的重疊長度是0.5μm為例進行說明，但重疊長度并不限于該長度。柵電極6a和源區(qū)45通過其間的寄生電容而進行電容耦合。并且，同樣地，柵電極6a和漏區(qū)46通過其間的寄生電容而進行電容耦合。
這些寄生電容中，在柵電極6a上施加正電壓，薄膜晶體管進行ON動作之際被充電。薄膜晶體管進行OFF動作之際，由于柵電極6a的電壓變化為負(fù)側(cè)，所以寄生電容中儲存的電荷量發(fā)生變化。
在源區(qū)45或漏區(qū)46中負(fù)載電容耦合時，隨著存儲在寄生電容上的電荷量的變化，作用于負(fù)載電容上的電壓也變化。這種電壓變化在顯示設(shè)備中會導(dǎo)致對比度等顯示特性的惡化。
圖16表示的是使源極側(cè)負(fù)載電容耦合時源極側(cè)的重疊長與電壓變化對充電時的電壓的比例關(guān)系。并且，設(shè)負(fù)載電容為3pF。如圖16所示，可以知道源極側(cè)的重疊長度越長，電壓變化的比例就越大。特別地，電壓變化的比例，在重疊長度不超過1.0μm的范圍內(nèi)比較小。由此，可以明白，從使作用于負(fù)載電容的電壓變化較小的角度來看，源極側(cè)的重疊長度設(shè)定為小于等于1.0μm是有效的。
變形例5上述GOLD結(jié)構(gòu)的薄膜晶體管，是以漏極側(cè)的GOLD區(qū)域42的重疊長度為1.5μm、源極側(cè)的GOLD區(qū)域41的重疊長度為0.5μm的情況為例，進行說明的。此時，漏極側(cè)的GOLD區(qū)域42的重疊長度、與源極側(cè)的GOLD區(qū)域41的重疊長度的差為1.0μm，但重疊長度的差并不限于此。
正如已經(jīng)說明的，重疊長度的偏差，是由形成用于圖案形成柵電極的抗蝕圖形之際的對準(zhǔn)精度決定的，其對準(zhǔn)精度為0.3μm(3σ)。由此，為了使源極側(cè)的重疊長度比漏極側(cè)的重疊長度短，所以源極側(cè)的重疊長度與漏極側(cè)的重疊長度的差有必要設(shè)定為大于等于0.6μm。
并且，關(guān)于上述各變形例中的重疊長度，也適用于以下將要說明的各實施方式。
實施方式2上述半導(dǎo)體器件的制造方法，是以n溝道型薄膜晶體管作為薄膜晶體管舉例進行說明的，但在玻璃襯底上也同時形成p溝道型薄膜晶體管。在此，列舉p溝道型薄膜晶體管的制造方法中的主要工序進行說明。
首先，在前述的圖4所示的工序后，如圖17所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，以抗蝕圖形62為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向多晶硅膜注入硼，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖18所示，形成柵電極6a。接著，以柵電極6a為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。
這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ab、4ac比源區(qū)以及漏區(qū)的雜質(zhì)濃度低，成為與柵電極6a在平面上相重疊的GOLD區(qū)域。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖19所示，形成p溝道型的GOLD結(jié)構(gòu)的薄膜晶體管。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬20μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、源極側(cè)的GOLD區(qū)域41的重疊長度G1為0.5μm、溝道長方向的柵電極6a的寬為7μm。
一方面，一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。另外，其重疊長度為1.5μm，而且，柵極寬為20μm。
圖20中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖20所示，關(guān)于實施方式2的GOLD結(jié)構(gòu)的薄膜晶體管(本發(fā)明的薄膜晶體管)的源-漏耐壓，被確認(rèn)能夠達到與過去的GOLD結(jié)構(gòu)的薄膜晶體管相同水平的源-漏耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由與柵電極6a的重疊長度不同的GOLD區(qū)域41、42產(chǎn)生的寄生電容，估計是與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管中的寄生電容的約68％。
如上所說明的，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，與過去的GOLD結(jié)構(gòu)的薄膜晶體管相比較，能夠確保相同水平的源-漏耐壓，且能大幅度降低寄生電容。
實施方式3在此，以僅在漏極側(cè)具有GOLD區(qū)域而在源極側(cè)不具有GOLD區(qū)域的半導(dǎo)體器件為例進行說明。首先，對其制造方法進行說明。如圖21所示的、到形成柵極絕緣膜5、注入為控制薄膜晶體管的閾值的規(guī)定的雜質(zhì)的工序為止，都與前述的如圖4為止所示的工序相同。
接著，如圖22所示，通過進行規(guī)定的照相制版，形成抗蝕圖形65。然后，以抗蝕圖形65為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向多晶硅膜4a注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形65。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖23所示，在柵極絕緣膜5上形成柵電極6a。此時，柵電極6a被形成為在夾持成為溝道的雜質(zhì)區(qū)域4aa的雜質(zhì)區(qū)域4ab、4ac中，只與雜質(zhì)區(qū)域4ac在平面上相重疊，而與雜質(zhì)區(qū)域4ab不重疊。柵電極6a，與位于漏極側(cè)的雜質(zhì)區(qū)域4ac相重疊的長度G2為1.5μm。
接著，以柵電極6a為掩模，以例如劑量1×1014atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ac比源區(qū)以及漏區(qū)的雜質(zhì)濃度低，成為與柵電極6a在平面上相重疊的GOLD區(qū)域。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖24所示，形成GOLD結(jié)構(gòu)的薄膜晶體管。如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，僅在漏極側(cè)具有與柵電極6a在平面上重疊的GOLD區(qū)域42，在源極側(cè)不具有與柵電極6a在平面上重疊的GOLD區(qū)域。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬10μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、溝道長方向的柵電極6a的寬為6.5μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。圖25中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖25所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，與實施方式1的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓幾乎相同，被確認(rèn)能夠達到與過去的GOLD結(jié)構(gòu)的薄膜晶體管相同水平的源-漏耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由與柵電極6a的重疊的GOLD區(qū)域僅有位于漏極側(cè)的GOLD區(qū)域42，由該GOLD區(qū)域42產(chǎn)生的寄生電容，估計是過去的GOLD結(jié)構(gòu)的薄膜晶體管中的寄生電容的約50％，寄生電容進一步降低。
如上所說明的，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保與過去的GOLD結(jié)構(gòu)的薄膜晶體管相同水平的源-漏耐壓，且能進一步降低寄生電容。
實施方式4在實施方式3中，是以n溝道型薄膜晶體管作為薄膜晶體管舉例進行說明的，但在玻璃襯底上也同時形成p溝道型薄膜晶體管。在此，列舉p溝道型薄膜晶體管的制造方法中的主要工序進行說明。
首先，在前述的圖4所示的工序后，如圖26所示，通過進行規(guī)定的照相制版，形成抗蝕圖形65。然后，以抗蝕圖形65為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向多晶硅膜4a注入硼，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形65。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖27所示，形成柵電極6a。接著，以柵電極6a為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。
這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ac比源區(qū)以及漏區(qū)的雜質(zhì)濃度低，成為與柵電極6a在平面上相重疊的GOLD區(qū)域。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖28所示，形成p溝道型的GOLD結(jié)構(gòu)的薄膜晶體管。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬20μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、溝道長方向的柵電極6a的寬為6.5μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。
圖29中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖29所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，與實施方式2的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓幾乎相同，被確認(rèn)能夠達到與過去的GOLD結(jié)構(gòu)的薄膜晶體管相同水平的源-漏耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，可以明白，實施方式4的GOLD結(jié)構(gòu)的薄膜晶體管中，由于與柵電極6a的重疊的GOLD區(qū)域僅有位于漏極側(cè)的GOLD區(qū)域42，由該GOLD區(qū)域42產(chǎn)生的寄生電容，估計是過去的GOLD結(jié)構(gòu)的薄膜晶體管中的寄生電容的約50％，寄生電容進一步降低。
如此，可以確認(rèn)關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保與過去的GOLD結(jié)構(gòu)的薄膜晶體管相同水平的源-漏耐壓，且能進一步降低寄生電容。
實施方式5在此，以具有GOLD區(qū)域和LDD區(qū)域的兩者的薄膜晶體管為例進行說明。首先，對其制造方法進行說明。如圖30所示的、到形成柵極絕緣膜5、注入為控制薄膜晶體管的閾值的規(guī)定的雜質(zhì)的工序為止，都與前述的如圖4為止所示的工序相同。
接著，如圖31所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，以抗蝕圖形62為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向多晶硅膜4a注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖32所示，在柵極絕緣膜5上形成柵電極6a。此時，用于形成柵電極6a的抗蝕圖形66，被形成為與夾持成為溝道的雜質(zhì)區(qū)域4aa的雜質(zhì)區(qū)域4ab、4ac在平面上相重疊，與雜質(zhì)區(qū)域4ac在平面上重疊的長度、比與雜質(zhì)區(qū)域4ab在平面上重疊的長度還長。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1014atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ab中，具有與柵電極6a在平面上重疊的雜質(zhì)區(qū)域部分(部分A)、和與柵電極不重疊的雜質(zhì)區(qū)域部分(部分B)。
在此，重新將部分A作為雜質(zhì)區(qū)域4ab、部分B作為雜質(zhì)區(qū)域4af，則雜質(zhì)區(qū)域4ab成為GOLD區(qū)域41、雜質(zhì)區(qū)域4af成為LDD區(qū)域43。而且，對于剩下的雜質(zhì)區(qū)域4ac，也同樣地，雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42，雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。而且，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖33所示，形成具有LDD結(jié)構(gòu)的GOLD結(jié)構(gòu)的薄膜晶體管。
如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。進一步，在該GOLD區(qū)域41和源區(qū)45之間形成有LDD區(qū)域43，在GOLD區(qū)域42和漏區(qū)46之間形成有LDD區(qū)域44。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬10μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、源極側(cè)的GOLD區(qū)域41的重疊長度G1為0.5μm、源極側(cè)的LDD區(qū)域43的溝道長方向的長度L1為0.3μm、溝道長方向的柵電極6a的寬為7μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式1中說明了的薄膜晶體管也進行了測定。
圖34中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖34所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管以及實施方式1的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓還高，能夠提高耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管以及關(guān)于實施方式1的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由與柵電極6a的重疊長度不同的GOLD區(qū)域41、42產(chǎn)生的寄生電容，估計比與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容低，而且與實施方式1的薄膜晶體管的寄生電容是相同的水平。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的源-漏耐壓，且能大幅降低寄生電容。
實施方式6在實施方式5中，是以n溝道型薄膜晶體管作為薄膜晶體管舉例進行說明的，但在玻璃襯底上也同時形成p溝道型薄膜晶體管。在此，列舉p溝道型薄膜晶體管的制造方法中的主要工序進行說明。
首先，在圖4所示的工序后，如圖35所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，以抗蝕圖形62為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向多晶硅膜4a注入硼，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖36所示，在柵極絕緣膜5上形成柵電極6a。此時，用于形成柵電極6a的抗蝕圖形66，被形成為與夾持成為溝道的雜質(zhì)區(qū)域4aa的雜質(zhì)區(qū)域4ab、4ac在平面上相重疊，與雜質(zhì)區(qū)域4ac在平面上重疊的長度、比與雜質(zhì)區(qū)域4ab在平面上重疊的長度還長。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ab中，具有與柵電極6a在平面上重疊的雜質(zhì)區(qū)域部分(部分A)、和與柵電極不重疊的雜質(zhì)區(qū)域部分(部分B)。
在此，重新將部分A作為雜質(zhì)區(qū)域4ab、部分B作為雜質(zhì)區(qū)域4af，則雜質(zhì)區(qū)域4ab成為GOLD區(qū)域41、雜質(zhì)區(qū)域4af成為LDD區(qū)域43。而且，對于剩下的雜質(zhì)區(qū)域4ac，也同樣地，雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42，雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。而且，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖33所示，形成具有LDD結(jié)構(gòu)的GOLD結(jié)構(gòu)的薄膜晶體管。
如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。進一步，在該GOLD區(qū)域41和源區(qū)45之間形成有LDD區(qū)域43，在GOLD區(qū)域42和漏區(qū)46之間形成有LDD區(qū)域44。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬20μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、源極側(cè)的GOLD區(qū)域41的重疊長度G1為0.5μm、源極側(cè)的LDD區(qū)域43的溝道長方向的長度L1為0.3μm、溝道長方向的柵電極6a的寬為7μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式2中說明了的薄膜晶體管也進行了測定。
圖38中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖38所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管以及實施方式2的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓還高，能夠提高耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管以及關(guān)于實施方式2的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由與柵電極6a的重疊長度不同的GOLD區(qū)域41、42產(chǎn)生的寄生電容，估計比與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容低，而且與實施方式2的薄膜晶體管的寄生電容是相同的水平。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的源-漏耐壓，且能大幅降低寄生電容。
實施方式7在此，對具有GOLD區(qū)域和LDD區(qū)域的兩者的半導(dǎo)體器件的其它例子進行說明。首先，對其制造方法進行說明。如圖39所示的、到形成柵極絕緣膜5、注入為控制薄膜晶體管的閾值的規(guī)定的雜質(zhì)的工序為止，都與前述的如圖4為止所示的工序相同。
接著，如圖40所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，以抗蝕圖形62為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向多晶硅膜4a注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖41所示，在柵極絕緣膜5上形成柵電極6a。此時，用于形成柵電極6a的抗蝕圖形66，被形成為與夾持成為溝道的雜質(zhì)區(qū)域4aa的雜質(zhì)區(qū)域4ab、4ac中，與一個雜質(zhì)區(qū)域4ac在平面上相重疊。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1014atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ac中，具有與柵電極6a在平面上重疊的雜質(zhì)區(qū)域部分(部分A)、和與柵電極不重疊的雜質(zhì)區(qū)域部分(部分B)。
在此，重新將部分A作為雜質(zhì)區(qū)域4ac、部分B作為雜質(zhì)區(qū)域4ag，則雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42、雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。在源極側(cè)不形成GOLD區(qū)域。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖42所示，形成GOLD結(jié)構(gòu)的薄膜晶體管。
如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，在漏極側(cè)形成GOLD區(qū)域42和LDD區(qū)域44，在源極側(cè)則沒有形成。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬10μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、溝道長方向的柵電極6a的寬為6.5μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式1中說明了的薄膜晶體管也進行了測定。
圖43中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖43所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管以及實施方式1的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓還高，能夠提高耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管以及關(guān)于實施方式1的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由于僅在漏極側(cè)形成與柵電極6a重疊的GOLD區(qū)域、而在源極側(cè)不形成，所以由GOLD區(qū)域42產(chǎn)生的寄生電容，估計降低到過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容的50％。而且，與實施方式1的薄膜晶體管的寄生電容相比，由于源極側(cè)沒有形成GOLD區(qū)域，所以估計寄生電容能夠進一步降低。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的耐壓，且能大幅降低寄生電容。
實施方式8在實施方式7中，是以n溝道型薄膜晶體管作為薄膜晶體管舉例進行說明的，但在玻璃襯底上也同時形成p溝道型薄膜晶體管。在此，列舉p溝道型薄膜晶體管的制造方法中的主要工序進行說明。
首先，在圖4所示的工序后，如圖44所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，以抗蝕圖形62為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向多晶硅膜4a注入硼，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖45所示，在柵極絕緣膜5上形成柵電極6a。此時，用于形成柵電極6a的抗蝕圖形66，被形成為與夾持成為溝道的雜質(zhì)區(qū)域4aa的雜質(zhì)區(qū)域4ab、4ac中，與一個雜質(zhì)區(qū)域4ac在平面上相重疊。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
這樣，由于形成雜質(zhì)區(qū)域4ad、4ae，剩下的雜質(zhì)區(qū)域4ac中，具有與柵電極6a在平面上重疊的雜質(zhì)區(qū)域部分(部分A)、和與柵電極不重疊的雜質(zhì)區(qū)域部分(部分B)。
在此，重新將部分A作為雜質(zhì)區(qū)域4ac、部分B作為雜質(zhì)區(qū)域4ag，則雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42、雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。在源極側(cè)不形成GOLD區(qū)域。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖46所示，形成GOLD結(jié)構(gòu)的薄膜晶體管。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬20μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、溝道長方向的柵電極6a的寬為6.5μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式2中說明了的薄膜晶體管也進行了測定。
圖47中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖47所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管以及實施方式2的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓還高，能夠提高耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管以及關(guān)于實施方式2的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由于僅在漏極側(cè)形成與柵電極6a重疊的GOLD區(qū)域、而在源極側(cè)不形成，所以由GOLD區(qū)域42產(chǎn)生的寄生電容，估計降低到過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容的50％。而且，與實施方式2的薄膜晶體管的寄生電容相比，估計也能夠降低寄生電容。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的源-漏耐壓，且能大幅降低寄生電容。
實施方式9在此，對具有GOLD區(qū)域和LDD區(qū)域的兩者的半導(dǎo)體器件的其他例子進行說明。首先，對其制造方法進行說明。如圖48所示的、到形成柵極絕緣膜5、注入為控制薄膜晶體管的閾值的規(guī)定的雜質(zhì)的工序為止，都與前述的如圖4為止所示的工序相同。
接著，如圖49所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，以抗蝕圖形62為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向多晶硅膜4a注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖50所示，在柵極絕緣膜5上形成柵電極6a。此時，用于形成柵電極6a的抗蝕圖形66，被形成為與雜質(zhì)區(qū)域4ab、4ac在平面上相重疊，特別的，抗蝕圖形66與位于漏極側(cè)的雜質(zhì)區(qū)域4ac的溝道長方向的重疊長度、比抗蝕圖形66與位于源極側(cè)的雜質(zhì)區(qū)域4ab的溝道長方向的重疊長度還長。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1014atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
接著，如圖51所示，以柵電極6a為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為LDD區(qū)域的雜質(zhì)區(qū)域4af、4ag。
由此，在源極側(cè)雜質(zhì)區(qū)域4ab成為GOLD區(qū)域41、雜質(zhì)區(qū)域4af成為LDD區(qū)域43。而且，漏極側(cè)的雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42，雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。而且，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖52所示，形成GOLD結(jié)構(gòu)的薄膜晶體管。
如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。進一步，在該GOLD區(qū)域41和源區(qū)45之間形成有LDD區(qū)域43，在GOLD區(qū)域42和漏區(qū)46之間形成有LDD區(qū)域44。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬10μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、源極側(cè)的GOLD區(qū)域41的重疊長度G1為0.5μm、源極側(cè)的LDD區(qū)域43的溝道長方向的長度L1為0.3μm、溝道長方向的柵電極6a的寬為7μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式1中說明了的薄膜晶體管也進行了測定。
圖53中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖53所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓還高。
另外，在與實施方式1的薄膜晶體管的比較中，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由于形成了LDD區(qū)域42、43，被確認(rèn)能夠進一步提高源-漏耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管以及關(guān)于實施方式1的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由與柵電極6a的重疊長度不同的GOLD區(qū)域41、42產(chǎn)生的寄生電容，估計比與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容低。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的源-漏耐壓，且能大幅降低寄生電容。
實施方式10在實施方式9中，是以n溝道型薄膜晶體管作為薄膜晶體管舉例進行說明的，但在玻璃襯底上也同時形成p溝道型薄膜晶體管。在此，列舉p溝道型薄膜晶體管的制造方法中的主要工序進行說明。
首先，在圖4所示的工序后，如圖54所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。
然后，以抗蝕圖形62為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向多晶硅膜4a注入硼，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖55所示，在柵極絕緣膜5上形成柵電極6a。此時，抗蝕圖形66被形成為與雜質(zhì)區(qū)域4ab、4ac在平面上相重疊，特別地，抗蝕圖形66與位于漏極側(cè)的雜質(zhì)區(qū)域4ac的溝道長方向的重疊長度、比抗蝕圖形66與位于源極側(cè)的雜質(zhì)區(qū)域4ab的溝道長方向的重疊長度還長。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
接著，如圖56所示，以柵電極6a為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為LDD區(qū)域的雜質(zhì)區(qū)域4af、4ag。
由此，在源極側(cè)雜質(zhì)區(qū)域4ab成為GOLD區(qū)域41、雜質(zhì)區(qū)域4af成為LDD區(qū)域43。而且，漏極側(cè)的雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42，雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。而且，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖57所示，形成GOLD結(jié)構(gòu)的薄膜晶體管。
如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度G2，比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度G1設(shè)定得要長。進一步，在該GOLD區(qū)域41和源區(qū)45之間形成有LDD區(qū)域43，在GOLD區(qū)域42和漏區(qū)46之間形成有LDD區(qū)域44。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬20μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、源極側(cè)的GOLD區(qū)域41的重疊長度G1為0.5μm、源極側(cè)的LDD區(qū)域43的溝道長方向的長度L1為0.3μm、溝道長方向的柵電極6a的寬為7μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式2中說明了的薄膜晶體管也進行了測定。
圖58中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖58所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管的耐壓還高。
另外，在與實施方式2的薄膜晶體管的比較中，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由于形成了LDD區(qū)域42、43，被確認(rèn)能夠進一步提高源-漏耐壓。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管的各自的形狀，估計寄生電容。結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由與柵電極6a的重疊長度不同的GOLD區(qū)域41、42產(chǎn)生的寄生電容，估計比與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容低。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的源-漏耐壓，且能大幅降低寄生電容。
實施方式11在此，對具有GOLD區(qū)域和LDD區(qū)域的兩者的半導(dǎo)體器件的其他例子進行說明。首先，對其制造方法進行說明。如圖59所示的、到形成柵極絕緣膜5、注入為控制薄膜晶體管的閾值的規(guī)定的雜質(zhì)的工序為止，都與前述的如圖4為止所示的工序相同。
接著，如圖60所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。然后，以抗蝕圖形62為掩模，以例如劑量1×1013atom/cm2、加速能量60KeV向多晶硅膜4a注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖61所示，在柵極絕緣膜5上形成柵電極6a。此時，抗蝕圖形66，被形成為與雜質(zhì)區(qū)域4ab、4ac中位于漏極側(cè)的雜質(zhì)區(qū)域4ac在平面上相重疊，與雜質(zhì)區(qū)域4ab不在平面上重疊。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1014atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
接著，如圖62所示，以柵電極6a為掩模，以例如劑量1×1013atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入磷，形成成為LDD區(qū)域的雜質(zhì)區(qū)域4af、4ag。
由此，在源極側(cè)雜質(zhì)區(qū)域4af成為LDD區(qū)域43、不形成GOLD區(qū)域。而且，漏極側(cè)的雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42，雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖63所示，形成GOLD結(jié)構(gòu)的薄膜晶體管。
如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，在漏極側(cè)形成GOLD區(qū)域42，在源極側(cè)不形成GOLD區(qū)域。在源區(qū)45和溝道區(qū)40之間形成有LDD區(qū)域43，在GOLD區(qū)域42和漏區(qū)46之間形成有LDD區(qū)域44。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬10μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、溝道長方向的柵電極6a的寬為6.5μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式1中說明了的薄膜晶體管也進行了測定。
圖64中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖64所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管以及實施方式1的薄膜晶體管的耐壓還高。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管以及關(guān)于實施方式1的薄膜晶體管的各自的形狀，估計寄生電容。
結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由GOLD區(qū)域42產(chǎn)生的寄生電容，估計是與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容的約50％。而且，與實施方式1的薄膜晶體管的比較中，估計寄生電容進一步降低。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的耐壓，且能大幅降低寄生電容。
實施方式12在實施方式11中，是以n溝道型薄膜晶體管作為薄膜晶體管舉例進行說明的。在此，列舉p溝道型薄膜晶體管的制造方法中的主要工序進行說明。
首先，在圖4所示的工序后，如圖65所示，通過進行規(guī)定的照相制版，形成抗蝕圖形62。
然后，以抗蝕圖形62為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向多晶硅膜4a注入硼，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。在雜質(zhì)區(qū)域4ab和雜質(zhì)區(qū)域4ac之間，形成成為溝道的雜質(zhì)區(qū)域4aa。之后，通過進行灰化和藥液處理，除去抗蝕圖形62。
接著，經(jīng)過與前述的圖7～圖9所示的工序相同的工序，如圖66所示，在柵極絕緣膜5上形成柵電極6a?？刮g圖形66，被形成為被形成為與雜質(zhì)區(qū)域4ab、4ac中位于漏極側(cè)的雜質(zhì)區(qū)域4ac在平面上相重疊，與雜質(zhì)區(qū)域4ab不在平面上重疊。
另外，通過進行濕蝕刻，在成為柵電極的鉻膜的側(cè)面被蝕刻，但其被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有抗蝕圖形66的狀態(tài)下，以該抗蝕圖形66為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。之后，通過進行灰化和藥液處理，除去抗蝕圖形66。
接著，如圖67所示，以柵電極6a為掩模，以例如劑量5×1013atom/cm2、加速能量60KeV向雜質(zhì)區(qū)域4ab、4ac注入硼，形成成為LDD區(qū)域的雜質(zhì)區(qū)域4af、4ag。
由此，在源極側(cè)雜質(zhì)區(qū)域4af成為LDD區(qū)域43、不形成GOLD區(qū)域。而且，漏極側(cè)的雜質(zhì)區(qū)域4ac成為GOLD區(qū)域42，雜質(zhì)區(qū)域4ag成為LDD區(qū)域44。
之后，經(jīng)過與前述的圖11～圖13所示的工序相同的工序，如圖68所示，形成GOLD結(jié)構(gòu)的薄膜晶體管。
如此形成的GOLD結(jié)構(gòu)的薄膜晶體管，在漏極側(cè)形成GOLD區(qū)域42，在源極側(cè)不形成GOLD區(qū)域。在源區(qū)45和溝道區(qū)40之間形成有LDD區(qū)域43，在GOLD區(qū)域42和漏區(qū)46之間形成有LDD區(qū)域44。
接著，對于對上述薄膜晶體管測定源-漏耐壓的結(jié)果進行說明。測定中使用的薄膜晶體管為柵極寬20μm、有效柵極長5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度G2為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度L2為0.3μm、溝道長方向的柵電極6a的寬為6.5μm。
一方面，為了比較，采用漏極側(cè)的GOLD區(qū)域的重疊長度和源極側(cè)的GOLD區(qū)域的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管進行測定。而且，對于在實施方式2中說明了的薄膜晶體管也進行了測定。
圖69中，表示了源-漏耐壓的測定結(jié)果。另外，測定條件等與前述條件相同。如圖69所示，關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源-漏耐壓，被確認(rèn)比過去的GOLD結(jié)構(gòu)的薄膜晶體管以及實施方式2的薄膜晶體管的耐壓還高。
然后，實際地觀察關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管與過去的GOLD結(jié)構(gòu)的薄膜晶體管以及關(guān)于實施方式2的薄膜晶體管的各自的形狀，估計寄生電容。
結(jié)果，本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管中，由GOLD區(qū)域42產(chǎn)生的寄生電容，估計減少到與柵電極的重疊長度相同的過去的GOLD結(jié)構(gòu)的薄膜晶體管的寄生電容的約50％。而且，與實施方式2的薄膜晶體管的比較中，估計寄生電容進一步降低。
如此，可以明白關(guān)于本實施方式的GOLD結(jié)構(gòu)的薄膜晶體管，能夠確保比過去的GOLD結(jié)構(gòu)的薄膜晶體管高的耐壓，且能進一步降低寄生電容。
實施方式13在此，以液晶顯示裝置為例來說明具有薄膜晶體管的半導(dǎo)體器件。首先，先對液晶顯示裝置的結(jié)構(gòu)進行說明。
如圖70所示，液晶顯示裝置包含顯示圖像的顯示部21、用于控制設(shè)置在各個構(gòu)成該顯示部21的多個像素22上的像素部薄膜晶體管23的動作的掃描線驅(qū)動電路部28以及數(shù)據(jù)線驅(qū)動電路部30。
像素22被陣列狀地配置在顯示部21上。像素22中，在像素電極24和相對電極(未圖示)之間填充有液晶(圖中未示)形成像素電容(圖中未示)。液晶上施加的電壓，由施加在像素電極24和相對電極之間的電壓而決定。該施加在液晶的電壓使液晶的排列狀態(tài)發(fā)生變化，控制透過液晶的光的強度。而且，像素部薄膜晶體管23和共同電極26之間形成保持電容25。
被排列成陣列狀的像素22中，分別連結(jié)有與數(shù)據(jù)線驅(qū)動電路部30相連的數(shù)據(jù)線29、以及與掃描線驅(qū)動電路部28相連的掃描線27。從數(shù)據(jù)線驅(qū)動電路部30輸出像素信號，其輸出的像素信號通過數(shù)據(jù)線29被輸入像素22。從掃描線驅(qū)動電路部28輸出像素選擇信號，被輸出的像素選擇信號通過掃描線27被輸入像素22。
掃描線驅(qū)動電路部28，主要包含移位寄存器和輸出電路而構(gòu)成，根據(jù)輸入的時鐘信號使寄存器移位。若寄存器是高(H)電平，則將輸出電路切換為像素22的ON電壓。另一方面，若寄存器是低(L)電平，則將輸出電路切換為像素22的OFF電壓。如此，掃描線驅(qū)動電路部28向像素22的掃描線上依次施加ON電壓和OFF電壓。
數(shù)據(jù)線驅(qū)動電路部30，按照時鐘信號的定時依次鎖存輸入的像素數(shù)據(jù)的信號(例如各6bit的像素數(shù)據(jù))，將其讀入數(shù)據(jù)線驅(qū)動電路部30中。被讀入的像素數(shù)據(jù)，通過數(shù)據(jù)線驅(qū)動電路部30內(nèi)的DA轉(zhuǎn)換器被轉(zhuǎn)換成模擬信號。被轉(zhuǎn)換成模擬信號的像素數(shù)據(jù)被輸送到數(shù)據(jù)線29。
向數(shù)據(jù)線29輸送模擬信號時，若依次對各數(shù)據(jù)線輸送(點順序方式)，則模擬信號的頻率會變高。由此，通常采用同時對多個數(shù)據(jù)線29輸送像素數(shù)據(jù)的方式(線順序方式)，以防止頻率變高。
像素22的像素部薄膜晶體管23的柵極，由從掃描線27傳送來的信號控制。對柵極輸入ON信號、像素薄膜晶體管的柵極變?yōu)閷?dǎo)通時，從數(shù)據(jù)線29輸送的信號被儲存在像素電容和保持電容25。被儲存的信號，在到柵極截止、畫面被重寫為止的1幀期間，被保持在像素電容和保持電容中。
此時，若像素薄膜晶體管中產(chǎn)生泄漏電流，則施加在液晶上的電壓與保持時間一起都降低，在顯示部21的顯示質(zhì)量也產(chǎn)生劣化。由此，要求顯示部21的像素薄膜晶體管中盡量減少泄漏電流。
輸入到柵極的選擇信號通過掃描線驅(qū)動電路部28被輸出。為了向柵極輸入選擇信號，需要對所有與柵極相連的像素薄膜晶體管的柵極電容進行充電。柵極上連接有多個像素22，所以必須充電的電容非常大。因此，為了對這些電容進行充電，不僅要求掃描線驅(qū)動電路部28具有較高的驅(qū)動能力，而且要求較高的ON電流。
從數(shù)據(jù)線驅(qū)動電路輸出的像素信號，由于在柵極被選擇的期間依次向各數(shù)據(jù)線輸出，所以像素信號的頻率與選擇信號相比快很多。因此，數(shù)據(jù)線驅(qū)動電路部30要求更高的動作速度。
另外，為了向像素22寫入從數(shù)據(jù)線驅(qū)動電路部30輸送的像素信號，除了像素電容、保持電容外，還需要向與柵極線之間的雜散電容代表的雜散電容進行充電。因此，要求數(shù)據(jù)線驅(qū)動電路具有較高的驅(qū)動能力。如此，數(shù)據(jù)線驅(qū)動電路要求有較高的動作速度、較高的驅(qū)動能力以及較高的導(dǎo)通電流。
如此，對像素22、掃描線驅(qū)動電路部28、數(shù)據(jù)線驅(qū)動電路部30所要求的特性各不相同。因此，下面對用于對應(yīng)這種不同的特性的、具有以GOLD結(jié)構(gòu)的薄膜晶體管為首的種類各異的薄膜晶體管的液晶顯示裝置的制造方法進行說明。
首先，與實施方式1中說明的相同，在玻璃襯底1上形成氮化硅膜2以及氧化硅膜3。在玻璃襯底1上、位于形成薄膜晶體管的規(guī)定區(qū)域R1～R3的氧化硅膜2上，分別形成島狀的多晶硅膜(參照圖71)。在區(qū)域R1～R3上分別形成種類不同的薄膜晶體管。
如覆蓋該多晶硅膜那樣地，形成由氧化硅膜構(gòu)成的柵極絕緣膜5。然后，如圖71所示，為了控制薄膜晶體管的閾值，以例如劑量1×1012atom/cm2、加速能量60KeV向多晶硅膜注入硼，形成島狀的雜質(zhì)區(qū)域4aa。
接著，如圖72所示，通過進行規(guī)定的照相制版，在區(qū)域R1形成用于形成n型GOLD結(jié)構(gòu)的薄膜晶體管的抗蝕圖形62a，同時在形成n型LDD結(jié)構(gòu)的薄膜晶體管的區(qū)域R2、以及形成通常的P型薄膜晶體管的區(qū)域R3上，形成覆蓋區(qū)域R2、R3的抗蝕圖形62b。
以該抗蝕圖形62a、62b為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4aa注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量(雜質(zhì)濃度)。之后，通過進行灰化和藥液處理，除去抗蝕圖形62a、62b。
接著，利用濺射法在柵極絕緣膜5的整個面上形成膜厚約200nm的鉻膜(圖中未示)。接著，通過進行規(guī)定的照相制版在區(qū)域R3形成用于圖案形成柵電極的抗蝕圖形63b，同時在區(qū)域R1以及區(qū)域R2上，形成覆蓋它們的抗蝕圖形63a(參照圖73)。
接著，如圖73所示，通過以該抗蝕圖形63a、63b為掩模、對鉻膜進行濕蝕刻，在區(qū)域R3形成柵電極6a。并且，在區(qū)域R1、R2殘留覆蓋其的鉻膜6b。其后，通過進行灰化和藥液處理，除去抗蝕圖形63a、63b。
接著，如圖74所示，以殘留的鉻膜6b和柵電極6a為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV注入硼，在位于區(qū)域R3的雜質(zhì)區(qū)域4aa上形成成為p型薄膜晶體管的源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。此時，由于區(qū)域R1以及區(qū)域R2被鉻膜6b所覆蓋，所以這些區(qū)域R1、R2中不注入硼。
接著，如圖75所示，通過進行規(guī)定的照相制版在區(qū)域R1、R2上分別形成用于圖案形成柵電極的抗蝕圖形66a、66b，同時在區(qū)域R3形成覆蓋該區(qū)域R3的抗蝕圖形66c。
此時，抗蝕圖形66a被形成為與雜質(zhì)區(qū)域4ab、4ac在平面上相重疊，特別是，抗蝕圖形66a與位于漏極側(cè)的雜質(zhì)區(qū)域4ac的溝道長方向的重疊長度，被形成得長于抗蝕圖形66a與位于源極側(cè)的雜質(zhì)區(qū)域4ab的溝道長方向的重疊長度。該抗蝕圖形66a與雜質(zhì)區(qū)域4ab、4ac在平面上重疊的部分成為GOLD區(qū)域。
通過以抗蝕圖形66a、66b、66c為掩模對鉻膜6b進行蝕刻，分別在區(qū)域R1以及R2形成柵電極6a。此時，形成于區(qū)域R3的柵電極6a，由于被抗蝕圖形66c所覆蓋，所以沒有被蝕刻。
另外，通過進行濕蝕刻，成為柵電極的鉻膜的側(cè)面被蝕刻，但被蝕刻的量可以由實施過蝕刻的時間進行控制。
在殘留有該抗蝕圖形66a、66b、66c的狀態(tài)下，以該抗蝕圖形66a、66b、66c為掩模，通過以例如劑量1×1014atom/cm2、加速能量80KeV注入磷，在位于區(qū)域R1的雜質(zhì)區(qū)域4ab、4ac上，分別形成成為n型GOLD結(jié)構(gòu)的薄膜晶體管的源區(qū)的雜質(zhì)區(qū)域4ad以及成為漏區(qū)的雜質(zhì)區(qū)域4ae。
在位于區(qū)域R2的區(qū)域(雜質(zhì)區(qū)域)4aa上，分別形成成為n型LDD結(jié)構(gòu)的薄膜晶體管的源區(qū)的雜質(zhì)區(qū)域4ad以及成為漏區(qū)的雜質(zhì)區(qū)域4ae。此時，區(qū)域R3由于被抗蝕圖形66c所覆蓋，所以區(qū)域R3沒有注入磷。之后，通過進行灰化和藥液處理，除去抗蝕圖形66a、66b、66c。
接著，如圖76所示，以柵電極6a為掩模，通過以例如劑量1×1013atom/cm2、加速能量80KeV注入磷，在位于區(qū)域R1的剩余的雜質(zhì)區(qū)域4ab、4ac的部分上，分別形成成為n型GOLD結(jié)構(gòu)的薄膜晶體管的源極側(cè)的LDD區(qū)域的雜質(zhì)區(qū)域4af以及成為漏極側(cè)的LDD區(qū)域的雜質(zhì)區(qū)域4ag。
另外，在位于區(qū)域R2的雜質(zhì)區(qū)域4ab、4ac的部分上，分別形成成為n型LDD結(jié)構(gòu)的薄膜晶體管的源極側(cè)的LDD區(qū)域的雜質(zhì)區(qū)域4af以及成為漏極側(cè)的LDD區(qū)域的雜質(zhì)區(qū)域4ag。
并且，此時，向位于區(qū)域R3的、成為p型的薄膜晶體管的源區(qū)以及漏區(qū)的、注入硼的雜質(zhì)區(qū)域4ad、4ae也注入磷，但由于磷的注入量與硼的注入量相比非常小，所以向位于區(qū)域R3的雜質(zhì)區(qū)域4ad、4ae注入磷并不成為問題。
其后，與實施方式1所說明的相同，如圖77所示，在玻璃襯底1上形成由氧化硅膜構(gòu)成的層間絕緣膜7。接著，通過在該層間絕緣膜7上進行規(guī)定的照相制版處理，形成用于形成接觸孔的抗蝕圖形(圖中未示)。
通過以該抗蝕圖形為掩模、對層間絕緣膜7以及柵極絕緣膜5進行各向異性蝕刻，分別形成露出位于區(qū)域R1～R3雜質(zhì)區(qū)域的4ad的表面的接觸孔7a和露出雜質(zhì)區(qū)域4ae的表面的接觸孔7b。
接著，如填充接觸孔7a、7b那樣，在層間絕緣膜7上形成鉻膜和鋁膜的層疊膜(圖中未示)。通過在該層疊膜上進行規(guī)定的照相制版處理，形成用于形成電極的抗蝕圖形(圖中未示)。接著，通過以該抗蝕圖形為掩模進行濕蝕刻，分別在區(qū)域R1～R3形成源電極8a和漏電極8b。
如上所述，在區(qū)域R1上形成n型GOLD結(jié)構(gòu)的薄膜晶體管T1，在區(qū)域R2上形成n型LDD結(jié)構(gòu)的薄膜晶體管T2，在區(qū)域R3上形成通常的p型薄膜晶體管T3。
在n型GOLD結(jié)構(gòu)的薄膜晶體管T1中，雜質(zhì)區(qū)域4ad成為源區(qū)45，雜質(zhì)區(qū)域4ae成為漏區(qū)46，雜質(zhì)區(qū)域4ad、4ac成為GOLD區(qū)域41、42，雜質(zhì)區(qū)域4af、4ag成為LDD區(qū)域43、44。特別是，在GOLD區(qū)域41、42中，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度設(shè)定得比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度長。
而且，在n型LDD結(jié)構(gòu)的薄膜晶體管T2中，雜質(zhì)區(qū)域4ad成為源區(qū)45，雜質(zhì)區(qū)域4ae成為漏區(qū)46，雜質(zhì)區(qū)域4af、4ag成為LDD區(qū)域43、44。并且，在p型薄膜晶體管T3中，雜質(zhì)區(qū)域4ad成為源區(qū)45，雜質(zhì)區(qū)域4ae成為漏區(qū)46。
在上述液晶顯示裝置中，GOLD結(jié)構(gòu)的薄膜晶體管與LDD結(jié)構(gòu)的薄膜晶體管，按照其各自的特性，根據(jù)規(guī)定的布局被恰當(dāng)?shù)嘏渲谩＠缛缫壕?qū)動電路那樣要求ON電流的電路部，采用GOLD結(jié)構(gòu)的薄膜晶體管。然后，如像素薄膜晶體管那樣要求較低截止電流的電路部，采用LDD結(jié)構(gòu)的薄膜晶體管。
與GOLD結(jié)構(gòu)的薄膜晶體管相比，LDD結(jié)構(gòu)的薄膜晶體管的尺寸較小。因此，通過適當(dāng)?shù)嘏渲肔DD結(jié)構(gòu)的薄膜晶體管，能夠控制在液晶顯示裝置中電路部占有的面積變大。
在此，對于該GOLD結(jié)構(gòu)的薄膜晶體管和LDD結(jié)構(gòu)的薄膜晶體管的柵極部分的占有面積進行具體的比較。首先，設(shè)GOLD結(jié)構(gòu)的薄膜晶體管的柵極寬為10μm、有效柵極長為5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度為1.5μm、漏極側(cè)的LDD區(qū)域44的溝道長方向的長度為0.3μm、源極側(cè)的GOLD區(qū)域41的重疊長度為0.5μm、源極側(cè)的LDD區(qū)域44的溝道長方向的長度為0.3μm、溝道長方向的柵電極6a的寬為7μm。
一方面，設(shè)LDD結(jié)構(gòu)的薄膜晶體管的柵極寬為10μm、有效柵極長為5μm、漏極側(cè)的LDD區(qū)域44以及源極側(cè)的LDD區(qū)域44的各自的溝道長方向的長度為0.3μm。
此時，如圖78所示，關(guān)于本發(fā)明的GOLD結(jié)構(gòu)的薄膜晶體管的柵極占有面積為約70μm2，而過去的LDD結(jié)構(gòu)的薄膜晶體管的占有面積為約50μm2，可知LDD結(jié)構(gòu)的薄膜晶體管的柵極占有面積是GOLD結(jié)構(gòu)的薄膜晶體管的柵極的占有面積的約70％。
在液晶顯示裝置中，特別是，邏輯電路部占有的面積比較大。因此，通過在該邏輯電路部分采用LDD結(jié)構(gòu)的薄膜晶體管，能夠把電路部的占有面積的增大控制在最小限度。
這樣，在液晶顯示裝置中，通過恰當(dāng)?shù)卦O(shè)置GOLD結(jié)構(gòu)的薄膜晶體管或LDD結(jié)構(gòu)的薄膜晶體管以滿足對各個電路部要求的電流特性，從而能夠最大限度地發(fā)揮液晶顯示裝置的能力，同時能夠?qū)㈦娐凡康恼加忻娣e的增加抑制得最小。
另外，上述液晶顯示裝置的制造方法，僅僅是增加一個用于形成成為注入用掩模的抗蝕圖形(圖72)，就能夠在形成GOLD結(jié)構(gòu)的薄膜晶體管的同時，還形成其他不同類型的LDD結(jié)構(gòu)的薄膜晶體管及通常的薄膜晶體管。
實施方式14在此，以具有以GOLD結(jié)構(gòu)的薄膜晶體管為首的不同種類的薄膜晶體管的其他液晶顯示裝置為例。首先，先對其制造方法進行說明。經(jīng)過與前述的圖71所示的工序相同的工序，如圖79所示，在區(qū)域R1～R3上，形成用于形成種類不同的薄膜晶體管的島狀的雜質(zhì)區(qū)域4aa。
然后，如圖80所示，通過進行規(guī)定的照相制版，在區(qū)域R1形成用于形成n型GOLD結(jié)構(gòu)的薄膜晶體管的抗蝕圖形62a，同時在形成n型SD(Single Drain單漏)結(jié)構(gòu)的薄膜晶體管的區(qū)域R2、以及形成通常的P型薄膜晶體管的區(qū)域R3上，形成覆蓋區(qū)域R2、R3的抗蝕圖形62b。
以該抗蝕圖形62a、62b為掩模，以例如劑量1×1013atom/cm2、加速能量80KeV向雜質(zhì)區(qū)域4aa注入磷，形成雜質(zhì)區(qū)域4ab、4ac。該注入量成為GOLD區(qū)域的注入量。之后，通過進行灰化和藥液處理，除去抗蝕圖形62a、62b。
接著，利用濺射法在柵極絕緣膜5的整個面上形成膜厚約200nm的鉻膜(圖中未示)。接著，通過進行規(guī)定的照相制版在區(qū)域R3形成用于圖案形成柵電極的抗蝕圖形63b，同時在區(qū)域R1以及區(qū)域R2上，形成覆蓋區(qū)域R2的抗蝕圖形63a(參照圖81)。
接著，如圖81所示，通過以該抗蝕圖形63a、63b為掩模、對鉻膜進行濕蝕刻，在區(qū)域R3形成柵電極6a。并且，在區(qū)域R1、R2殘留覆蓋其的鉻膜6b。其后，通過進行灰化和藥液處理，除去抗蝕圖形63a、63b。
接著，如圖82所示，以殘留的鉻膜6b和柵電極6a為掩模，以例如劑量1×1015atom/cm2、加速能量60KeV注入硼，在位于區(qū)域R3的雜質(zhì)區(qū)域4aa上形成成為p型薄膜晶體管的源區(qū)以及漏區(qū)的雜質(zhì)區(qū)域4ad、4ae。此時，由于區(qū)域R1以及區(qū)域R2被鉻膜6b所覆蓋，所以這些區(qū)域R1、R2中不注入硼。
接著，如圖83所示，通過進行規(guī)定的照相制版在區(qū)域R1、R2上分別形成用于圖案形成柵電極的抗蝕圖形66a、66b，同時在區(qū)域R3形成覆蓋該區(qū)域R3的抗蝕圖形66c。
此時，抗蝕圖形66a被形成為與雜質(zhì)區(qū)域4ab、4ac在平面上相重疊，特別是，抗蝕圖形66a與位于漏極側(cè)的雜質(zhì)區(qū)域4ac的溝道長方向的重疊長度，被形成得長于抗蝕圖形66a與位于源極側(cè)的雜質(zhì)區(qū)域4ab的溝道長方向的重疊長度。該抗蝕圖形66a與雜質(zhì)區(qū)域4ab、4ac在平面上重疊的部分成為GOLD區(qū)域。
通過以抗蝕圖形66a、66b、66c為掩模對鉻膜進行蝕刻，分別在區(qū)域R1以及R2形成柵電極6a。此時，形成于區(qū)域R3的柵電極6a，由于被抗蝕圖形66c所覆蓋，所以沒有被蝕刻。其后，通過進行灰化和藥液處理，除去抗蝕圖形66a、66b、66c。
接著，如圖84所示，通過進行規(guī)定得照相制版處理形成覆蓋R3區(qū)域的抗蝕圖形67。之后，通過以柵電極6a以及抗蝕圖形67為掩模，以例如劑量1×1014atom/cm2、加速能量80KeV注入磷，在位于區(qū)域R1的剩余的雜質(zhì)區(qū)域4ab、4ac的部分上，分別形成成為n型GOLD結(jié)構(gòu)的薄膜晶體管的源區(qū)的雜質(zhì)區(qū)域4ad以及成為漏區(qū)的雜質(zhì)區(qū)域4ae。
另外，在位于區(qū)域R2的剩余的雜質(zhì)區(qū)域4ab、4ac上，分別形成成為n型SD結(jié)構(gòu)的薄膜晶體管的源區(qū)的雜質(zhì)區(qū)域4ad以及成為漏區(qū)的雜質(zhì)區(qū)域4ae。此時，由于區(qū)域R3被抗蝕圖形67所覆蓋，所以區(qū)域R3中并不注入磷。之后，通過進行灰化和藥液處理，除去抗蝕圖形67。
其后，經(jīng)過與上述的圖77所示的工序相同的工序，如圖85所示，在玻璃襯底1上形成由氧化硅膜構(gòu)成的層間絕緣膜7，在該層間絕緣膜7上分別形成露出位于區(qū)域R1～R3的雜質(zhì)區(qū)域4ad的表面的接觸孔7a和露出雜質(zhì)區(qū)域4ae的表面的接觸孔7b。如填充接觸孔7a、7b那樣，分別在區(qū)域R1～R3形成源電極8a和漏電極8b。
如上所述，在區(qū)域R1上形成n型GOLD結(jié)構(gòu)的薄膜晶體管T4，在區(qū)域R2上形成n型SD結(jié)構(gòu)的薄膜晶體管T5，在區(qū)域R3上形成通常的p型薄膜晶體管T6。
在n型GOLD結(jié)構(gòu)的薄膜晶體管T4中，雜質(zhì)區(qū)域4ad成為源區(qū)45，雜質(zhì)區(qū)域4ae成為漏區(qū)46，雜質(zhì)區(qū)域4ab、4ac成為GOLD區(qū)域41、42，雜質(zhì)區(qū)域4af、4ag成為LDD區(qū)域43、44。特別是，在GOLD區(qū)域41、42，位于漏極側(cè)的GOLD區(qū)域42的溝道長方向的長度，被設(shè)定得比位于源極側(cè)的GOLD區(qū)域41的溝道長方向的長度長。
另外，在n型SD結(jié)構(gòu)的薄膜晶體管T5中，雜質(zhì)區(qū)域4ad成為源區(qū)45，雜質(zhì)區(qū)域4ae成為漏區(qū)46。而且，在p型薄膜晶體管T6中，雜質(zhì)區(qū)域4ad成為源區(qū)45，雜質(zhì)區(qū)域4ae成為漏區(qū)46。
在上述液晶顯示裝置中，GOLD結(jié)構(gòu)的薄膜晶體管與SD結(jié)構(gòu)的薄膜晶體管，按照其各自的特性，根據(jù)規(guī)定的布局被恰當(dāng)?shù)嘏渲谩＠缛邕壿嬰娐纺菢硬灰竽蛪旱碾娐凡?，采用SD結(jié)構(gòu)的薄膜晶體管。另外，如液晶驅(qū)動電路和像素部(薄膜晶體管)那樣要求耐壓的電路部，采用GOLD結(jié)構(gòu)的薄膜晶體管。
而且，與GOLD結(jié)構(gòu)的薄膜晶體管相比，LDD結(jié)構(gòu)的薄膜晶體管的尺寸小。因此，通過恰當(dāng)?shù)卦O(shè)置LDD結(jié)構(gòu)的薄膜晶體管，能夠?qū)⒁壕э@示裝置中電路部占有面積的增加抑制得最小。
在此，對于該GOLD結(jié)構(gòu)的薄膜晶體管和SD結(jié)構(gòu)的薄膜晶體管的柵極部分的占有面積進行具體的比較。首先，設(shè)GOLD結(jié)構(gòu)的薄膜晶體管的柵極寬為10μm、有效柵極長為5μm、漏極側(cè)的GOLD區(qū)域42的重疊長度為1.5μm、源極側(cè)的GOLD區(qū)域41的重疊長度為0.5μm、溝道長方向的柵電極6a的寬度為7μm。一方面，設(shè)SD結(jié)構(gòu)的薄膜晶體管的柵極寬為10μm、有效柵極長為5μm。
此時，如圖86所示，關(guān)于本發(fā)明的GOLD結(jié)構(gòu)的薄膜晶體管的柵極占有面積為約70μm2，而過去的SD結(jié)構(gòu)的薄膜晶體管的占有面積為約50μm2，可知SD結(jié)構(gòu)的薄膜晶體管的柵極占有面積是GOLD結(jié)構(gòu)的薄膜晶體管的柵極的占有面積的約70％。
在液晶顯示裝置中，特別是，邏輯電路部占有的面積比較大。因此，通過在該邏輯電路部分采用SD結(jié)構(gòu)的薄膜晶體管，能夠把電路部的占有面積的增大控制在最小限度。
這樣，在液晶顯示裝置中，通過恰當(dāng)?shù)卦O(shè)置GOLD結(jié)構(gòu)的薄膜晶體管或SD結(jié)構(gòu)的薄膜晶體管以滿足對各個電路部要求的電流特性，從而能夠最大限度地發(fā)揮液晶顯示裝置的能力，同時能夠?qū)㈦娐凡康恼加忻娣e的增加抑制得最小。
另外，上述液晶顯示裝置的制造方法，僅僅是增加一個用于形成成為注入用掩模的抗蝕圖形(圖80)，就能夠在形成GOLD結(jié)構(gòu)的薄膜晶體管的同時，還形成其他不同類型的LDD結(jié)構(gòu)的薄膜晶體管及通常的薄膜晶體管。
并且，在實施方式13、14中說明的液晶顯示裝置中，把在源極側(cè)和漏極側(cè)的雙方具有GOLD區(qū)域的薄膜晶體管，作為GOLD結(jié)構(gòu)的薄膜晶體管進行了舉例說明，但也可以采用僅在漏極側(cè)具有GOLD區(qū)域的薄膜晶體管。
另外，以在區(qū)域R3形成通常的p型薄膜晶體管的情況為例進行了說明，但也可以根據(jù)需要形成LDD結(jié)構(gòu)的薄膜晶體管或GOLD結(jié)構(gòu)的薄膜晶體管、或者兼具LDD結(jié)構(gòu)和GOLD結(jié)構(gòu)的結(jié)構(gòu)的薄膜晶體管。由此，能夠提高p型薄膜晶體管的耐壓。
另外，在上述的各實施方式中，作為薄膜晶體管，是以在形成有源區(qū)以及漏區(qū)等的半導(dǎo)體層上、隔著柵極絕緣膜而形成柵電極、即所謂的平板結(jié)構(gòu)的薄膜晶體管為例進行說明的。
作為關(guān)于本發(fā)明的GOLD結(jié)構(gòu)的薄膜晶體管，不限于這種平板結(jié)構(gòu)的薄膜晶體管，也可以采用在柵電極上隔著柵極絕緣膜形成成為源區(qū)以及漏區(qū)等的半導(dǎo)體層、即所謂的逆交錯結(jié)構(gòu)的薄膜晶體管。
在如此的逆交錯結(jié)構(gòu)的薄膜晶體管中，由于與從包含位于柵電極的一個側(cè)部的平面與半導(dǎo)體層相交的部分到溝道區(qū)為止的、柵電極和一個GOLD區(qū)域相對地重疊的部分的溝道長方向的GOLD長(第1重疊長度)相比，從包含柵電極的另一個側(cè)部的平面與半導(dǎo)體層相交的部分到溝道區(qū)為止的、柵電極和另一個GOLD區(qū)域相對地重疊的部分的溝道長方向的GOLD長(第2重疊長度)被形成得更長，所以與平板型的薄膜晶體管的情況相同，能在不損害源-漏耐壓的情況下減少薄膜晶體管的寄生電容。
另外，在如此的逆交錯結(jié)構(gòu)的薄膜晶體管中，先形成柵電極，在該柵電極上隔著柵極絕緣膜形成半導(dǎo)體層。然后，對于該半導(dǎo)體層，在與柵電極的位置關(guān)系上，通過例如形成抗蝕圖形等規(guī)定的注入掩模、進行離子注入，與平板結(jié)構(gòu)的薄膜晶體管相同，形成規(guī)定的GOLD區(qū)域、LDD區(qū)域、源區(qū)以及漏區(qū)。
雖然對本發(fā)明進行了詳細地說明，但這些僅是為了例示，并不成為限定，應(yīng)明確地理解發(fā)明的宗旨和范圍僅由權(quán)利要求書限定。
權(quán)利要求
1.一種半導(dǎo)體器件，包含具有半導(dǎo)體層、絕緣膜以及電極、形成于規(guī)定的襯底上的半導(dǎo)體元件，其特征在于，所述半導(dǎo)體元件，包含第1元件，所述第1元件具有形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第1雜質(zhì)區(qū)域，與所述第1雜質(zhì)區(qū)域間隔距離而形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第2雜質(zhì)區(qū)域，在位于所述第1雜質(zhì)區(qū)域和所述第2雜質(zhì)區(qū)域之間的所述半導(dǎo)體層的部分上、與所述第1雜質(zhì)區(qū)域以及所述第2雜質(zhì)區(qū)域分別間隔距離而形成、成為具有規(guī)定的溝道長的溝道的溝道區(qū)，在位于所述第1雜質(zhì)區(qū)域和所述溝道區(qū)之間的所述半導(dǎo)體層的部分上、與所述溝道區(qū)相接而形成、具有比所述第1雜質(zhì)區(qū)域低的雜質(zhì)濃度的第3雜質(zhì)區(qū)域，在位于所述第2雜質(zhì)區(qū)域和所述溝道區(qū)之間的所述半導(dǎo)體層的部分上、與所述溝道區(qū)相接而形成、具有比所述第2雜質(zhì)區(qū)域低的雜質(zhì)濃度的第4雜質(zhì)區(qū)域；在所述第1元件中，所述電極，具有相對的一個側(cè)部以及另一個側(cè)部，與所述溝道區(qū)、所述第3雜質(zhì)區(qū)域的部分以及所述第4雜質(zhì)區(qū)域的部分相對地重疊形成，所述第1絕緣膜分別與所述半導(dǎo)體層和所述電極相接地形成在所述半導(dǎo)體層和所述電極之間，與從包含所述一個側(cè)部的平面與所述半導(dǎo)體層相交的部分到所述溝道區(qū)為止的、所述電極和所述第3雜質(zhì)區(qū)域相對并重疊的部分的溝道長方向的第1重疊長相比，從包含所述另一個側(cè)部的平面與所述半導(dǎo)體層相交的部分到所述溝道區(qū)為止的、所述電極和所述第4雜質(zhì)區(qū)域相對并重疊的部分的溝道長方向的第2重疊長被形成得更長。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第2重疊長的長度為大于等于0.5μm且小于等于2.5μm。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第1重疊長的長度小于等于1.0μm。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第1重疊長的長度與所述第2重疊長的長度的差大于等于0.6μm。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，具有形成在所述襯底上的第2絕緣膜，所述半導(dǎo)體層形成在所述第2絕緣膜上。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層是多晶硅及非晶硅中的一種。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯底包括玻璃襯底。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體元件形成有多個；所述半導(dǎo)體元件，進一步包含第2元件和第3元件中的至少一個，所述第2元件具有形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第5雜質(zhì)區(qū)域，與所述第5雜質(zhì)區(qū)域間隔距離而形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第6雜質(zhì)區(qū)域，在位于所述第5雜質(zhì)區(qū)域和所述第6雜質(zhì)區(qū)域之間的所述半導(dǎo)體層的部分上、與所述第5雜質(zhì)區(qū)域以及所述第6雜質(zhì)區(qū)域分別間隔距離而形成、成為具有規(guī)定的溝道長的溝道的溝道區(qū)，在從所述第5雜質(zhì)區(qū)域到所述溝道區(qū)上形成的、具有比所述第5雜質(zhì)區(qū)域低的雜質(zhì)濃度的第7雜質(zhì)區(qū)域，以及，在從所述第6雜質(zhì)區(qū)域到所述溝道區(qū)上形成的、具有比所述第6雜質(zhì)區(qū)域低的雜質(zhì)濃度的第8雜質(zhì)區(qū)域；所述第3元件具有形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第9雜質(zhì)區(qū)域，與所述第9雜質(zhì)區(qū)域間隔距離而形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第10雜質(zhì)區(qū)域，以及，在位于所述第9雜質(zhì)區(qū)域和所述第10雜質(zhì)區(qū)域之間的所述半導(dǎo)體層的部分上形成的、成為具有規(guī)定的溝道長的溝道區(qū)的溝道區(qū)；在所述第2元件中，所述電極，具有相對的一個側(cè)部以及另一個側(cè)部，與所述整個溝道區(qū)相對地重疊形成，所述第7雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述一個側(cè)部形成在大致相同的平面上，同時所述第8雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述另一個側(cè)部形成在大致相同的平面上；在所述第3元件中，所述電極，具有相對的一個側(cè)部以及另一個側(cè)部，與所述整個溝道區(qū)相對地重疊形成，所述第9雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述一個側(cè)部形成在大致相同的平面上，同時所述第10雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述另一個側(cè)部形成在大致相同的平面上。
9.一種半導(dǎo)體器件，包含具有半導(dǎo)體層、絕緣膜以及電極、形成于規(guī)定的襯底上的半導(dǎo)體元件，其特征在于，所述半導(dǎo)體元件，包含第1元件，所述第1元件具有形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第1雜質(zhì)區(qū)域，與所述第1雜質(zhì)區(qū)域間隔距離而形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第2雜質(zhì)區(qū)域，在位于所述第1雜質(zhì)區(qū)域和所述第2雜質(zhì)區(qū)域之間的所述半導(dǎo)體層的部分上、與所述第2雜質(zhì)區(qū)域間隔距離而形成、成為具有規(guī)定的溝道長的溝道的溝道區(qū)，在位于所述第1雜質(zhì)區(qū)域和所述溝道區(qū)之間的所述半導(dǎo)體層的部分上、與所述溝道區(qū)相接而形成、具有比所述第2雜質(zhì)區(qū)域低的雜質(zhì)濃度的第3雜質(zhì)區(qū)域；在所述第1元件中，所述電極，具有相對的一個側(cè)部以及另一個側(cè)部，與所述溝道區(qū)以及所述第3雜質(zhì)區(qū)域的部分相對地重疊形成，所述第1絕緣膜分別與所述半導(dǎo)體層和所述電極相接地形成在所述半導(dǎo)體層和所述電極之間，所述第1雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述一個側(cè)部形成在大致相同的平面上，同時到包含所述另一個側(cè)部的平面與所述半導(dǎo)體層相交的部分為止的、所述電極和所述第3雜質(zhì)區(qū)域相對并重疊的部分的溝道長方向的長度被形成為具有規(guī)定的長度。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述重疊長度大于等于0.5μm且小于等于2.5μm。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，具有形成在所述襯底上的第2絕緣膜，所述半導(dǎo)體層形成在所述第2絕緣膜上。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層是多晶硅及非晶硅中的一種。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述襯底包括玻璃襯底。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述半導(dǎo)體元件形成有多個；所述半導(dǎo)體元件，進一步包含第2元件和第3元件中的至少一個，所述第2元件具有形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第5雜質(zhì)區(qū)域，與所述第5雜質(zhì)區(qū)域間隔距離而形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第6雜質(zhì)區(qū)域，在位于所述第5雜質(zhì)區(qū)域和所述第6雜質(zhì)區(qū)域之間的所述半導(dǎo)體層的部分上、與所述第5雜質(zhì)區(qū)域以及所述第6雜質(zhì)區(qū)域分別間隔距離而形成、成為具有規(guī)定的溝道長的溝道的溝道區(qū)，在從所述第5雜質(zhì)區(qū)域到所述溝道區(qū)上形成的、具有比所述第5雜質(zhì)區(qū)域低的雜質(zhì)濃度的第7雜質(zhì)區(qū)域，以及，在從所述第6雜質(zhì)區(qū)域到所述溝道區(qū)上形成的、具有比所述第6雜質(zhì)區(qū)域低的雜質(zhì)濃度的第8雜質(zhì)區(qū)域；所述第3元件具有形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第9雜質(zhì)區(qū)域，與所述第9雜質(zhì)區(qū)域間隔距離而形成在所述半導(dǎo)體層上、具有規(guī)定的雜質(zhì)濃度的第10雜質(zhì)區(qū)域，以及，在位于所述第9雜質(zhì)區(qū)域和所述第10雜質(zhì)區(qū)域之間的所述半導(dǎo)體層的部分上形成的、成為具有規(guī)定的溝道長的溝道區(qū)的溝道區(qū)；在所述第2元件中，所述電極，具有相對的一個側(cè)部以及另一個側(cè)部，與所述整個溝道區(qū)相對地重疊形成，所述第7雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述一個側(cè)部形成在大致相同的平面上，同時所述第8雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述另一個側(cè)部形成在大致相同的平面上；在所述第3元件中，所述電極，具有相對的一個側(cè)部以及另一個側(cè)部，與所述整個溝道區(qū)相對地重疊形成，所述第9雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述一個側(cè)部形成在大致相同的平面上，同時所述第10雜質(zhì)區(qū)域和所述溝道區(qū)的接合部以及所述另一個側(cè)部形成在大致相同的平面上。
全文摘要
在玻璃襯底(1)上形成有氮化硅膜(2)以及氧化硅膜(3)。在該氧化硅膜(3)上，形成有包含源區(qū)(45)、漏區(qū)(46)、具有規(guī)定的溝道長的溝道區(qū)(40)、具有比源區(qū)低的雜質(zhì)濃度的GOLD區(qū)域(41)、具有比漏區(qū)低的雜質(zhì)濃度的GOLD區(qū)域(42)、柵極絕緣膜(5)以及柵電極(6a)的薄膜晶體管T。柵電極(6a)與GOLD區(qū)域(42)在平面上重疊的部分的溝道長方向的長度(G2)，被設(shè)定得比柵電極(6a)與GOLD區(qū)域(41)在平面上重疊的部分的溝道長方向的長度(G1)要長。由此，獲得寄生電容進一步降低的半導(dǎo)體器件。
文檔編號H01L27/08GK1691355SQ20051006577
公開日2005年11月2日 申請日期2005年4月15日 優(yōu)先權(quán)日2004年4月21日
發(fā)明者豐田吉彥, 坂本孝雄, 須賀原和之 申請人:三菱電機株式會社