專利名稱：具有低介電常數(shù)介電層的半導體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體制造，且特別是涉及一種制造具低介電常數(shù)介電層的元件的改良方法。
背景技術(shù)：
隨著半導體元件的密度的增加，以及電路構(gòu)件的尺寸的縮減，電阻電容(RC)延遲時間對電路性能的影響日益提高。為了降低電阻電容延遲，需將傳統(tǒng)介電質(zhì)轉(zhuǎn)換成低介電常數(shù)介電質(zhì)。以這些低介電常數(shù)介電材料作為內(nèi)金屬介電質(zhì)(IMD)以及內(nèi)層介電質(zhì)(ILD)，特別有其效用。然而，低介電常數(shù)介電質(zhì)在制造工藝期間，特別在制造內(nèi)連線的導電材料的工藝期間，會引發(fā)一些問題。
一般利用高能量的等離子體蝕刻工藝圖案化并蝕刻導電材料。在其它工藝系統(tǒng)中，圖案化低介電常數(shù)材料時，是通過光刻膠的應用與圖案化。通過光刻膠掩膜來蝕刻低介電常數(shù)材料，接著利用高能量的等離子體蝕刻工藝移除光刻膠。由于低介電常數(shù)材料較軟、化學穩(wěn)定性較低、更具多孔性或上述因素的任意組合，因此低介電常數(shù)材料較易遭受等離子體蝕刻損害。等離子體損害本身可產(chǎn)生較高的漏電流、較低的崩潰電壓、并造成低介電常數(shù)介電材料的介電常數(shù)的改變。
圖1為鑲嵌結(jié)構(gòu)的剖面示意圖。介電層12已設(shè)置在導線層11上。介層窗孔14自溝渠15向下延伸。當銅填入后，介層窗孔14連接兩導線層。由于銅的高擴散性與在硅中扮演在結(jié)合中心的趨勢，進行步驟時必須確保所有的銅限制在鑲嵌結(jié)構(gòu)中。傳統(tǒng)上，大都借助于阻擋層18的導入，此阻擋層18襯在溝渠15與介層窗孔14的側(cè)壁上，如圖2所示。
在制造工藝期間，低介電常數(shù)介電質(zhì)的表面易受損害。多孔性低介電常數(shù)介電質(zhì)，例如多孔性硅土，特別容易受損。當表面孔洞受損時，工藝化學物質(zhì)可能會穿透而進入介電質(zhì)中，進而導致其介電常數(shù)提高。低介電常數(shù)介電質(zhì)的損傷會造成溝渠地面21與溝渠側(cè)壁23的表面粗化，如圖1與圖2所示。如此一來，意味著阻擋層18的厚度需比正常厚度大，如圖2所示，以確保無薄貼片讓銅移動穿過。無前述粗化問題下，阻擋層的厚度約300即足以遏制銅，反之，于粗糙溝渠表面存在下，則必須將阻擋層的厚度增加到至少500。
如同上述，介電質(zhì)損傷會造成較高的漏電流、較低的崩潰電壓、以及低介電常數(shù)介電材料的介電常數(shù)的改變。有鑒于這些與其它問題，因此亟需可改善低介電常數(shù)介電質(zhì)制造的方法。
發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種制造具有低介電常數(shù)介電質(zhì)的半導體元件的改良方法，其中本發(fā)明的較佳實施例可解決或防止上述或其它問題，并具有技術(shù)優(yōu)勢。
本發(fā)明的一較佳實施例中，提供了一種制造具有低介電常數(shù)介電層的半導體元件的方法。沉積碳氫化合物層于低介電常數(shù)介電層上。在較佳實施例中，沉積此碳氫化合物層時利用等離子體增強化學氣相沉積(PECVD)工藝，并使用乙烯(C2H4)或己烷衍生物α-松油烯[(CH3)2CHC6H6CH3]作為前驅(qū)材料。在實施例中，還至少包括利用等離子體蝕刻在碳氫化合物層與低介電常數(shù)介電層中形成凹陷特征。根據(jù)本發(fā)明的實施例，碳會擴散至低介電常數(shù)介電層，因此可降低等離子體處理對低介電常數(shù)介電層所造成的傷害。
在本發(fā)明的另一實施例中，提供了一種修補半導體制造工藝中所造成的低介電常數(shù)介電質(zhì)的碳耗損傷害。此方法至少包括利用等離子體增強化學氣相沉積反應工藝來反應前驅(qū)材料，以沉積碳氫化合物層于低介電常數(shù)介電層上。在較佳實施例中，碳氫化合物層至少包括介于約20至約95原子百分比的碳；介于約5至約80原子百分比的氫；以及介于約0至約5原子百分比的氧。
還有一些實施例至少包括一種具有低介電常數(shù)介電層的半導體元件，其中此低介電常數(shù)介電層具有經(jīng)碳調(diào)節(jié)區(qū)鄰近于溝渠側(cè)壁。在較佳實施例中，經(jīng)碳調(diào)節(jié)區(qū)的碳濃度低于主介電區(qū)的碳濃度不超過約5％。
以下將描述本發(fā)明的實施例的附加特征與優(yōu)點，這些附加特征與優(yōu)點形成本發(fā)明的權(quán)利要求的課題。所屬技術(shù)領(lǐng)域的技術(shù)人員應可了解到其可輕易地以所披露的特定實施例為基礎(chǔ)，來修正或設(shè)計其它結(jié)構(gòu)或工藝，以實現(xiàn)本發(fā)明的目的。所屬技術(shù)領(lǐng)域的技術(shù)人員亦應可了解到，所描述的示范實施例上中這類的等效架構(gòu)與變化并不脫離權(quán)利要求中所提出的本發(fā)明的精神與范圍。
為了更完整了解本發(fā)明及其優(yōu)點，請參照上述輔以所附附圖所作的說明。其中，所附的附圖包括圖1與圖2為在半導體元件在傳統(tǒng)鑲嵌工藝中的中間步驟的剖面圖，其中表示出低介電常數(shù)介電質(zhì)表面的粗化損傷。
圖3為依照本發(fā)明一較佳實施例的一種在半導體元件在示范鑲嵌工藝中的中間步驟的剖面圖，其中進一步表示出CxHy層。
圖4為依照本發(fā)明一較佳實施例的一種在半導體元件在示范鑲嵌工藝中的中間步驟的剖面圖，其中進一步表示出經(jīng)碳調(diào)節(jié)的區(qū)域鄰近于溝渠側(cè)壁。
圖5為依照本發(fā)明一較佳實施例的一種在半導體元件在示范鑲嵌工藝中的中間步驟的剖面圖，其中進一步表示出化學機械研磨前的結(jié)構(gòu)。
圖6為依照本發(fā)明一較佳實施例的一種在半導體元件在示范鑲嵌工藝中的中間步驟的剖面圖，其中進一步表示出化學機械研磨平坦化的結(jié)構(gòu)。
在不同附圖中的相對應圖號與符號一般表示相對應的部分，除非另有指定。附圖表示成可清楚顯示較佳實施例的相關(guān)方面，而無需依比例表示。主要元件標記說明11導線層 12介電層14介層窗孔 15溝渠18阻擋層 21溝渠地面23溝渠側(cè)壁 85雙重金屬鑲嵌結(jié)構(gòu)86溝渠 104介層窗106溝渠 116阻擋層300鑲嵌結(jié)構(gòu) 301基材303第一蝕刻終止層305低介電常數(shù)介電層307碳氫化合物層 308碳覆膜309經(jīng)碳調(diào)節(jié)的區(qū)域310導體層具體實施方式
以下將詳細討論本較佳實施例的操作與制造。然而，在此所述實施例與例子并非本發(fā)明僅有的應用或運用。在此所討論的特定實施例僅為制造或使用本發(fā)明的特定方式的舉例說明，并非用以限制本發(fā)明或權(quán)利要求的范圍。
本發(fā)明有關(guān)于半導體元件的制造，且特別是有關(guān)于多孔洞的低介電常數(shù)介電層的制造與處理。此低介電常數(shù)介電層可包括許多薄膜或許多層，但實施例并不限于這些型態(tài)。以下將以特定內(nèi)容，即在鑲嵌工藝中銅導線與介層窗的制造，來描述本發(fā)明的較佳實施例?？上嘈诺囊稽c是，當本發(fā)明的實施例應用在此工藝中時，將具有明顯優(yōu)勢。更可相信的一點是，當本發(fā)明的實施例運用在其它關(guān)注低介電常數(shù)介電層的性能的半導體制造應用上，亦具有其優(yōu)勢。更可相信的一點是，在此所描述的實施例將有利于其它未特別提及的集成電路內(nèi)連線的應用。因此，在此所討論的特定實施例僅用以說明制造與應用本發(fā)明的特定方法，并非用以限制本發(fā)明的范圍。
現(xiàn)請參照圖3，其為欲依照本發(fā)明的較佳實施例與示范鑲嵌工藝來進行處理的一種中間代表性的鑲嵌結(jié)構(gòu)300的剖面圖。圖3所示為半導體的基材301，此基材301可例如至少包括硅、絕緣層上有硅(SOI)、功能性與邏輯元件、其它內(nèi)連線層或其組合。以下為描述本發(fā)明的實施例的目的，基材301至少包括內(nèi)層介電層(ILD)以及導電內(nèi)連線。鑲嵌工藝的詳細說明，Bao等人已在美國專利案編號第6,248,665號以及美國專利申請案公開編號第2004/0121583號中加以描述，在此一并列入?yún)⒖肌?br>
請再次參照圖3，第一蝕刻終止層303位于基材301上。低介電常數(shù)介電層305位于第一蝕刻終止層303上，其中此低介電常數(shù)介電層305亦稱為內(nèi)金屬介電層(IMD)、內(nèi)層介電層(ILD)或介電層。
根據(jù)較佳實施例，雖然其它的等離子體工藝或薄膜沉積方法也適用，但較佳為利用等離子體增強化學氣相沉積方式沉積碳氫化合物層307，其中此碳氫化合物層307至少包括CxHy。碳氫化合物層307由有機分子前驅(qū)物所構(gòu)成，且形成于等離子體增強化學氣相沉積反應器中。合適的前驅(qū)物包括具有充分的揮發(fā)性的碳氫化合物，如此一來，這些碳氫化合物可在反應容器中形成蒸氣。較佳的前驅(qū)物為經(jīng)取代的己烷衍生物α-松油烯(Substituted Hexane Derivativeα-terpinene；ATRP)[(CH3)2CHC6H6CH3]或乙烯(C2H4)。替代的前驅(qū)物包括任何其它碳氫化合物，較佳是具有碳-碳雙鍵的碳氫化合物。通過控制等離子體增強化學氣相沉積工藝的參數(shù)，例如溫度、壓力、射頻電力、以及氣體流率，可適當?shù)爻练e碳氫化合物的前驅(qū)物。在溝渠深度約2000時，碳氫化合物層307的厚度通常約介于40至50之間。
等離子體增強化學氣相沉積工藝較佳包括惰性載氣，例如氦氣。氦氣的流量可介于約25sccm至約10000sccm之間，較佳介于約50sccm至約5000sccm之間?；牡臏囟冉橛诩s25℃至約400℃，且較佳介于約125℃至約350℃之間。射頻功率密度介于約50W至約2500W，且較佳介于約50W至約1500W。在沉積工藝中，反應器溫度介于約100mTorr至約10000mTorr之間，較佳介于約500mTorr至約8000mTorr之間。較合適的碳氫化合物層307的沉積時間約在10秒內(nèi)。
碳氫化合物層307較佳至少包括介于約20至約95原子百分比的碳；介于約0至約5原子百分比的氧；以及介于約5至約80原子百分比的氫。在薄膜的沉積工藝期間，受控制的主要工藝變量為射頻功率、前驅(qū)物流率、反應器壓力以及基材溫度。
請參照圖4，其為圖3的中間半導體元件經(jīng)進一步形成各向異性蝕刻的中間雙重金屬鑲嵌結(jié)構(gòu)85后的側(cè)視剖面圖。在此中間的雙重金屬鑲嵌結(jié)構(gòu)85中，由介層窗104與上方的溝渠106所構(gòu)成的凹陷特征。
制造第一雙重金屬鑲嵌結(jié)構(gòu)85時，先利用光刻圖案化以及各向異性蝕刻，來形成介層窗104穿過低介電常數(shù)介電層305、以及至少一部分第一蝕刻終止層303。接下來，利用相似的工藝來光刻圖案化與各向異性蝕刻，以形成溝渠106穿過第一蝕刻終止層303、以及部分低介電常數(shù)介電層305。這些步驟形成溝渠106位于且圍繞在介層窗104的上方?？闪私獾囊稽c是，溝渠106可包圍一或多個介層窗104，溝渠106與介層窗104可形成于不同的堆棧內(nèi)金屬介電層中，其中這些不同的堆棧內(nèi)金屬介電層之間形成有另一個蝕刻終止層。還可了解到低介電常數(shù)介電層305的表面可包括其它凹陷的特征，例如溝渠86，以容納更多內(nèi)層導電層。
如同先前所提及的傳統(tǒng)低介電常數(shù)介電層工藝，溝渠蝕刻工藝會傷及溝渠側(cè)壁。然而，本發(fā)明的實施例可避免此問題。此乃由于在溝渠蝕刻期間，碳從碳氫化合物層307移轉(zhuǎn)至溝渠86、溝渠106以及介層窗104的側(cè)壁，而形成碳覆膜308。如同在本發(fā)明中所采用的碳氫化合物層307的材料一樣，碳覆膜308包括多種材料，不僅僅是純碳而已。
碳覆膜308可至少包括碳氫化合物、含碳有機材料、至少包括碳、氫與氧的材料或多種碳材料的混合。申請人假設(shè)碳轉(zhuǎn)移的工藝通過聚合反應工藝而發(fā)生。因此，申請人建議碳覆膜308在某種程度上可至少包括高分子聚合物層。在本發(fā)明的實施例中，碳覆膜308通常至少包括碳源，而從碳源處，碳可擴散至鄰近的介電區(qū)。
在碳覆膜308沉積于溝渠側(cè)壁上之后，碳自碳覆膜308擴散至低介電常數(shù)介電層305中。此擴散過程形成經(jīng)碳調(diào)節(jié)的區(qū)域309鄰近于低介電常數(shù)介電層305的溝渠側(cè)壁，其中經(jīng)碳調(diào)節(jié)的區(qū)域309的厚度為x。x較佳介于約300至500之間。根據(jù)本發(fā)明的較佳實施例，經(jīng)碳調(diào)節(jié)的區(qū)域309可部分修補由傳統(tǒng)溝渠蝕刻或等離子體處理所造成的碳消耗的損傷。
傳統(tǒng)上，在含碳的低介電常數(shù)介電質(zhì)中形成溝渠時，鄰近于溝渠側(cè)壁的區(qū)域通常會產(chǎn)生碳的消耗。這樣的消耗通常相當嚴重。一般而言，鄰近于溝渠側(cè)壁的碳濃度相對于主介電區(qū)的碳的濃度下降至少5％至10％。
用以修補碳消耗的實施例并不限于上述至少包括溝渠側(cè)壁的實施例。一般而言，等離子體處理會消耗介電質(zhì)表面區(qū)的碳。較佳實施例將表面碳的濃度復原至原來濃度的至少95％。
在另一些實施例中，經(jīng)碳調(diào)節(jié)的區(qū)域309亦可稱為富含碳的區(qū)域，其中鄰近于溝渠側(cè)壁的碳濃度可提高至高于主介電質(zhì)的碳濃度。然而，申請人發(fā)現(xiàn)較佳實施例并未要求將介電質(zhì)的碳的增加量作為碳的消耗量不超過5％的限制，其中碳的消耗在不超過5％的情況下，相信即可獲得適當?shù)慕殡娰|(zhì)性能。
如同以上所述，在傳統(tǒng)工藝中，一種低介電常數(shù)介電質(zhì)的損害使低介電常數(shù)介電層表面粗化。申請人發(fā)現(xiàn)傳統(tǒng)上經(jīng)處理過的介電質(zhì)層具有平均表面粗化值34.7，表面粗化值的均方根為44.16，且最大表面粗化值為447.88。然而，根據(jù)較佳實施例，申請人發(fā)現(xiàn)介電層具有平均表面粗化值11.1，表面粗化值的均方根為14.2，且最大表面粗化值為314.8。經(jīng)降低表面損傷的結(jié)果，申請人發(fā)現(xiàn)測試元件的電阻電容(RC)值降低10％。
在修補形成溝渠時所造成的碳消耗后，利用溫度介于約300℃至約400℃的熱處理，來移除殘余的碳氫化合物層307、碳覆膜308或任何碳的殘余。一般而言，這樣的熱處理可輕易地整合至另一工藝中。
接下來請參照圖4，低介電常數(shù)介電層305包括介電常數(shù)小于約4的介電質(zhì)。這樣的介電質(zhì)包括例如摻雜碳的二氧化硅，亦稱為有機硅玻璃(Organo-silicate Glass；OSG)以及碳氧化物。在替代實施例中，低介電常數(shù)材料可包括沉積于半導體結(jié)構(gòu)的表面上的硼磷硅玻璃(BorophosphosilicateGlass；BPSG)、硼硅玻璃(Borosilicate Glass；BSG)、以及磷硅玻璃(Phosphosilicate；PSG)，這些材料層的厚度介于約5000至約9000之間，且較佳經(jīng)平坦化。示范的有機低介電常數(shù)材料包括聚芳基酯(polyaryleneether)、氫硅酸鹽(hydrogen silsesquioxane；HSQ)、含甲基的硅酸鹽(methylsilsesquioxane；MSQ)、聚硅酸鹽(polysilsesquioxane)、聚亞胺(polyimide)、苯環(huán)丁烯(benzocyclobutene；BCB)、以及非晶系聚四氟乙烯(amorphouspolytetrafluoroethylene；PTFE)(通常又稱特氟龍，Teflon)。適合本發(fā)明的方法的其它類型的低介電常數(shù)材料包括氟硅玻璃(Fluorinated SilicateGlass；FSG)，例如摻雜氟的二甲基硅酸鹽[fluorine-doped-(O-Si(CH3)2-O)-]。
低介電常數(shù)介電層305亦可包括一種低介電常數(shù)介電質(zhì)，此種低介電常數(shù)介電質(zhì)通常稱為超低介電常數(shù)(Extreme Low-k；ELK)介電質(zhì)。超低介電常數(shù)介電質(zhì)一般具有低于約2的介電常數(shù)，且這些超低介電常數(shù)介電質(zhì)包括多孔洞的介電質(zhì)。合適的超低介電常數(shù)介電材料可包括氮化硅、氧化硅、旋涂玻璃(SOG)、等離子體增強(PE)的四乙氧基硅甲烷(Tetraethoxysilane；TEOS)、鹵化的氧化硅以及氟硅玻璃。
其它較佳的超低介電常數(shù)介電質(zhì)包括含有未反應且孔洞生成的材料或致孔劑(porogen)。將致孔劑加熱至高于其分解溫度，而在介電質(zhì)中形成孔洞。舉例而言，陶氏化學(Dow Chemical)的多孔性SILK產(chǎn)品與日本合成橡膠股份有限公司(JSR Corporation)的商品JSR 5109為合適的商用低介電常數(shù)前驅(qū)物，其中這些低介電常數(shù)前驅(qū)物利用有機母體材料(OrganicHost Material)。在較佳實施例中，低介電常數(shù)介電質(zhì)至少包括希普勵(Shipley)公司所提供的商用ZIRKONTM低介電常數(shù)內(nèi)層介電質(zhì)。ZIRKONTM低介電常數(shù)內(nèi)層介電質(zhì)是一種以含甲基的硅酸鹽(MSQ)為基礎(chǔ)材料與散布在溶劑丙二醇單甲基醚酯(PGMEA)中的丙烯酸(acrylic)、高分子聚合物系統(tǒng)的納米微粒致孔劑的混合。另一種替代的較佳超低介電常數(shù)包括等離子體增強化學氣相沉積的SiwOxCyHz，因為不論其有或沒有致孔劑，均具有達成k＜2的可能性。
較佳是利用傳統(tǒng)的旋轉(zhuǎn)涂布機來沉積ZIRKONTM低介電常數(shù)內(nèi)層介電質(zhì)。待沉積后，較佳在垂直爐管中進行部分修復以交互連結(jié)母體，其中溫度介于約250℃至300℃之間。ZIRKONTM低介電常數(shù)內(nèi)層介電質(zhì)的致孔劑的衰減開始于約275℃，且完全衰減發(fā)生在約450℃。
已知多孔性低介電常數(shù)材料的開放性孔洞會使性能下降。因此，實施例可選擇性地包括孔洞密封方法，例如利用氬與氨的等離子體孔洞密封法、有機金屬孔洞密封法、氣相孔洞密封法或者較佳的電子束孔洞密封法。電子束孔洞密封法運用典型狀況下的電子束，此典型狀況為2000～5000keV、1～6mA以及75～100μC/cm2。
根據(jù)傳統(tǒng)處理且請參照圖5，全面性沉積阻擋層116，以至少襯在雙重金屬鑲嵌結(jié)構(gòu)85上。阻擋層116的厚度較佳約為10至100之間，且此阻擋層116可阻擋銅的擴散。阻擋層116可包括金屬氮化物，例如氮化鉭(TaN)、氮化鈦(TiN)、氮化鎢(WN)、氮化鋱(TbN)、氮化釩(VN)、氮化鋯(ZrN)、氮化鉻(CrN)、碳化鎢(WC)、碳氮化鎢(WCN)、氮化鈮(NbN)、氮化鋁(AlN)及上述材料的組合。在其它實施例中，阻擋層116包括鉭/氮化鉭雙層結(jié)構(gòu)。
可利用物理氣相沉積(PVD)、化學氣相沉積(CVD)、等離子體增強化學氣相沉積(PECVD)或等離子體增強原子層沉積(PEALD)等技術(shù)來形成阻擋層116。在較佳實施例中，阻擋層116包括氮化鉭，且利用原子層沉積(ALD)方式來沉積阻擋層116。
替代的實施例可進一步包括粘著層(未表示)介于阻擋層116與其上方的導體層310之間。粘著層有助于相鄰各層之間的附著。此粘著層較佳包含可與銅及/或下方的阻擋層結(jié)合的材料。且粘著層的厚度約為10至500之間，較佳少于約150。粘著層可包括至少一層材料層，此層材料包含由釕(Ru)、鉭、鈦、鎢、鈷(Co)、鎳(Ni)、鋁(Al)、鈮、鋁銅合金、上述材料的氮化物及上述材料的組合。
沉積導體層之前，先利用例如物理氣相沉積及/或化學氣相沉積方式選擇性地沉積晶種層(Seed Layer)(未表示)于粘著層上。物理氣相沉積晶種層，其材質(zhì)較佳為銅，以形成厚度約為400至700的連續(xù)層于晶片的處理表面上，以提供連續(xù)的導電表面，以利在電化學沉積工藝中沉積銅主體。
請再次參照圖5，待阻擋層116沉積后，利用傳統(tǒng)電化學沉積工藝電鍍導體層310，以填滿溝渠86、溝渠106、與介層窗104，并形成位于溝渠平面上的上方部分(亦即過度填充)，其中導體層310的材質(zhì)較佳為銅。雖然可使用其它的銅填充方法，例如物理氣相沉積法與化學氣相沉積法，但由于電鍍(電沉積)具有優(yōu)異的填隙與階梯覆蓋能力，因此較佳利用電鍍來沉積銅。在替代實施例中，導體層310實質(zhì)上可由銅、鋁、金、銀、上述材料的混合物及上述材料的合金化合物。
化學機械研磨(CMP)平坦化導體層310至圖6所示的程度。在另一替代實施例中，電研磨可用來取代化學機械研磨或與化學機械研磨接續(xù)使用。在此替代實施例中，可同時進行化學機械研磨與電鍍工藝。
低介電常數(shù)介電層305包括經(jīng)碳調(diào)節(jié)的區(qū)域309鄰近于溝渠106，如圖6所示。依照本發(fā)明的實施例，經(jīng)碳調(diào)節(jié)的區(qū)域309部分地修補了傳統(tǒng)溝渠蝕刻所造成的碳耗損傷害。經(jīng)碳調(diào)節(jié)的區(qū)域309的厚度約為300至500之間。經(jīng)碳調(diào)節(jié)的區(qū)域309的碳濃度低于低介電常數(shù)介電層305的主體區(qū)的碳濃度不超過約5％。
上述本發(fā)明的實施例僅為示范例并非用以限制本發(fā)明的范圍，且對于所屬技術(shù)領(lǐng)域的技術(shù)人員而言，各種變型為顯而易見，而包括本發(fā)明的特征的這些變型落在本發(fā)明的范圍與權(quán)利要求中。雖然本發(fā)明的實施例及其優(yōu)點已詳細描述如上，然應該了解到的一點是，在不偏離權(quán)利要求所定義的本發(fā)明的精神與范圍下，當可在此進行各種改變、取代以及修正。
舉例而言，所屬技術(shù)領(lǐng)域的技術(shù)人員將可輕易地了解到在此所描述的許多特征、功能、工藝及材料可在本發(fā)明的范圍內(nèi)變化。此外，本申請案的范圍并非用以將本發(fā)明的范圍限制在說明書所描述的工藝、機械、制造、物質(zhì)成分、手段、方法以及步驟的特定實施例中。任何所屬技術(shù)領(lǐng)域的技術(shù)人員，將可輕易從本發(fā)明的披露中了解到，現(xiàn)存或日后所發(fā)展出的可與上述對應實施例執(zhí)行實質(zhì)相同的功能或達到實質(zhì)相同的結(jié)果的工藝、機械、制造、物質(zhì)成分、手段、方法或步驟，可依據(jù)本發(fā)明來加以應用。因此，權(quán)利要求用以將這類工藝、機械、制造、物質(zhì)成分、手段、方法或步驟涵括在其范圍內(nèi)。
權(quán)利要求
1.一種半導體元件的制造方法，其特征是至少包括形成碳氫化合物層于低介電常數(shù)介電層上；形成開口于該碳氫化合物層以及該低介電常數(shù)介電層中；以及形成導電層位于該開口中。
2.根據(jù)權(quán)利要求1所述的半導體元件的制造方法，其特征是還至少包括形成碳層位于該開口中；將碳從該碳層擴散至鄰近于該開口的低介電常數(shù)介電區(qū)中；以及利用加熱該半導體元件，來移除碳殘余。
3.根據(jù)權(quán)利要求1所述的半導體元件的制造方法，其特征是形成該碳氫化合物層于該低介電常數(shù)介電層上的步驟包括等離子體增強化學氣相沉積工藝。
4.根據(jù)權(quán)利要求3所述的半導體元件的制造方法，其特征是該等離子體增強化學氣相沉積工藝包括將基材溫度設(shè)定在介于實質(zhì)125℃至實質(zhì)350℃之間；將等離子體增強化學氣相沉積反應器的壓力設(shè)定在介于實質(zhì)500mTorr至實質(zhì)8000mTorr之間；以及將等離子體增強化學氣相沉積反應器的功率水準設(shè)定在介于實質(zhì)50W至實質(zhì)1500W之間。
5.根據(jù)權(quán)利要求1所述的半導體元件的制造方法，其特征是該低介電常數(shù)介電層至少包括一種材料，且該材料選自于實質(zhì)上由有機硅玻璃、硼磷硅玻璃、硼硅玻璃、磷硅玻璃、聚芳基酯(polyarylene ether)、氫硅酸鹽(hydrogen silsesquioxane；HSQ)、含甲基的硅酸鹽(methyl silsesquioxane；MSQ)、聚硅酸鹽(polysilsesquioxane)、聚亞胺(polyimide)、苯環(huán)丁烯(benzocyclobutene；BCB)、非晶系聚四氟乙烯(amorphouspolytetrafluoroethylene；PTFE)、氟硅玻璃(Fluorinated Silicate Glass；FSG)、多孔性氧化物、多孔性氮化物、致孔劑(porogen)及其組合所組成的族群。
6.根據(jù)權(quán)利要求1所述的半導體元件的制造方法，其特征是該碳氫化合物層至少包括介于實質(zhì)20至實質(zhì)95原子百分比的碳；介于實質(zhì)5至實質(zhì)80原子百分比的氫；以及介于實質(zhì)0至實質(zhì)5原子百分比的氧。
7.一種利用權(quán)利要求1所述方法制造的半導體元件，其特征是該低介電常數(shù)介電層至少包括主介電區(qū)，具有主碳濃度；以及表面介電區(qū)鄰近于該開口，其中該表面介電區(qū)的碳濃度為該主碳濃度的至少95％。
8.一種修補半導體元件工藝中所造成的低介電常數(shù)介電層的損傷的方法，其特征是至少包括形成碳氫化合物層位于該低介電常數(shù)介電層上；利用等離子體工藝蝕刻該低介電常數(shù)介電層；以及利用加熱該低介電常數(shù)介電層達實質(zhì)上至少300℃，來移除碳殘余。
9.根據(jù)權(quán)利要求8所述的修補半導體元件工藝中所造成的低介電常數(shù)介電層的損傷的方法，其特征是該碳氫化合物層至少包括介于實質(zhì)20至實質(zhì)95原子百分比的碳；介于實質(zhì)5至實質(zhì)80原子百分比的氫；以及介于實質(zhì)0至實質(zhì)5原子百分比的氧。
10.根據(jù)權(quán)利要求8所述的修補半導體元件工藝中所造成的低介電常數(shù)介電層的損傷的方法，其特征是形成該碳氫化合物層的步驟還至少包括反應一種材料，且該材料選自于主要由C2H4、(CH3)2CHC6H6CH3、具有碳-碳雙鍵的碳氫化合物及其組合所組成的族群。
11.一種半導體元件，其特征是至少包括基材；以及低介電常數(shù)介電層位于該基材上，其中該低介電常數(shù)介電層具有開口，且該低介電常數(shù)介電層至少包括主介電區(qū)，具有主碳濃度；以及表面介電區(qū)鄰近于該開口，其中該表面介電區(qū)的碳濃度為該主碳濃度的至少95％。
12.根據(jù)權(quán)利要求11所述的半導體元件，其特征是該低介電常數(shù)介電層至少包括一種材料，且該材料選自于實質(zhì)上由有機硅玻璃、硼磷硅玻璃、硼硅玻璃、磷硅玻璃、聚芳基酯(polyarylene ether)、氫硅酸鹽(hydrogensilsesquioxane；HSQ)、含甲基的硅酸鹽(methyl silsesquioxane；MSQ)、聚硅酸鹽(polysilsesquioxane)、聚亞胺(polyimide)、苯環(huán)丁烯(benzocyclobutene；BCB)、非晶系聚四氟乙烯(amorphouspolytetrafluoroethylene；PTFE)、氟硅玻璃(Fluorinated Silicate Glass；FSG)、多孔性氧化物、多孔性氮化物、致孔劑(porogen)及其組合所組成的族群。
全文摘要
一種具有低介電常數(shù)介電層的半導體元件的制造方法。此方法包括沉積通式為C
文檔編號H01L23/52GK1815710SQ20051008898
公開日2006年8月9日 申請日期2005年8月4日 優(yōu)先權(quán)日2005年2月1日
發(fā)明者鄭雙銘, 葉明靈, 包天一, 林耕竹 申請人:臺灣積體電路制造股份有限公司