專利名稱：使用Ⅲ-Ⅴ族化合物半導(dǎo)體及高介電常數(shù)柵極電介質(zhì)的掩埋溝道金屬氧化物半導(dǎo)體場(chǎng)效 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)及其制造方法。更特別是，本發(fā)明涉及可以作為 場(chǎng)效應(yīng)晶體管(FET)的掩埋溝道的含有m-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)。 本發(fā)明還提供制造該含有in-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)的方法。此外，
本發(fā)明還提供形成包含本發(fā)明的異質(zhì)結(jié)構(gòu)作為掩埋溝道的FET的方法。
背景技術(shù)：
由于它們的高電子空穴遷移率，化合物半導(dǎo)體作為用于先進(jìn)的超大尺寸
集成(ULSI)數(shù)字邏輯應(yīng)用的溝道材料，正在重新受到重視。例如， InGaAs/InAlAs材料系統(tǒng)，由于它的大導(dǎo)帶偏移及高載流子遷移率，是最有 希望的用于該應(yīng)用的材料系統(tǒng)之一。生長(zhǎng)在InP襯底上的肖特基柵的InGaAs 高電子遷移率晶體管(HEMTs)已經(jīng)生產(chǎn)大于2S/mm的最大跨導(dǎo)gm值(參 見(jiàn)D.Xu et al.， IEEE Elec. Dev. Let., 20, 206(1999))，并就功率延遲積 (power-delay product )而言顯示出優(yōu)勢(shì)(參見(jiàn)D.H. Kim et al" IEDM Tech. Dig, 787, (2005))。
盡管有這些有希望的結(jié)果，對(duì)于ULSI應(yīng)用，InGaAs溝道場(chǎng)效應(yīng)晶體管 (FETs)最終將需要引入高介電常數(shù)(k)的電介質(zhì)作為柵極電介質(zhì)，從而滿足 電^^世漏要;夂。
對(duì)于InGaAs溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFETs)的先前 工作主要集中在表面溝道器件結(jié)構(gòu)。例如，參見(jiàn)F. Ren, IEEE. Elec. Dev. Let" 19,309 (1998)。然而，這樣的器件需要形成非常高質(zhì)量的半導(dǎo)體/電介質(zhì)界面 從而保持靠近表面層導(dǎo)帶邊緣的低界面態(tài)密度。
盡管在本領(lǐng)域中有上述進(jìn)步，對(duì)于FET應(yīng)用的InGaAs溝道的集成仍然 在下列領(lǐng)域需要突破(i)結(jié)合與高k柵極電介質(zhì)兼容性的表面鈍化，(ii) 超過(guò)22 nm的CMOS技術(shù)的可縮放性的量子阱設(shè)計(jì)；以及(iii)在源極/漏 極區(qū)中的低電阻。至今為止，申請(qǐng)人不知道任何現(xiàn)有技術(shù)中的含有III-V族 化合物半導(dǎo)體的結(jié)構(gòu)可以滿足上述需要。
6由上述可知，需要提供一種含有ni-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)，其
可以被用作包括MOSFETs在內(nèi)的FETs的掩埋溝道。
還存在對(duì)于一種含有m-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)的需求，該異質(zhì)
結(jié)構(gòu)提供(i)結(jié)合與高k柵極電介質(zhì)兼容性的表面鈍化，(ii)超過(guò)22 nm 的CMOS技術(shù)的可縮放性的量子阱設(shè)計(jì)；以及(iii)在源極/漏極區(qū)中的低 電阻。

發(fā)明內(nèi)容
本發(fā)明提供一種含有III-V族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)(如量子阱結(jié) 構(gòu))，其可以被用作用于FET的掩埋溝道。本發(fā)明的含有III-V族化合物半
導(dǎo)體的異質(zhì)結(jié)構(gòu)致力于上述表面鈍化問(wèn)題。此外，本發(fā)明的含有m-v族化
合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)可被縮放到(scaled)超過(guò)22 nm CMOS技術(shù)。而且，
本發(fā)明的含有ni-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)，當(dāng)其出現(xiàn)于在源極/漏極區(qū)
中包含選擇性外延層的MOSFET中時(shí)，可以輔助降低FET的源極/漏極區(qū)中 的電阻。
在本發(fā)明中，術(shù)語(yǔ)"ni-v族化合物半導(dǎo)體"表示半導(dǎo)體材料，其包括 至少一個(gè)元素周期表的第ni族中的元素以及至少一個(gè)元素周期表的第v族 中的元素。典型地，in-v族化合物半導(dǎo)體為包含m/v元素的二元、三元或 者四元合金。被用于本發(fā)明m-v族化合物半導(dǎo)體的例子包括，但不限于，
InGaAs、 InAlAs、 InAlAsSb、 InAlAsP以及InGaAsP。
本發(fā)明的含有m-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)包括從底部到頂部，
in-v族化合物半導(dǎo)體緩沖層、m-v族化合物半導(dǎo)體溝道層以及m-v族化合 物半導(dǎo)體阻擋層。在本發(fā)明中，阻擋層和緩沖層包括ni-v族半導(dǎo)體材料， 且每一個(gè)具有比m-v族化合物半導(dǎo)體溝道層的帶隙更寬的帶隙。也就是說(shuō)， 阻擋層和緩沖層的每一個(gè)由具有比在溝道層中的in-v族化合物半導(dǎo)體的帶 隙更大的帶隙的m-v化合物半導(dǎo)體構(gòu)成。術(shù)語(yǔ)"帶隙"指的是在價(jià)帶(即 Ev)的頂部和導(dǎo)帶(即Ec)的底部之間的能量差。典型地，與溝道層相比 緩沖層也具有寬帶隙。
由于寬帶隙材料被用于阻擋層和緩沖層而窄帶隙材料被用于溝道層，在 一定的柵偏壓范圍下，載流子被限制溝道層。典型地，當(dāng)施加典型的柵偏壓 條件時(shí)，載流子被限制在溝道層內(nèi)。構(gòu)將最小化對(duì)電介質(zhì)/m-v族界面特性的嚴(yán)格要求小。相反地，在現(xiàn)有纟支術(shù)
中的包括表面溝道in-v族結(jié)構(gòu)的mosfet結(jié)構(gòu)中，在電介質(zhì)/ni-v族界面
存在的高密度的陷阱(traps)阻止了逆反層(inversion layer )的形成。
此外，由于載流子散射的減少，本發(fā)明的用于掩埋溝道MOSFET的含
有III-V族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)具有比傳統(tǒng)的包含表面溝道Ill-V的
MOSFET更高的載流子遷移率。
總體來(lái)說(shuō)，本發(fā)明的含有m-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)包括
具有第一帶隙的m-v族化合物半導(dǎo)體緩沖層； 具有位于所述緩沖層的上表面上的第二帶隙的ni-v族化合物半導(dǎo)體溝
道層；以及
具有位于III-V族化合物半導(dǎo)體溝道層的上表面上的第三帶隙的III-V族
化合物半導(dǎo)體阻擋層，其中，所述第一和第三帶隙大于第二帶隙。
在本發(fā)明的一些實(shí)施例中，所述阻擋層包括位于和與III-V族化合物半
領(lǐng)域中被稱為5摻雜區(qū)(delta doped region )。當(dāng)摻雜區(qū)在阻擋層中存在時(shí)， 摻雜劑原子可為n型摻雜劑(即元素周期表中的第IV或VI族中的元素)或 者p型摻雜劑(即元素周期表中的第II或VI族中的元素)。在4參雜區(qū)中的摻 雜劑的濃度典型地從大約10"到大約10"原子/cm2，更典型地，在摻雜區(qū)中 的摻雜劑的濃度從大約10"到大約1013原子/cm2。
在本發(fā)明的另一個(gè)實(shí)施例中，ni-v族化合物半導(dǎo)體帽層可位于m-v族 化合物半導(dǎo)體阻擋層的頂上。當(dāng)m-v族半導(dǎo)體帽層存在時(shí)，帽層典型地， 但不通常必須，為摻雜層。在in-v族化合物半導(dǎo)體帽層中的摻雜劑可為n
型摻雜劑或p型摻雜劑，n型摻雜劑對(duì)于n-MOSFET更典型。與上述的S摻 雜區(qū)不同，在帽層中的摻雜劑均勻地分布在層的整個(gè)垂直厚度。在帽層的摻 雜劑的濃度典型地從大約1017到大約10"原子/cm3,更典型地，在帽層中的 摻雜劑的濃度從大約1018到大約102Q原子/cm3。
帽層可包括與溝道層相同或不同的ni-v族化合物半導(dǎo)體。在本發(fā)明的
優(yōu)選實(shí)施例中，帽層和溝道層包括相同材料元素，但為不同的合金成分。
在本發(fā)明的另一個(gè)實(shí)施例中，阻擋層與緩沖層包括InAlAs合金，而溝 道層包括InGaAs合金。"InAlAs合金"意味著IiixAl^As的組成，其中x為從大約O到大約l,優(yōu)選地從大約0.4到大約0.6。在本發(fā)明的一個(gè)高度優(yōu)選 實(shí)施例中，x為0.52。 "InGaAs合金"意味著InyGa!-yAs的組成，其中y為 從大約0到大約1，優(yōu)選地從大約0.3到大約0.8。在本發(fā)明的一個(gè)高度優(yōu)選 實(shí)施例中，y為0.7。
在本發(fā)明的另一個(gè)實(shí)施例中，每一所述III-V族化合物半導(dǎo)體層為典型
商品品質(zhì)的單晶材料。"典型商品品質(zhì)，，意味著每一所述in-v族化合物半導(dǎo)
體層具有大約105原子/cr^或更少的量級(jí)的缺陷密度，更典型地為具有低于 大約5000原子/cn^的缺陷密度。III-V族化合物半導(dǎo)體層的典型商品品質(zhì)是 利用外延生長(zhǎng)工藝，例如分子束外延生長(zhǎng)(MBE)或者有機(jī)金屬化學(xué)沉積的 結(jié)果。
除了上述含有III-V族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)之外，本發(fā)明還涉及例 如FET的結(jié)構(gòu)，其包含作為掩埋溝道的本發(fā)明的含有III-V族化合物半導(dǎo)體 的異質(zhì)結(jié)構(gòu)。從本發(fā)明的這個(gè)方面看，半導(dǎo)體結(jié)構(gòu)包括
具有上表面的半導(dǎo)體襯底；
道結(jié)構(gòu)包括具有第一帶隙的m-v族化合物半導(dǎo)體緩沖層，具有位于所述緩
沖層的上表面上的第二帶隙的m-v族化合物半導(dǎo)體溝道層，以及具有位于 m-v族化合物半導(dǎo)體溝道層的上表面上的第三帶隙的ni-v族化合物半導(dǎo)體
阻擋層，其中所述第一和第三帶隙大于第二帶隙；
具有大于4.0的介電常數(shù)的電介質(zhì)材料，其位于所述掩埋溝道結(jié)構(gòu)上且 與所述阻擋層的至少 一部分相接觸；
位于所述電介質(zhì)材料的一部分上的柵導(dǎo)體；以及
與至少所述溝道層相接觸的源極接觸和漏極接觸。
上述用于異質(zhì)結(jié)構(gòu)的大部分實(shí)施例也可以用于這里的含有FET的 (FET-containing )結(jié)構(gòu)。
需要注意的是，在本發(fā)明的FET結(jié)構(gòu)中，上述帽層為構(gòu)圖的III-V族化
合物半導(dǎo)體帽層，如果出現(xiàn)，其位于m-v族化合物半導(dǎo)體阻擋層的頂上。 在存在構(gòu)圖的帽層的實(shí)施例中，構(gòu)圖的帽層具有延伸到下面的阻擋層的表面 的開(kāi)口。電介質(zhì)材料出現(xiàn)在被暴露的阻擋層中。在一些實(shí)施例中，電介質(zhì)材 料存在于構(gòu)圖的帽層的表面上以及開(kāi)口中，覆蓋構(gòu)圖的帽層的^皮暴露的側(cè)壁 和阻擋層被暴露的底部。在包括構(gòu)圖的帽層的實(shí)施例中，開(kāi)口的寬度限定了柵極長(zhǎng)度。在一個(gè)實(shí)施例中，溝道長(zhǎng)度小于或等于260 nm。在一些實(shí)施例中， 該結(jié)構(gòu)具有正閾值電壓。
具有大于4.0的介電常數(shù)的電介質(zhì)材料在這里被稱作高k電介質(zhì)。典型 地，高k電介質(zhì)具有大約7.0或更高的介電常數(shù)，更典型地為具有大約10.0 或更高的介電常數(shù)。這里涉及的介電常數(shù)是相對(duì)于真空而言的，除非另作說(shuō) 明。特別地，本發(fā)明中使用的高k電介質(zhì)包括，Ig不限于，氧化物、氮化物、 氧氮化物和/或包括金屬硅酸鹽的硅酸鹽、鋁酸鹽、4i^酸鹽和氮化物。在一個(gè) 實(shí)施例中，優(yōu)選地，高k電介質(zhì)包括Hf02、 Zr02、 A1203、 Ti02、 La203、 SrTi03、 LaA103、 Y203、 4丐鈥礦氧化物、HfSiOz、 HfA10z或者HfAlOaNb構(gòu)成。優(yōu)選 地，高k電介質(zhì)為Hf基電介質(zhì)材料。
本發(fā)明的柵導(dǎo)體包括任何導(dǎo)電材料，例如多晶硅、多晶鍺硅、導(dǎo)電金屬、 導(dǎo)電金屬合金、導(dǎo)電硅化物、導(dǎo)電氮化物及其組合或者多層。優(yōu)選地，柵導(dǎo) 體為導(dǎo)電金屬，高度優(yōu)選地為Al、 Pt、 Au、 W和Ti。由于導(dǎo)電金屬具有不 同的允許人們?nèi)フ{(diào)整器件的閾值電壓的功函，選4奪金屬柵極是有優(yōu)勢(shì)的。
在柵導(dǎo)體的任意一側(cè)的源極和漏極接觸，典型地包括導(dǎo)電材料，其包括 上述用于柵導(dǎo)體的導(dǎo)電材料之一。
在本發(fā)明的一些實(shí)施例中，阻擋層可包括薄的鈍化層。當(dāng)存在時(shí)，薄的 鈍化層可包括化學(xué)氧化物的薄層?？蛇x擇地，鈍化層可包括非晶Si/Si02或 者Ge/Si/Si02的薄層。
除了上迷結(jié)構(gòu)，本發(fā)明還涉及制造這些結(jié)構(gòu)的方法。對(duì)于本發(fā)明的含有 III-V族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)，該方法包括
首先，在襯底的上表面上外延生長(zhǎng)具有第一帶隙的ffl-V族化合物半導(dǎo) 體緩沖層；
其次，在所述緩沖層的上表面上外延生長(zhǎng)具有第二帶隙的m-v族化合
物半導(dǎo)體溝道層；以及
第三，在m-v族化合物半導(dǎo)體溝道層的上表面上外延生長(zhǎng)具有第三帶 隙的ni-v族化合物半導(dǎo)體阻擋層，其中，所述第一和第三帶隙大于第二帶隙。
襯底也可為半導(dǎo)體襯底或者至少包括半導(dǎo)體襯底的材料疊層。在其它實(shí) 施例中，外延生長(zhǎng)的第四個(gè)步驟^^進(jìn)行，即在阻擋層的表面上形成in-v族 化合物半導(dǎo)體帽層。
10對(duì)于發(fā)明的FET，該方法包括下列步驟
在半導(dǎo)體襯底的頂上形成掩埋溝道結(jié)構(gòu)，其中所述形成包括首先在所述 半導(dǎo)體襯底的上表面上外延生長(zhǎng)具有第一帶隙的ni-v族化合物半導(dǎo)體緩沖 層；其次在緩沖層的上表面上外延生長(zhǎng)具有第二帶隙的III-V族化合物半導(dǎo) 體溝道層，以及第三在III-V族化合物半導(dǎo)體溝道層的上表面上外延生長(zhǎng)具
有第三帶隙的m-v族化合物半導(dǎo)體阻擋層，其中所述第一和第三帶隙大于
第二帶隙；
在所述掩埋溝道結(jié)構(gòu)上形成具有大于4.0的介電常數(shù)的電介質(zhì)材料，其 與所述阻擋層的至少 一 部分相接觸；
在所述電介質(zhì)材料的一部分上形成4冊(cè)導(dǎo)體；以及
形成與至少所述溝道層相接觸的源極接觸和漏才及^^觸。
許多上述的實(shí)施例也可應(yīng)用于形成本發(fā)明的FET結(jié)構(gòu)。


過(guò)橫截面圖)。
圖2為示出適合于用在掩埋溝道MOSFET的本發(fā)明的另一個(gè)異質(zhì)結(jié)構(gòu) 的圖(通過(guò)橫截面圖)；該異質(zhì)結(jié)構(gòu)代表高度優(yōu)選的實(shí)施例。
圖3為示出使用如圖2所示的異質(zhì)結(jié)構(gòu)的掩埋溝道MOSFET的圖(通 過(guò)橫截面圖)。
圖4為能量帶隙圖以及對(duì)應(yīng)于在柵極區(qū)域中圖3的結(jié)構(gòu)的界面態(tài)密度分布。
圖5為L(zhǎng)g= 5微米的長(zhǎng)溝道MOSFET的漏極電流(mAmps/mm )對(duì)漏極 -源才及(drain-to-source ) (V)的圖。
圖6A-6B分別為L(zhǎng)g=5 microns的長(zhǎng)溝道MOSFET的漏才及電流 (mAmps/mm )vsJ冊(cè)才及-源才及(gate-to-source ) ( V )禾口非本征5夸導(dǎo)gm( mS/mm ) vs.才冊(cè)極-源極(V)的圖。
圖7為具有現(xiàn)有技術(shù)的HEMT器件的長(zhǎng)溝道MOSFET ( Lg=5 microns ) 的柵電流(A/cm2) vs.柵電壓(V)的圖。
圖8為本發(fā)明的掩埋溝道MOSFET的電容(pF/cm2) vs.柵電壓(V)的圖。
li圖9為使用100 khz C-V數(shù)據(jù)的本發(fā)明的掩JS溝道MOSFET的遷移率 (cm2/Vs) vs.載流子面密度(1012cm-2)的圖。
圖10為L(zhǎng)g=260腿的短溝道MOSFET的漏才及電流(mAmps/mm) vs. 柵極-源極(V )的圖。
圖11為增強(qiáng)模式(EM )的Lg=260 nm的短溝道MOSFET和Lg=260nm 的耗盡模式短溝道MOSFET的漏極電流(mAmps/mm) vs.柵極-源極(V) 的圖。
圖12為L(zhǎng)g=260 nm的短溝道MOSFET的跨導(dǎo)(mS/mm) vs.柵極-源極 (V)的圖。
圖13為260nm MOSFET與200nm現(xiàn)有技術(shù)HEMT相比的的柵極泄漏 特性的柵電流(mAmps/mm) vs.4冊(cè)電壓(V)的圖。
具體實(shí)施例方式
本發(fā)明提供了包括III-V族半導(dǎo)體阻擋層和III-V族化合物半導(dǎo)體溝道層 的異質(zhì)結(jié)構(gòu)，包含異質(zhì)結(jié)構(gòu)作為掩埋溝道結(jié)構(gòu)的FETs以及制造這些結(jié)構(gòu)的 方法，將參考下面的說(shuō)明和本申請(qǐng)的附圖更加詳細(xì)地描述本發(fā)明。需要注意 的是本申請(qǐng)的附圖僅做說(shuō)明的目的，且因此，附圖不是按照比例繪制。還需 要注意的在圖中相似的附圖標(biāo)記被用來(lái)描述相似的材料。
在下述說(shuō)明中，為了提供本發(fā)明的完全理解，闡述了許多具體的細(xì)節(jié)， 例如特定的結(jié)構(gòu)、元件、材料、尺寸、工藝步驟以及技術(shù)。然而，本領(lǐng)域技 術(shù)人員將意識(shí)到?jīng)]有這些具體的細(xì)節(jié)，本發(fā)明也可被實(shí)施。在其它情況時(shí)， 為了避免混淆本發(fā)明，眾所周知的結(jié)構(gòu)或工藝步驟將不再具體描述。
需要理解的是，當(dāng)作為層、區(qū)或者襯底的元件被提到在其它元件"上" 或"上方"時(shí)，它可以直接在另 一個(gè)元件上或者也可存在中間元件(intervening element )。相反，當(dāng)元件被提到"直接，，在另一元件"上"或者"上方，'時(shí)， 就不存在中間元件。還需要理解的是，當(dāng)元件被4是到在另一個(gè)元件"下"或 "下方"時(shí)，它可以直接在另一個(gè)元件下或者也可存在中間元件。相反，當(dāng) 元件被提到"直接"在另一元件"下，，或者"下方"時(shí)，就不存在中間元件。
如上所述，本發(fā)明提供一種含有III-V族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)，其 包括具有第一帶隙的III-V族化合物半導(dǎo)體緩沖層，具有位于緩沖層的上表
面上的第二帶隙的ni-v族化合物半導(dǎo)體溝道層，以及具有位于m-v族化合
12物半導(dǎo)體溝道層的上表面上的第三帶隙的in-v族化合物半導(dǎo)體阻擋層，其
中，所述第一和第三帶隙大于第二帶隙。可選的，但也是優(yōu)選的，m-v族 化合物半導(dǎo)體帽層可存在于阻擋層的頂上。當(dāng)存在時(shí)，可選的帽層典型地^皮
摻雜，對(duì)于n-MOSFET優(yōu)選地用n型摻雜劑摻雜。
在本發(fā)明中，術(shù)語(yǔ)"III-V族化合物半導(dǎo)體"表示包括至少一個(gè)來(lái)自于
元素周期表第ni族的元素和至少一個(gè)來(lái)自于元素周期表第v族的元素的半 導(dǎo)體材料。典型地，每一個(gè)m-v族化合物半導(dǎo)體層為二元、三元或者四元 含有m-v的化合物?？杀挥糜诒景l(fā)明in-v族化合物半導(dǎo)體的例子包才舌，
^旦不限于，InGaAs、 InAlAs、 InAlAsSb、 InAlAsP以及InGaAsP。
首先參考圖1,其示出了根據(jù)本發(fā)明第一實(shí)施例的形成在半導(dǎo)體襯底10
的表面的頂上的本發(fā)明的含有m-v族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)12。圖i所 示的發(fā)明的異質(zhì)結(jié)構(gòu)12包括具有第一帶隙的m-v族化合物半導(dǎo)體緩沖層 14，具有位于iii-v族化合物半導(dǎo)體緩沖層的上表面上的第二帶隙的in-v族 化合物半導(dǎo)體溝道層16，以及具有位于m-v族化合物半導(dǎo)體阻擋層16的 上表面上的第三帶隙的m-v族化合物半導(dǎo)體阻擋層18。
在示出的實(shí)施例中，阻擋層18包括5摻雜區(qū)18A,其位于阻擋層18的 下面區(qū)域，和與下面的溝道層16的界面(INT)相鄰〗旦不直接接觸。存在于 S摻雜區(qū)18A中的摻雜原子可為n型摻雜劑(即來(lái)自于元素周期表的第IV 或VI族的元素威p型摻雜劑(即來(lái)自于元素周期表的第II或IV族的元素)。 典型地，S摻雜區(qū)18A中的摻雜劑的濃度從大約IO"到大約1015原子/cm2, 更典型地，5摻雜區(qū)18A中的摻雜劑的濃度從大約IO"到大約1013原子/cm2。
本發(fā)明中使用的半導(dǎo)體襯底10包括任何半導(dǎo)體材料，例如Si、 SiGe、 SiGeC、 SiC、 Ge合金、Ga、 GaAs、 InAs、 InP、 Ge以及所有其它III-V族 化合物半導(dǎo)體。半導(dǎo)體襯底10可包括分層的半導(dǎo)體材料，例如絕緣體上半 導(dǎo)體上(semiconductor-on-insulator )。半導(dǎo)體襯底10可被纟參雜、不4參雜或者 包含摻雜和不摻雜區(qū)域。半導(dǎo)體襯底10可具有單晶耳又向或者其可具有含有 不同晶體取向的表面區(qū)域。半導(dǎo)體村底10可為應(yīng)變的(strained)、未應(yīng)變的 或者它們的組合。
根據(jù)本發(fā)明，阻擋層的帶隙(即第三帶隙)大(寬)于溝道層的帶隙(即 第二帶隙)。如上所述，術(shù)語(yǔ)"帶隙"表示價(jià)帶(即Ev)的頂部與導(dǎo)帶(即 Ec)的底部之間的能量差。典型地，阻擋層18包括具有為用于溝道層16的m-v族化合物半導(dǎo)體材料的帶隙的大約o.5到大約io倍大的帶隙的in-v族 化合物半導(dǎo)體。更典型地，阻擋層18包括具有為用于溝道層16的in-v族 化合物半導(dǎo)體材料的帶隙的大約i到大約5倍大的帶隙的in-v族化合物半
導(dǎo)體。圖4示出包括圖2所示的本發(fā)明的異質(zhì)結(jié)構(gòu)的MOSFET典型能帶圖。 在能帶圖中Ec和Ev被如上定義，Ep代表費(fèi)米能級(jí)，且Dit代表界面態(tài)密度。 緩沖層14的帶隙(即第一帶隙)也大于溝道層16的帶隙；這也幫助將 電子限制在溝道層內(nèi)。典型地，緩沖層14包括具有為用于溝道層16的III-V 族化合物半導(dǎo)體材料的帶隙的大約0.5到大約IO倍大的帶隙的m-v族化合 物半導(dǎo)體。更典型地，緩沖層14包括具有為用于溝道層16的m-v族化合
物半導(dǎo)體材料的帶隙的大約i到大約5倍大的帶隙的ni-v族化合物半導(dǎo)體。 需要注意的是，大于溝道層的帶隙的緩沖層的帶隙和阻擋層的帶隙不必 須具有相同的值。
由于寬帶隙材料被用于阻擋層(以及緩沖層)并且窄帶隙材料被用于溝 道層，在一定的柵偏壓范圍下，載流子被限制于溝道層。典型地，當(dāng)施加典 型的柵偏壓條件時(shí)，載流子被限定在溝道層中。
在本發(fā)明的優(yōu)選實(shí)施例中，阻擋層18和緩沖層14包括InAlAs合金， 而溝道層16包括InGaAs合金。"InAlAs合金"意味著IrixAl^As的組成， 其中x為從大約0到大約1,更優(yōu)選地從大約0.4到大約0.6。在本發(fā)明的一 個(gè)高度優(yōu)選實(shí)施例中，x為0.52。 "InGaAs合金，，意味著公I(xiàn)iiyGa^As的組 成，其中y為從大約O到大約1,更優(yōu)選地從大約0.3到大約0.8。在本發(fā)明 的一個(gè)高度優(yōu)選實(shí)施例中，y為0.7。
由于具有大約4.03eV的低電子親和性，Ina52Al,As是用于阻擋層18 的理想的高帶隙材料，并且導(dǎo)致相對(duì)于溝道層16的高導(dǎo)帶偏移。對(duì)阻擋層 18和溝道16之間的電子的高阻擋通過(guò)使用InQ.7Gao.3As作為用于溝道層16 的低帶隙材料來(lái)實(shí)現(xiàn)的。Ino.7Gao.3As溝道在室溫下可具有大于10,000cm2/Vs 的電子遷移率。此外，In。.7Gao.3As具有4.65eV的比Ino.52Alo.48As更高的電子 親和性，這可進(jìn)一步增加導(dǎo)帶偏移。然而，InAlAs的氧化引發(fā)一個(gè)問(wèn)題，其 需要通過(guò)在柵極電介質(zhì)沉積之前的適當(dāng)?shù)谋砻驸g化來(lái)解決。
需要注意的是，在本發(fā)明中所使用的每一個(gè)III-V族化合物半導(dǎo)體層為 典型商品品質(zhì)的單晶材料。"典型商品品質(zhì)"意味著每一所述III-V族化合物 半導(dǎo)體層為具有大約105原子/0112或更少的量級(jí)的缺陷密度，更典型的為具
14有低于大約5000原子/cn^的缺陷密度。III-V族化合物半導(dǎo)體層的典型商品 品質(zhì)是利用外延生長(zhǎng)工藝，例如分子束外延生長(zhǎng)(MBE)或者有機(jī)金屬化學(xué) 沉積(MOCVD)的結(jié)果。也就是說(shuō)，每一個(gè)III-V族〗匕合物半導(dǎo)體層通過(guò)生
產(chǎn)高質(zhì)量的單晶ni-v膜的外延生長(zhǎng)工藝形成。每一個(gè)本發(fā)明的m-v族化合 物半導(dǎo)體層的沉積可在相同或不同的設(shè)備中進(jìn)行。此外，每一個(gè)m-v族化
合物半導(dǎo)體層可在每一次的沉積過(guò)程中不打破(breaking)真空形成?；蛘?， 真空可在單獨(dú)的III-V族化合物半導(dǎo)體層的形成過(guò)程中被打破。
如本領(lǐng)域技術(shù)人員所周知，m-v族化合物半導(dǎo)體通過(guò)利用包含m/v的 前驅(qū)體^皮外延生長(zhǎng)。當(dāng)在每一個(gè)m-v層的沉積之間的真空不^皮打石皮時(shí)，前 驅(qū)體可被轉(zhuǎn)換以提供下一層。在一些實(shí)施例中，可以形成梯度的ni-v族化 合物半導(dǎo)體層。
當(dāng)S摻雜區(qū)18A被形成到阻擋層18A的下部區(qū)域中時(shí)，可以使用原位
摻雜沉積工藝，其中摻雜劑原子在阻擋層初始形成過(guò)程中引入，并在形成s
摻雜區(qū)的所需厚度(典型地大約0.1到大約2.0nm的量級(jí))之后，該摻雜劑 從前驅(qū)體流移除，并且阻擋層18形成繼續(xù)?？蛇x擇地，在阻擋層18形成之 后可利用離子注入形成S摻雜區(qū)18A。選擇這樣注入的條件來(lái)提供與下面的 溝道層16的界面相鄰但不接觸的5摻雜區(qū)。
圖1所示的每一個(gè)單獨(dú)的m-v族化合物半導(dǎo)體層是薄的(總體厚度小
于600 nm)。典型地，緩沖層14具有從大約25到大約500 nm的厚度，更 典型地，具有從大約IOO到大約300 nm的厚度。本發(fā)明的結(jié)構(gòu)的溝道層16 具有從大約1到大約15 nm的厚度，更典型地具有從大約5到大約10 nm的 厚度。本發(fā)明結(jié)構(gòu)的阻擋層18的厚度為從大約0.1到大約10nm，更典型地 具有從大約0.5到大約10 nm的厚度。
申請(qǐng)人已經(jīng)形成了具有使用類似于圖1的結(jié)構(gòu)的Hf02柵極電介質(zhì)的可 使用的掩埋溝道Ino.7Gaa3As MOSFETs,并已經(jīng)示出與肖特基柵器件相比， 這些器件以大大降低的柵極泄露操作。獲得了在3.2 xl012 cir^的表觀載流 子密度(apparent carrier density)下6600 cm2/V-s的拔—取的漂移遷移率。
下面參考圖2，其示出了形成在半導(dǎo)體襯底10頂上的優(yōu)選的異質(zhì)結(jié)構(gòu) 12，。優(yōu)選的異質(zhì)結(jié)構(gòu)12，包括緩沖層14,溝道層16,非摻雜阻擋層18以及 III-V族化合物半導(dǎo)體帽層20。
m-v族半導(dǎo)體帽層20典型地，但不通常必須為摻雜層。在III-V族化
15合物半導(dǎo)體帽層20中的摻雜劑可為n型摻雜劑或p型摻雜劑，對(duì)于 MOSFET， n型摻雜劑更典型。不同于上述5摻雜區(qū)18A，在帽層20中的4參 雜劑均勻地分布在層的整個(gè)垂直厚度。帽層20內(nèi)的摻雜劑的濃度典型地從 大約1017到大約1021原子/cm3，更典型地，在帽層內(nèi)的摻雜劑的濃度從大約 1018到大約1020原子/cm3。
帽層20可包括與溝道層16相同或不同的III-V族化合物半導(dǎo)體。在本 發(fā)明的優(yōu)選實(shí)施例中，帽層20包括與溝道層16相同的III-V族化合物半導(dǎo) 體元素而不同的合金成分，除了在帽層20內(nèi)還存在摻雜劑以外。
由于在形成其時(shí)使用例如MBE或者M(jìn)OCVD的外延生長(zhǎng)工藝，帽層20 也為典型商品品質(zhì)的單晶材料。帽層20的摻雜典型地發(fā)生在帽層的沉積過(guò) 程中?；蛘?，摻雜劑可通過(guò)離子注入或者從形成在帽層20的頂上的摻雜層 向外擴(kuò)散被引入到沉積后的帽層20中。
帽層20的厚度是從大約5到大約50 nm，更典型地是具有從大約15到 大約30 nm的厚度。
在如圖2所示的異質(zhì)結(jié)構(gòu)12，的優(yōu)選實(shí)施例中，阻擋層18和緩沖層14 包括InAlAs合金，而溝道層16和帽層20包括InGaAs合金。帽層20被n 型摻雜劑重?fù)诫s。"InAlAs合金"意味著InxAli-xAs組成，其中x為從大約0 到大約l，更優(yōu)選地從大約0.4到大約0.6。在本發(fā)明的一個(gè)高度優(yōu)選實(shí)施例 中，x為0.52。 "InGaAs合金，，意味著InyGa!-yAs組成，其中y為從大約0 到大約l，更優(yōu)選地y從大約0.3到大約0.8。在本發(fā)明的一個(gè)高度優(yōu)選實(shí)施 例中，y為0.7。
下面參考圖3,其示出了包含圖2所示的在半導(dǎo)體襯底IO頂上的異質(zhì)結(jié) 構(gòu)12，(將帽層構(gòu)圖成具有至少一個(gè)開(kāi)口 21的構(gòu)圖的帽層20')的本發(fā)明的 FET (即MOSFET)結(jié)構(gòu)。強(qiáng)調(diào)的是盡管圖3所示的FET包括了圖2的異質(zhì) 結(jié)構(gòu)12，，本發(fā)明還設(shè)想了使用圖1的異質(zhì)結(jié)構(gòu)12的FET。當(dāng)圖1所示的異 質(zhì)結(jié)構(gòu)12被使用時(shí)，電介質(zhì)材料(將在下文中描述)直接存在于阻擋層18 的上表面。
圖3所示的FET 50包括如上所述的半導(dǎo)體襯底10;上述的包括具有 暴露阻擋層18的表面的開(kāi)口 21的構(gòu)圖的帽層20的異質(zhì)結(jié)構(gòu)12，，其位于半 導(dǎo)體襯底10的上表面上；位于構(gòu)圖的帽層20的上表面上且在開(kāi)口 21內(nèi)的 電介質(zhì)材料30，覆蓋構(gòu)圖的帽層20，的側(cè)壁和阻擋層18的暴露表面；位于所述電介質(zhì)材料30的一部分上且在所述開(kāi)口 21之上的柵導(dǎo)體32,以及鄰接 電介質(zhì)材料30的外部邊緣并至少延伸入溝道層16的源招j妄觸34和漏招^姿 觸36;在附圖中源極/漏極接觸(34， 36)延伸入緩沖層14。
在圖3中，Lg代表柵極長(zhǎng)度，其由從開(kāi)口 21向源極或漏極接觸(34， 36)延伸的剩余的帽層20，的長(zhǎng)度所限定。在一個(gè)實(shí)施例中，溝道長(zhǎng)度小于 或等于260nm。在一些實(shí)施例中，該結(jié)構(gòu)具有正闞值電壓。
使用在本發(fā)明中的電介質(zhì)材料30具有大約4.0的介電常數(shù)；下文中，這 樣的電介質(zhì)材料被稱為高k電介質(zhì)。典型地，高k電介質(zhì)30具有大約7.0 或更大的介電常數(shù)，更典型地具有大約IO.O或更大的介電常數(shù)。這里涉及的 介電常數(shù)相對(duì)于真空而言，除非另作說(shuō)明。具體地，使用在本發(fā)明中的高k 電介質(zhì)30包括，但不限于氧化物、氮化物、氧氮化物和/或包括金屬硅酸鹽 的硅酸鹽、鋁酸鹽、鈥酸鹽和氮化物。在一個(gè)實(shí)施例中，優(yōu)選地，高k電介 質(zhì)由HfD2、 Zr02、 A1203、 Ti02、 La203、 SrTi03、 LaA103、 Y203、鈣4太礦氧 化物、HfSiOz、 HfAlOz或者HfA10aNb構(gòu)成。優(yōu)選地，高k電介質(zhì)30為Hf 基電介質(zhì)材料。
高k電介質(zhì)30利用傳統(tǒng)的沉積工藝形成，該傳統(tǒng)沉積工藝包括，但不 限于分子束外延生長(zhǎng)(MBE),化學(xué)氣相沉積(CVD),等離子增強(qiáng)化學(xué)氣相 沉積(PECVD),原子層沉積(ALD),蒸鍍，物理氣相沉積(PVD)，化學(xué) 溶液沉積以及其他類似的沉積工藝。
高k電介質(zhì)30的厚度可根據(jù)制造其所使用的沉積技術(shù)以及高k電介質(zhì) 的電介質(zhì)組成和數(shù)量來(lái)變化。典型地，高k電介質(zhì)30具有從大約0.5到大約 20 nm的厚度，高度優(yōu)選地具有從大約1到大約10 nm的厚度。
本發(fā)明的柵導(dǎo)體32包括任何導(dǎo)電材料，例如多晶硅、多晶鍺硅、導(dǎo)電 金屬、導(dǎo)電金屬合金、導(dǎo)電硅化物、導(dǎo)電氮化物及其組合和多層。當(dāng)包含金 屬的柵導(dǎo)體被使用時(shí)，金屬柵導(dǎo)體可被摻雜從而改變柵導(dǎo)體的功函。摻雜離 子的說(shuō)明性的例子包括As、 P、 B、 Sb、 Bi、 Al、 Tl或者其混合物。相同的 摻雜劑也被用于上述的多晶硅或者多晶鍺硅。優(yōu)選地，柵導(dǎo)體32為導(dǎo)電金 屬，高度優(yōu)選地為Al、 Pt、 Au、 W和Ti。由于導(dǎo)電金屬具有允許人們?nèi)フ{(diào) 整器件的閾值電壓的不同的功函，故選擇金屬柵極是有優(yōu)勢(shì)的。
糖導(dǎo)體32由傳統(tǒng)沉積工藝形成，例如CVD、 PECVD、 PVD、鍍覆、熱 蒸鍍或電子束蒸鍍以及濺射。柵導(dǎo)體可通過(guò)光刻和蝕刻被構(gòu)圖?？蛇x4奪地，柵導(dǎo)體32通過(guò)傳統(tǒng)剝離工藝形成。
形成在柵導(dǎo)體32的任一邊上的源極和漏極接觸(34， 36)典型地包括 導(dǎo)電材料，其包含上述用于柵導(dǎo)體32的導(dǎo)電材料之一。接觸通過(guò)光刻，蝕 刻溝槽到4冊(cè)極電介質(zhì)30中以及用導(dǎo)電材料填充溝槽來(lái)形成。
在本發(fā)明的一些實(shí)施例中，阻擋層18可包括薄的鈍化層(未示出)。當(dāng) 存在時(shí)，薄的鈍化層可包括化學(xué)氧化物的薄層?；蛘?，鈍化層可包括非晶 Si/Si02或者Ge/Si/Si02的薄層。薄的鈍化層具有從大約0.5到大約30 nm的 厚度。
通過(guò)清潔阻擋層18的表面來(lái)移除任何殘留層(例如，天然氧化物)，外 來(lái)顆粒和其他殘留金屬表面污染并且臨時(shí)清潔阻擋層表面從而形成可選的 鈍化層。任何殘留氧化物在例如氬氟酸溶液中被移除。其它濕蝕刻溶液也可 被用于形成可選的鈍化層?；蛘?，單獨(dú)用氫等離子體處理，或者與化學(xué)濕蝕 刻劑結(jié)合也可被用于形成可選的鈍化層。
在某個(gè)實(shí)施例中，不被柵導(dǎo)體32保護(hù)的電介質(zhì)材料30可凈皮移除并且選
高的源極/漏極區(qū)。可使用的選擇性外延半導(dǎo)體層的例子包括，但不限于具有 含量從40到80%變化的In的InGaAs或Ge。
在下面的例子中，如圖2所示，未摻雜Ino.7Gao.3As/Ino.52Al,As量子阱 層結(jié)構(gòu)被使用。該層結(jié)構(gòu)被生長(zhǎng)在InP襯底上，并由300 nm Ino.52AlQ.48As緩 沖層，10 nm應(yīng)變的Ina7GaQ3As溝道，10 nm Ino.52AlG.48As頂阻擋層以及25 nm n+-In。.53Al。.47As帽層構(gòu)成。在柵極區(qū)域中，除了頂In0.53Ala47As層被蝕刻掉 之外，所有層沒(méi)有被故意摻雜。
器件制造
具有金屬柵極和高k電介質(zhì)的長(zhǎng)和短溝道MOSFETs使用上述層結(jié)構(gòu)制 造。通過(guò)使用光學(xué)光刻構(gòu)圖該異質(zhì)結(jié)構(gòu)和隨后的選擇性蝕刻InGaAs帽層來(lái) 形成柵極凹陷(recess)區(qū)域，制造長(zhǎng)溝道環(huán)FET器件。在柵才及電介質(zhì)沉積 之后，然后形成歐姆接觸(即源極/漏極接觸)。然后柵極區(qū)域被光學(xué)光刻和 金屬剝離來(lái)限定。短溝道器件制造包括在柵極光刻之前的附加的臺(tái)隔離步 驟。另外，柵極凹陷通過(guò)電子束光刻被構(gòu)圖，其中短達(dá)260 nm的柵極長(zhǎng)度 被制造。長(zhǎng)溝道器件利用MBE沉積Hf02并具有Al柵極，而短溝道器件將 ALD-A1203作為柵極電介質(zhì)以及Al或Pt作為柵導(dǎo)體。
18長(zhǎng)溝槽MOSFET
A=5 pm的典型的埋藏In0.7Gaa3As溝道MOSFET的DC輸出特性在圖5 中示出。器件顯示出了好的飽和度和夾斷特性。盡管長(zhǎng)溝道長(zhǎng)度，但觀察到 了128n的串聯(lián)電阻， 一個(gè)可能部分由于非優(yōu)化接觸引起的問(wèn)題。閾值下特 性及對(duì)應(yīng)的跨導(dǎo)在圖6A-6B中示出。器件在增強(qiáng)模式下操作并具有通過(guò)線性 外推法從峰值跨導(dǎo)在Fds=50 mV時(shí)確定的0.25V的閾值電壓。漏極電流開(kāi)關(guān) 比大約是104，并且器件具有150 mV/decade的閾值下斜率。非本征〗夸導(dǎo)， gmext具有在Kds=1.2V的23 mS/mm的峰值。柵極泄漏特性在圖7中示出， 并與現(xiàn)有技術(shù)的HEMTs相比較。MOSFET的柵極漏電流密度比肖特基柵器 件的低多于200x。對(duì)于MOSFETs的電容-電壓的結(jié)果在圖8中示出。從數(shù) 據(jù)中提取的有效氧化膜厚度(EOT)為4.4+0.3 nm。這些器件的界面態(tài)密度 在高1012cm_2/eV的范圍內(nèi)，并且該值可以說(shuō)明非理想閾值下斜率。在校正 該串聯(lián)電阻之后，有效漂移遷移率和面密度從Cg vs. Fgs (100 kHz)和線性 /d-Fgs特性(Kds二50mV)計(jì)算。得到的遷移率vs.面密度曲線在圖9中示出。 1100cm2/Vs的峰值遷移率在2.6x 1012 cm-2的載流子密度下被確定。通過(guò)界 面性質(zhì)的優(yōu)化，更多改進(jìn)應(yīng)是可能的。
短溝道MOSFET
如圖10所示，短溝道MOSFETs Ug=260nm)具有好的飽和度特性， 但由于長(zhǎng)接近區(qū)域(long access region )和非理想接觸，其具有高串聯(lián)電阻。 如圖11和12所示，依靠所使用的柵極金屬，器件被制造成在增強(qiáng)模式 (R=+0.5V)和耗盡模式(W = -0.5V)操作。增強(qiáng)模式器件在Kds=50 mV 下具有大約1(^的開(kāi)關(guān)比，以及大約200mV/decade的閾值下斜率(見(jiàn)圖11)。 對(duì)于這些器件，gm^t在Kds二1.2V下具有43mS/mm的峰值。圖13中的柵極 泄漏示出了優(yōu)于先前HEMT器件的顯著的改進(jìn)。
雖然本發(fā)明已經(jīng)就其優(yōu)選實(shí)施例被具體地顯示和描述，本領(lǐng)域技術(shù)人員 可以理解的是在不改變本發(fā)明精神和范圍的情況下可在形式上和細(xì)節(jié)上對(duì) 前述和其它進(jìn)行改變。因此，本發(fā)明旨在不限于描述和示出的準(zhǔn)確的形式和 細(xì)節(jié)，而落在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1、一種半導(dǎo)體異質(zhì)結(jié)構(gòu)，包括具有第一帶隙的III-V族化合物半導(dǎo)體緩沖層；位于所述緩沖層的上表面上的具有第二帶隙的III-V族化合物半導(dǎo)體溝道層；以及位于所述III-V族化合物半導(dǎo)體溝道層的上表面上的具有第三帶隙的III-V族化合物半導(dǎo)體阻擋層，其中，所述第一和第三帶隙大于第二帶隙。
2、 如權(quán)利要求1所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述阻擋層包括位于摻雜區(qū)。
3、 如權(quán)利要求2所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述摻雜區(qū)具有從大 約IO"到大約1015原子/cn^的摻雜濃度。
4、 如權(quán)利要求2所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述摻雜區(qū)包括元素 周期表的第IV、 II或者VI族中的元素作為摻雜劑。
5、 如權(quán)利要求1所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，還包括位于所述III-V族化合 物半導(dǎo)體阻擋層頂上的III-V族化合物帽層。
6、 如權(quán)利要求5所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述帽層包括n型沖參 雜劑。
7、 如權(quán)利要求5所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述帽層包括與所述 溝道層相同或不同的III-V族化合物半導(dǎo)體。
8、 如權(quán)利要求1所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述阻擋層與所述緩 沖層包括InAlAs合金，所述溝道層包括InGaAs合金。
9、 如權(quán)利要求8所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述InAlAs合金具有 分子式Ii!xA1kxAs,其中x從大約0.4到大約0.6,以及所述InGaAs合金具有 分子式InyGa,-yAs，其中y從大約0.3到大約0.8。
10、 如權(quán)利要求8所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述InAlAs合金為 Ina52Al。.48As, 以及所述InGaAs合金為In。.7Gao.3As。
11、 如權(quán)利要求1所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，每一所述III-V族化 合物半導(dǎo)體層為具有大約105原子/cm2或更少的量級(jí)的缺陷密度的單晶材料。
12、 如權(quán)利要求1所述的半導(dǎo)體異質(zhì)結(jié)構(gòu)，其中，所述緩沖層具有從大約25到大約500 nm的厚度，所述溝道層具有從大約1到大約15 nm的厚度， 以及所述阻擋層具有從大約0.1到大約10 nm的厚度。
13、 一種半導(dǎo)體結(jié)構(gòu)，包括 具有上表面的半導(dǎo)體;H"底；道結(jié)構(gòu)包括位于所述半導(dǎo)體襯底的所述上表面頂上的具有第一帶隙的in-v族化合物半導(dǎo)體緩沖層，位于所述緩沖層上的具有第二帶隙的III-V族化合物半導(dǎo)體溝道層，以及位于m-v族化合物半導(dǎo)體溝道層的上表面上的具有 第三帶隙的m-v族化合物半導(dǎo)體阻擋層，其中所述第一和第三帶隙大于第 二帶隙；具有大于4.0的介電常數(shù)的電介質(zhì)材料，位于所述掩埋溝道結(jié)構(gòu)上且與 所述阻擋層的至少 一部分相接觸；位于所述電介質(zhì)材料的一部分上的柵導(dǎo)體；以及 與至少所述溝道層相4妄觸的源相^妻觸和漏招j妄觸。
14、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述阻擋層包括位于和雜區(qū)。
15、 如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中，所述摻雜區(qū)具有從大約 IO"到大約10'5原子/cn^的摻雜濃度。
16、 如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中，所述摻雜區(qū)包括元素周 期表的第IV、 II或者VI族中的元素作為^^雜劑。
17、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，還包括位于m-v族化合物半導(dǎo) 體阻擋層頂上的構(gòu)圖的ni-v族化合物半導(dǎo)體帽層，所述構(gòu)圖的m-v族化合 物半導(dǎo)體帽層具有暴露所述阻擋層的開(kāi)口 。
18、 如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中，所述構(gòu)圖的帽層包括n 型摻雜劑。
19、 如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中，所述構(gòu)圖的帽層摻雜摻 雜劑，所述摻雜劑以從大約1017到大約1021原子/cn^的濃度存在于所述帽 層中。
20、 如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中，所述構(gòu)圖的帽層包括與溝道層相同或不同的ni-v族化合物半導(dǎo)體。
21、 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，所述阻擋層與所述緩沖 層包括InAlAs合金，所述溝道層包括InGaAs合金。
22、 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中，所述InAlAs合金具有分 子式InxAlLxAs,其中x從大約0.4到大約0.6，以及所述InGaAs合金具有分 子式InyGai-yAs,其中y從大約0.3到大約0.8。
23、 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中，所述InAlAs合金為 In0.52Ala48As， 以及所述InGaAs合金為In。.7Gao.3As。
24、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，每一所述III-V族化合物 半導(dǎo)體層為具有大約105原子/cn^或更少的量級(jí)的缺陷密度的單晶材料。
25、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖層具有從大約 25到大約500 nm的厚度，所述溝道層具有從大約1到大約15 nm的厚度， 以及所述阻擋層具有/人大約0.1到大約10 nm的厚度。
26、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述電介質(zhì)材料包括Hf02、 Zr02、 A1203、 Ti02、 La203、 SrTi03、 LaA103、 Y203、鈣鈥礦氧化物、HfSi〇z、 HfAlOz或者HfA10aNb。
27、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述柵導(dǎo)體包括多晶硅、 多晶鍺硅、導(dǎo)電金屬、導(dǎo)電金屬合金、導(dǎo)電硅化物、導(dǎo)電氮化物及其組合或 者多層。
28、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述源極接觸和所述漏 極接觸包括多晶硅、多晶鍺硅、導(dǎo)電金屬、導(dǎo)電金屬合金、導(dǎo)電硅化物、導(dǎo) 電氮化物及其組合或者多層。
29、 如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述結(jié)構(gòu)具有正閾值電 壓并具有小于或等于260 nm的柵極長(zhǎng)度。
30、 一種制造含有III-V族化合物半導(dǎo)體的異質(zhì)結(jié)構(gòu)的方法，包括 首先，在襯底的上表面上外延生長(zhǎng)具有第一帶隙的III-V族化合物半導(dǎo)體緩沖層；其次，在所述緩沖層的上表面上外延生長(zhǎng)具有第二帶隙的III-V族化合 物半導(dǎo)體溝道層；以及三帶隙的ni-v族化合物半導(dǎo)體阻擋層，其中，所述第一和第三帶隙大于第二帶隙。
31、 如權(quán)利要求30所述的方法，還包括第四外延生長(zhǎng)步驟，其在所述 阻擋層的表面上形成III-V族化合物半導(dǎo)體帽層。
32、 一種制造FET的方法，包4舌形成位于在半導(dǎo)體襯底的上表面上的掩埋溝道結(jié)構(gòu)，其中所述形成包括首先，在襯底的上表面上外延生長(zhǎng)具有第一帶隙的m-v族化合物半導(dǎo)體緩沖層；其次，在所述緩沖層的上表面上外延生長(zhǎng)具有第二帶隙的in-v族化合物半導(dǎo)體溝道層；以及第三，在所述ni-v族化合物半導(dǎo)體溝道層的上表 面上外延生長(zhǎng)具有第三帶隙的m-v族化合物半導(dǎo)體阻擋層，其中，所述第 一和第三帶隙大于第二帶隙；形成具有大于4.0的介電常數(shù)的電介質(zhì)材料，其位于所述掩埋溝道結(jié)構(gòu) 上且與所述阻擋層的至少 一部分相接觸；形成位于所述電介質(zhì)材料的一部分上的柵導(dǎo)體；以及 形成與至少所述溝道層相接觸的源極接觸和漏極4妄觸。
33、 如權(quán)利要求32所述的方法，還包括形成具有至少一個(gè)暴露所述阻擋層的表面的開(kāi)口的構(gòu)圖的in-v族化合物半導(dǎo)體帽層，所述形成包括第四 外延生長(zhǎng)步驟、光刻和蝕刻。
全文摘要
提供一種包含半導(dǎo)體的異質(zhì)結(jié)構(gòu)，從底部到頂部其包括Ⅲ-V族化合物半導(dǎo)體緩沖層，Ⅲ-V族化合物半導(dǎo)體溝道層，Ⅲ-V族化合物半導(dǎo)體阻擋層，以及可選的但是優(yōu)選的Ⅲ-V族化合物半導(dǎo)體帽層。阻擋層可被摻雜，或者優(yōu)選地不被摻雜。Ⅲ-V族化合物半導(dǎo)體緩沖層和Ⅲ-V族化合物半導(dǎo)體阻擋層包括具有比Ⅲ-V族化合物半導(dǎo)體溝道層的帶隙更寬的帶隙的材料。由于寬帶隙材料被用于緩沖層和阻擋層以及窄帶隙材料被用于溝道層，在一定的柵偏壓范圍之下載流子被限制于溝道層。本發(fā)明的異質(zhì)結(jié)構(gòu)可被用于場(chǎng)效應(yīng)晶體管中的掩埋溝道結(jié)構(gòu)。
文檔編號(hào)H01L21/336GK101449366SQ200780018330
公開(kāi)日2009年6月3日 申請(qǐng)日期2007年6月25日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者加瓦姆·沙希迪, 史蒂文·J·凱斯特, 孫艷寧, 德文德拉·K·薩達(dá)納, 愛(ài)德華·W·基拉 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司