專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其涉及MIS器件，所述MIS器件構(gòu)成了可以實現(xiàn)先進(jìn)信息處理的硅大規(guī)模集成電路。
背景技術(shù)：
硅超級集成電路是用于支持發(fā)展的先進(jìn)信息社會的一種基礎(chǔ)技術(shù)。為了增強集成電路的功能，需要增強MIS器件的性能，MIS器件構(gòu)成集成電路的一個組成元件。根據(jù)按比例縮小法則，已經(jīng)從基礎(chǔ)上改進(jìn)了半導(dǎo)體元器件的性能。然而，近年來，由于各種物理限制因素，現(xiàn)在通過對半導(dǎo)體元件的超微制造來進(jìn)一步改進(jìn)半導(dǎo)體元器件的性能、并使半導(dǎo)體元器件更好地運行，變得越來越困難。
在該情況中的一個問題是，為了使電絕緣膜更薄而損耗多晶Si柵電極所帶來的故障。雖然根據(jù)按比例縮小法則通過使柵極絕緣膜變薄已經(jīng)實現(xiàn)了MIS器件的性能改進(jìn)，但是，由于多晶Si柵極損耗的影響，現(xiàn)在變得越來越難于進(jìn)一步改進(jìn)MIS器件的性能。在新一代技術(shù)中，其中將柵極氧化膜的厚度減少到小于1nm，多晶Si柵電極的損耗層電容量將被增加到柵極氧化膜的電容量的約30％。通過采用金屬柵電極代替多晶Si柵電極，可以消除損耗層電容量。而且，為了降低柵電極的電阻值，也希望采用金屬柵電極。
然而，在MIS器件的情況中，需要采用功函數(shù)彼此不同的柵電極，以根據(jù)導(dǎo)電類型獲得最優(yōu)閾值電壓值。因此，如果簡單地使用金屬柵極，需要采用兩種金屬材料，從而導(dǎo)致制造過程復(fù)雜，并增加了制造成本。盡管已經(jīng)提出了采用將雜質(zhì)引入硅化物層以簡化金屬柵極的制造過程的技術(shù)，但是可以控制功函數(shù)的范圍太狹窄了，從而實際上不可能在MIS器件中獲得實現(xiàn)最優(yōu)閾值電壓的功函數(shù)。而且，另外，還試圖通過合金化來控制功函數(shù)。然而，當(dāng)嘗試使用Ru-Ta合金時，存在的問題是，由于Ru的存在，降低了MIS器件的性能，并且用于制造MIS器件的裝置受到這些金屬的污染。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面的半導(dǎo)體器件包括具有隔離區(qū)域的半導(dǎo)體襯底；p型MIS晶體管，包括形成于所述半導(dǎo)體襯底中的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極與所述柵極絕緣膜的界面上具有第一金屬層；以及n型MIS晶體管，包括形成于所述半導(dǎo)體襯底中的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極與所述柵極絕緣膜的界面上具有所述第一金屬的硼化物層。
根據(jù)本發(fā)明的另一方面的半導(dǎo)體器件包括具有隔離區(qū)域的半導(dǎo)體襯底；p型MIS晶體管，包括形成于所述半導(dǎo)體襯底中的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極與所述柵極絕緣膜的界面上具有第一金屬的碳化物層；以及n型MIS晶體管，包括形成于所述半導(dǎo)體襯底中的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極與所述柵極絕緣膜的界面上具有所述第一金屬的硼化物層。
根據(jù)本發(fā)明的另一方面的制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；在所述絕緣膜上形成金屬層；在位于所述p型雜質(zhì)區(qū)域中的所述金屬膜上選擇性地形成硼源膜；熱處理具有所述硼源膜的所述半導(dǎo)體襯底，以將全部所述金屬膜轉(zhuǎn)變成其金屬硼化物膜，從而在所述p型雜質(zhì)區(qū)域中選擇性地形成金屬硼化物膜；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。
根據(jù)本發(fā)明的另一方面的制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；在所述絕緣膜上形成金屬硼化物層；在位于所述n型雜質(zhì)區(qū)域中的所述金屬硼化物膜上選擇性地形成硼吸收膜；熱處理在其上形成有所述硼吸收膜的所述半導(dǎo)體襯底，以從所述n型雜質(zhì)區(qū)域中的所述金屬硼化物膜擴散硼，從而選擇性地形成與所述絕緣膜接觸的金屬膜；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。
根據(jù)本發(fā)明的另一方面的制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；在所述絕緣膜上形成金屬層；在位于所述p型雜質(zhì)區(qū)域中的所述金屬膜中選擇性地離子注入硼，以形成金屬硼化物膜；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。
根據(jù)本發(fā)明的另一方面的制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；通過位于所述p型雜質(zhì)區(qū)域中的所述絕緣膜上的硼吸收，選擇性地形成硼膜；在所述硼膜和所述絕緣膜上形成金屬膜；熱處理在其上形成有所述金屬膜的所述半導(dǎo)體襯底，以將硼從所述硼膜擴散進(jìn)入所述金屬膜，從而在所述p型雜質(zhì)區(qū)域中選擇性地形成金屬硼化物膜，所述金屬硼化物膜與所述絕緣膜接觸；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。


圖1是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的截面圖；圖2是示出在制造根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的方法中的一個步驟的截面圖；圖3是示出在圖2中示出的步驟的下一個步驟的截面圖；圖4是示出在圖3中示出的步驟的下一個步驟的截面圖；圖5是示出在圖4中示出的步驟的下一個步驟的截面圖；圖6是示出在制造根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體器件中的一個步驟的截面圖；圖7是示出在圖6中示出的步驟的下一個步驟的截面圖；圖8是示出在圖7中示出的步驟的下一個步驟的截面圖；圖9是示出在圖8中示出的步驟的下一個步驟的截面圖；圖10是示出在制造根據(jù)本發(fā)明的又一個實施例的半導(dǎo)體器件中的一個步驟的截面圖；圖11是示出在圖10中示出的步驟的下一個步驟的截面圖；圖12是示出在圖11中示出的步驟的下一個步驟的截面圖；圖13是示出在圖12中示出的步驟的下一個步驟的截面圖；圖14是根據(jù)本發(fā)明的又一實施例的半導(dǎo)體器件的截面圖；圖15是示出在制造根據(jù)本發(fā)明的又一個實施例的半導(dǎo)體器件的方法中的一個步驟的截面圖；圖16是示出在圖15中示出的步驟的下一個步驟的截面圖；圖17是示出在圖16中示出的步驟的下一個步驟的截面圖；圖18是示出在圖17中示出的步驟的下一個步驟的截面圖；圖19是根據(jù)本發(fā)明的另一實施例的半導(dǎo)體器件的截面圖；圖20是示出在制造根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體器件的方法中的一個步驟的截面圖；圖21是示出在圖20中示出的步驟的下一個步驟的截面圖；圖22是示出在圖21中示出的步驟的下一個步驟的截面圖；圖23是示出在圖22中示出的步驟的下一個步驟的截面圖；圖24是根據(jù)本發(fā)明另一實施例的半導(dǎo)體器件的截面圖；圖25是根據(jù)本發(fā)明另一實施例的半導(dǎo)體器件的截面圖；圖26是根據(jù)本發(fā)明另一實施例的半導(dǎo)體器件的截面圖；圖27是示出在完全損耗型器件中需要的功函數(shù)與單晶硅層的膜厚的關(guān)系曲線；以及圖28是根據(jù)本發(fā)明另一實施例的半導(dǎo)體器件的截面圖。
具體實施例方式
下面將參考附圖詳細(xì)說明本發(fā)明的實施例。
(實施例1)圖1是根據(jù)該實施例的半導(dǎo)體器件的截面圖。
在如圖1所示的半導(dǎo)體器件中，在p型硅襯底中分離地形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。在n型和p型雜質(zhì)區(qū)域中都形成熱生長氧化硅膜的柵極絕緣膜1。在該情況中，柵極絕緣膜1的膜厚應(yīng)該優(yōu)選為2nm或更小。在柵極絕緣膜上形成柵電極膜。在n型MIS晶體管中，柵電極由MoB2層4構(gòu)成。而在p型MIS晶體管中，柵電極由Mo層5構(gòu)成。在這兩種MIS晶體管中，優(yōu)選將柵電極的高度設(shè)置為約50nm。
在p型阱中，將由重n型摻雜區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜1。而且，在源極/漏極擴散區(qū)域上形成構(gòu)成接觸電極的硅化鎳(NiSi)層2，從而在p型阱區(qū)域中形成n型MIS晶體管。另一方面，在n型阱區(qū)域中，將由重p型摻雜區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜1。而且，以與n型MIS的情況相同的方式，在源極/漏極擴散區(qū)域上形成NiSi層2，從而在n型雜質(zhì)區(qū)域中形成p型MIS晶體管。
這些n型MIS晶體管和p型MIS晶體管互補地作用而構(gòu)成CMIS器件。雖然在該實施例中采用NiSi作為用于源極/漏極區(qū)域的頂部接觸的材料，但是可以采用除NiSi以外的各種表現(xiàn)金屬導(dǎo)電性的硅化物。例如，可以采用如下物質(zhì)的硅化物V、Cr、Mn、Y、Mo、Ru、Rh、Hf、Ta、W、Ir、Co、Ti、Er、Pt、Pd、Zr、Gd、Dy、Ho以及Er。
另外，雖然這里采用氧化硅膜作為柵極絕緣膜，但是還可以采用除氧化硅膜以外的表現(xiàn)更高介電常數(shù)的絕緣膜(鐵電絕緣膜)。例如，可以采用如下物質(zhì)作為柵極絕緣膜Si3N4、Al2O3、Ta2O5、TiO2、La2O5、CeO2、ZrO2、HfO2、SrTiO3以及Pr2O3。還可以有效地采用混合材料，所述材料包括混合有例如硅化Zr和硅化Hf的金屬離子的氧化硅。這些材料可以以任何方式混合。只需要適當(dāng)?shù)剡x擇適用于任何代的晶體管的材料。
作為用于柵電極的材料，需要采用這樣的材料，其具有低電阻率(50μΩ·cm或更小)并具有一定的熱穩(wěn)定性以經(jīng)受源極/漏極雜質(zhì)活化熱處理(約1000℃)。作為柵電極材料的功函數(shù)，要求為與目前在多晶Si電極中實現(xiàn)的功函數(shù)值大小相同的值。尤其是，在n型MIS晶體管的情況中，要求在Si導(dǎo)帶底部附近的功函數(shù)為約4eV，在p型MIS晶體管的情況中，要求在Si價帶頂部附近的功函數(shù)為約5eV。
MoB2和Mo在熱穩(wěn)定性方面都不錯，即，其熔點分別是2100℃和2896℃。MoB2和Mo的電阻率都非常低，即分別是45μΩ·cm和5μΩ·cm。另外，對于這些材料的功函數(shù)，MoB2為3.9eV，Mo為4.9eV。從而，MoB2和Mo被認(rèn)為都適于用作柵電極材料，即，其可以滿足上述的全部要求。Mo可以轉(zhuǎn)換成碳化物，即MoC。MoC的熱阻較好，即其熔點為2695℃，并且其功函數(shù)為5.2eV。因此，通過利用MoC可以進(jìn)一步調(diào)節(jié)功函數(shù)。在下面的實施例中，將說明一個實施例，其中采用Mo作為p型MIS晶體管的柵電極。然而，即使采用MoC代替Mo，也可以獲得類似的效果。
如上所述，通過適當(dāng)?shù)亟M合這些電極材料，可以采用與在制造常規(guī)多晶Si電極中采用的過程相同的晶體管制造過程，而不需要復(fù)雜化晶體管的制造工藝。從而，可以容易地將金屬柵電極引入CMIS器件。
圖2至圖5是分別示出圖1中示出的半導(dǎo)體器件的第一制造方法的截面圖。
首先，通過離子注入，在p型硅襯底上形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。通過淺溝槽方法預(yù)先形成元器件隔離。然后，對硅襯底表面進(jìn)行熱氧化，以形成厚度為約2nm的硅熱氧化物膜1。之后，通過例如濺射方法在整個表面上沉積Mo層5?？蛇x的是，可以通過利用原料氣體如Mo(C5H5)2H2或Mo(CH3C5H5)2H2的CVD方法進(jìn)行Mo層5的沉積。然后通過例如濺射方法在該Mo層5上沉積CrB2層。隨后，通過利用平版印刷加工CrB2層以形成圖形，從而如圖2所示，在n型MIS晶體管形成區(qū)域(p阱區(qū)域)中選擇性地留下CrB2層6。
MoB2的形成熱是-123kJ/mol，比CrB2(-94.2kJ/mol)的形成熱在負(fù)向上更大，因此，MoB2比CrB2更穩(wěn)定。從而，如圖3所示，當(dāng)在900℃左右的溫度下熱處理CrB2層6時，CrB2層6中的硼(B)擴散進(jìn)入Mo層5，從而選擇性地形成MoB2層4。關(guān)于該熱處理的溫度，優(yōu)化條件將根據(jù)Mo層的厚度而不同。公知的是，在固體之間的界面上的固相反應(yīng)和固相擴散通常在固體材料熔點的約1/3的溫度(℃)下開始。因此，可以這樣確定熱處理的條件，所述溫度應(yīng)該不低于使固相反應(yīng)或固相擴散發(fā)生的溫度，特定的優(yōu)化條件根據(jù)Mo層的厚度而選擇。CrB2層6用作硼源膜以將硼供給下面的Mo層5。在該情況下，需要硼充分?jǐn)U散進(jìn)入Mo層5，以形成與硅熱氧化物膜接觸的MoB2層4。應(yīng)該注意，除了CrB2，還可以采用任何如下的金屬硼化物作為硼源膜，所述金屬硼化物的形成熱的絕對值小于MoB2的。例如，可以采用MnB2、CoB、AlB2、FeB、MgB2以及NiB。
通過各向異性蝕刻，一起加工如此在p型阱區(qū)域中形成的MoB2層4和下面的硅熱氧化物膜1。另外，以與上述相同的方式加工在n型阱區(qū)域中的Mo層5，以形成如圖4所示的柵極部分。通過將柵極部分用作掩模，通過離子注入將砷和硼分別注入半導(dǎo)體襯底中，以形成n型和p型MIS晶體管的源極/漏極區(qū)域的重?fù)诫s區(qū)域。
為了在柵電極和源極/漏極區(qū)域之間形成隔離，在柵極部分的每個側(cè)壁上形成絕緣側(cè)壁3。隨后，通過濺射沉積，在整個表面上形成Ni膜(厚度為20nm)，并然后在400℃的溫度下進(jìn)行熱處理。然后，只在源極/漏極區(qū)域上將Ni的未反應(yīng)部分選擇性地除去，從而以自對準(zhǔn)的方式形成NiSi接觸電極2，從而獲得如圖5所示的結(jié)構(gòu)。
MoB2和Mo在高溫穩(wěn)定性方面都不錯，因此其可以經(jīng)受源極/漏極活化熱處理。當(dāng)采用金屬柵電極時，由于金屬柵電極的熱阻，通常認(rèn)為采用替換或鑲嵌工藝是不可避免的，從而需要形成虛柵極或CMP步驟。然而，根據(jù)本實施例，因為MoB2和Mo在熱阻方面都不錯，因此可以根據(jù)與采用多晶Si柵極的情況相同的工藝步驟形成晶體管。即，通過常規(guī)過程形成金屬柵極，其中，首先形成柵電極并對其加工，然后形成源極/漏極擴散區(qū)域。從而，現(xiàn)在可以防止復(fù)雜的步驟或制造成本的增加。而且，還可以避免現(xiàn)有技術(shù)的問題，即，在替換或鑲嵌工藝中，晶體管的溝道區(qū)域和柵極絕緣膜在其頂部表面上重復(fù)曝光。因此，同時可以避免當(dāng)使用替換或鑲嵌工藝時可能發(fā)生的器件自身的性能和可靠性降低。
另外，如果采用MoC作為p型MIS晶體管的柵電極，只需要如下文修改上述過程。具體是，在這樣的條件下，其中如圖3所示只在p型阱區(qū)域上形成CrB2層，通過離子注入來注入碳(C)。從而，CrB2層用作p型阱區(qū)域中的覆層，而可以將碳選擇性地只引入n型阱區(qū)域的Mo。隨后，在活化源極/漏極區(qū)域的雜質(zhì)的步驟中，碳充分向下擴散到柵極絕緣膜的SiO2界面中，從而可以同時形成MoC電極。如果碳的注入量為1×1016原子·cm-2或更多，則可以實現(xiàn)上述的碳的充分?jǐn)U散?？蛇x的方法為，通過在沉積Mo之前進(jìn)行光刻，碳選擇性地吸收或沉積在只在n型阱區(qū)域中的SiO2層上，并達(dá)到約5nm的厚度。隨后，通過重復(fù)上述過程，可以在n型阱區(qū)域的柵電極/柵極絕緣膜的界面上形成MoC。因為在該情況中補充了多個步驟，尤其優(yōu)選的是采用這樣的方法，所述方法采用碳的離子注入。通過利用這些過程，可以形成具有由MoC構(gòu)成的柵電極的p型MIS晶體管。
圖6至圖9示出了圖1所示的半導(dǎo)體器件的第二制造方法。
首先，通過離子注入，在p型硅襯底上形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。通過淺溝槽方法預(yù)先形成元器件隔離。然后，對硅襯底表面進(jìn)行熱氧化，以形成厚度為約2nm的硅熱氧化物膜1。之后，通過例如濺射方法在整個表面上沉積MoB2層4。然后通過例如濺射方法在該MoB2層4上沉積Zr層14。隨后，通過利用平版印刷對Zr層14進(jìn)行構(gòu)圖，從而如圖6所示，在p型MIS晶體管形成區(qū)域(n阱區(qū)域)中選擇性地留下Zr層14。
ZrB2的形成熱是-300kJ/mol，比MoB2(-123kJ/mol)的形成熱在負(fù)向上更大，因此，ZrB2比MoB2更穩(wěn)定。從而，如圖7所示，當(dāng)在900℃左右的溫度下熱處理MoB2層時，MoB2層4中的硼(B)擴散進(jìn)入Zr層14，從而形成ZrB2層7。Zr層14用作硼吸收膜，用于從下面的MoB2層4吸收硼。結(jié)果，在p型MIS晶體管形成區(qū)域中的MoB2層4被轉(zhuǎn)移到Mo層5中。在該情況中，需要硼充分?jǐn)U散進(jìn)入Zr層14，以形成與氧化硅膜1接觸的Mo層5。關(guān)于此時的熱處理的條件，與在上述第一制造方法中從CrB2擴散硼的情況相同，可以這樣確定，所述溫度應(yīng)該是所述層材料熔點的約1/3，特定優(yōu)化條件將根據(jù)MoB2層4和Zr層14的厚度而選擇。另外，除了ZrB2，還可以通過適當(dāng)?shù)剡x擇金屬而形成如下的任何金屬硼化物來沉積不同的硼吸收膜，所述硼化物的形成熱的絕對值大于MoB2的。例如，可以采用如下的金屬Hf、Ti、Ta、Nd以及Ce。
隨后，通過蝕刻除去ZrB2層7，而暴露n型阱區(qū)域中的Mo層5。
通過各向異性蝕刻，一起加工作為柵極疊層結(jié)構(gòu)的如此在n型阱區(qū)域中形成的Mo層5和下面的硅熱氧化物膜1。另外，以與上述相同的方式加工在p型阱區(qū)域中的MoB2層4，以形成如圖8所示的柵極部分。通過將該柵極部分用作掩模，通過離子注入將砷和硼分別注入半導(dǎo)體襯底中，以形成n型和p型MIS晶體管的源極/漏極區(qū)域的重?fù)诫s區(qū)域。
為了在柵電極和源極/漏極區(qū)域之間形成隔離，在柵極部分的每個側(cè)壁上形成絕緣側(cè)壁3。隨后，通過濺射沉積，在整個表面上形成Ni膜(厚度為20nm)，并然后在400℃的溫度下進(jìn)行熱處理。然后，只在源極/漏極區(qū)域上將Ni的未反應(yīng)部分選擇性地除去，從而以自對準(zhǔn)的方式形成NiSi接觸電極2，從而獲得如圖9所示的結(jié)構(gòu)。如同在上述第一制造過程的情況，在該情況中也可以防止制造成本的任何升高并增強了器件的性能和可靠性。
另外，如果采用MoC作為p型MIS晶體管的柵電極，只需要如下文修改上述過程。具體是，通過在沉積MoB2層4之前進(jìn)行光刻，碳選擇性地吸收或沉積在只在n型阱區(qū)域中的SiO2層上，并達(dá)到約5nm的厚度。隨后，通過重復(fù)上述過程，可以在n型阱區(qū)域的柵電極/柵極絕緣膜的界面上形成MoC?？蛇x的是，在圖9中的步驟后，在這樣的條件下，其中只暴露n型阱區(qū)域，將碳注入其中。通過補充該步驟，可以在隨后的源極/漏極區(qū)域的雜質(zhì)活化步驟中，同時形成MoC。如果碳的注入量為1×1016原子·cm-2或更多，則可以實現(xiàn)MoC的形成。通過利用這些步驟，可以形成具有由MoC構(gòu)成的柵電極的p型MIS晶體管。
圖10至13示出了圖1中示出的半導(dǎo)體器件的第三制造方法。
首先，通過離子注入，在p型硅襯底上形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。通過淺溝槽方法預(yù)先形成元器件隔離。然后，對硅襯底表面進(jìn)行熱氧化，以形成厚度為約2nm的硅熱氧化物膜1。之后，通過例如濺射方法在整個表面上沉積Mo層5。然后通過例如濺射方法在該Mo層5上沉積抗蝕劑膜。隨后，通過利用平版印刷對抗蝕劑膜進(jìn)行構(gòu)圖，從而選擇性地掩蔽p型MIS晶體管形成區(qū)域(n阱區(qū)域)。然后，如圖10所示，在暴露Mo層5的n型MIS晶體管形成區(qū)域(p阱區(qū)域)中選擇性地進(jìn)行硼的離子注入。要求向p阱區(qū)域的Mo層5中注入高濃度的硼，以在下一步驟中形成與硅熱氧化物膜1接觸的MoB2膜。如果硼的注入量為1×1016原子·cm-2或更多，則可以實現(xiàn)MoB2的形成。在離子注入后，通過利用抗蝕劑釋放液可以容易地除去用作n阱區(qū)域的掩模的抗蝕劑膜。
從而，在p阱區(qū)域中形成其中具有高濃度的注入硼的Mo層13。隨后，通過各向異性蝕刻，一起加工Mo層13和下面的硅熱氧化物膜1。另外，以與上述相同的方式加工在n阱區(qū)域中的Mo層5，以形成如圖11所示的柵極部分。通過將柵極部分用作掩模，通過離子注入將砷和硼分別注入半導(dǎo)體襯底中，并然后對其進(jìn)行熱處理，以形成n型和p型MIS晶體管的源極/漏極區(qū)域的重?fù)诫s區(qū)域。
此時，注射入Mo層13的硼與Mo反應(yīng)，從而將n型晶體管的Mo層13變成MoB2層4，如圖12所示。
為了在柵電極和源極/漏極區(qū)域之間形成隔離，在柵極部分的每個側(cè)壁上形成絕緣側(cè)壁3。然后，通過濺射沉積，在整個表面上形成Ni膜(厚度為20nm)，并且之后在400℃的溫度下進(jìn)行熱處理。然后，只在源極/漏極區(qū)域上選擇性地除去Ni的未反應(yīng)部分，從而以自對準(zhǔn)的方式形成NiSi接觸電極2，從而獲得如圖13所示的結(jié)構(gòu)。這樣，可以獲得與在上述的制造方法中可獲得的效果相同的效果。然而，可以利用蝕刻工藝實施，以除去在上述第一和第二過程中需要的CrB2膜或ZrB2膜，從而可以進(jìn)一步簡化制造步驟，從而節(jié)省制造成本。
另外，如果采用MoC作為p型MIS晶體管的柵電極，只需要如下文修改上述過程。具體是，在如圖10所示的注入硼的步驟的之前或之后，緊接著補充附加的步驟，其中通過利用抗蝕劑膜掩蔽p型阱區(qū)域，以及通過離子注入將碳選擇性地注入Mo，即只在n型阱區(qū)域注入。由于增加了該步驟，當(dāng)進(jìn)行熱處理以活化源極/漏極區(qū)域的重?fù)诫s區(qū)域中的雜質(zhì)時，可以在p型MIS晶體管的柵電極中形成MoC。如果碳的注入量是1×1016原子·cm-2或更多，可以實現(xiàn)上述MoC的形成。可選的方法為，在沉積Mo之前，可以選擇性地只在n型阱區(qū)域中吸收約5nm厚的碳，碳在隨后的熱處理中擴散，從而使得只在電極/SiO2界面上形成MoC。
(實施例2)圖14是根據(jù)該實施例的半導(dǎo)體器件的截面圖。
在該實施例中，在p型硅襯底中分別形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。柵極絕緣膜都是由普通硅熱氧化物膜1形成，硅熱氧化物膜1的厚度優(yōu)選為2nm或更小。在柵極絕緣膜1上設(shè)置有柵電極。在n型MIS晶體管中，柵電極由包括MoB2層4和Mo層5的疊層結(jié)構(gòu)構(gòu)成。然而在p型MIS晶體管中，柵電極由Mo層5構(gòu)成。在這兩種MIS晶體管中，柵電極的高度都優(yōu)選為約50nm。
在p型阱中，將由重?fù)诫sn型雜質(zhì)區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜1。而且，在源極/漏極擴散區(qū)域上形成構(gòu)成接觸電極的硅化鎳(NiSi)層2，從而在p型阱區(qū)域中形成n型MIS晶體管。另一方面，在n型阱區(qū)域中，將由p型高濃度雜質(zhì)區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜1。而且，以與n型MIS晶體管的情況相同的方式，在源極/漏極擴散區(qū)域上形成NiSi層2，從而在n型雜質(zhì)區(qū)域中形成p型MIS晶體管。該n型MIS晶體管和p型MIS晶體管互補地作用以構(gòu)成CMIS器件。
圖15至18說明了制造圖14中的半導(dǎo)體器件的方法。
首先，通過離子注入，在p型硅襯底上形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。通過淺溝槽方法預(yù)先形成元器件隔離。然后，對硅襯底表面進(jìn)行熱氧化以形成厚度為約2nm的硅熱氧化物膜1。隨后，利用Si3N4層9選擇性地覆蓋p型MIS晶體管區(qū)域。然后，通過利用B2H6氣體的等離子體，將硼吸收到n型MIS晶體管區(qū)域的硅熱氧化物膜1的表面上，從而選擇性地形成如圖15所示的硼層8。
然后除去用于覆蓋p型MIS晶體管區(qū)域的Si3N4層9，并在整個表面上沉積Mo層5，如圖16所示。可以通過例如濺射方法或CVD方法進(jìn)行對Mo層5的沉積。
隨后，通過利用平版印刷和各向異性蝕刻來構(gòu)圖Mo層以形成柵電極。通過離子注入將砷和硼分別注入半導(dǎo)體襯底中，以形成n型和p型MIS晶體管的源極/漏極區(qū)域的重?fù)诫s區(qū)域。在該步驟中用于活化雜質(zhì)的熱處理中，Mo和硼在Mo層5與柵極絕緣膜之間的界面上發(fā)生反應(yīng)，從而在n型MIS晶體管區(qū)域中的柵極絕緣膜的界面上形成MoB2層4，如圖17所示。
為了在柵電極和源極/漏極區(qū)域之間形成隔離，在柵極部分的每個側(cè)壁上形成絕緣側(cè)壁3。隨后，通過濺射沉積，在整個表面上形成Ni膜(厚度為20nm)，并然后在400℃的溫度下進(jìn)行熱處理。然后，只在源極/漏極區(qū)域上將Ni的未反應(yīng)部分選擇性地除去，從而以自對準(zhǔn)的方式形成NiSi接觸電極2，從而獲得如圖18所示的結(jié)構(gòu)。
在上述制造過程中，在n型MIS晶體管區(qū)域中形成的MoB2層4的厚度不大于2-3nm。只有在柵電極/柵極絕緣膜的界面處的功函數(shù)通過絕緣膜影響硅溝道區(qū)域。因此，只需要確定功函數(shù)的材料存在于至少柵電極與柵極絕緣膜的界面上。該實施例的柵電極的功函數(shù)由n型MIS晶體管中的MoB2的功函數(shù)和p型MIS晶體管中的Mo的功函數(shù)確定。而且，無論導(dǎo)電類型如何，所有這些柵電極都幾乎整體由Mo構(gòu)成。因此，可以使n型MIS晶體管的柵電極的電阻率更低，從而可以實現(xiàn)器件的高速工作。而且，除了柵極絕緣膜的界面，柵電極在兩種導(dǎo)電類型的晶體管中由一種材料形成，因此，在加工柵極部分時可以容易地進(jìn)行蝕刻，從而可以簡化加工過程。
另外，如果采用MoC作為p型MIS晶體管的柵電極，只需要如下文修改上述過程。具體是，在如圖16所示的步驟之后，補充附加的步驟，其中通過利用抗蝕劑膜掩蔽p型阱區(qū)域，以及通過離子注入將碳選擇性地注入Mo，即只在n型阱區(qū)域注入。由于增加了該步驟，當(dāng)進(jìn)行熱處理以活化源極/漏極區(qū)域的重?fù)诫s區(qū)域中的雜質(zhì)時，可以在p型MIS晶體管的柵電極中形成MoC?？蛇x的方法是，可以采用抗蝕劑膜代替在如圖15所示的步驟中采用的Si3N4掩模。隨后，通過利用釋放液或通過干蝕刻除去該抗蝕劑掩模。通過除去抗蝕劑掩模而暴露的SiO2膜的表面現(xiàn)在為這樣的狀態(tài)，抗蝕劑中含有的碳被吸收到其上成為殘留碳。然后，將Mo沉積在該SiO2表面上，并隨后經(jīng)歷加熱步驟，從而可以只在n型阱區(qū)域中的電極/SiO2的界面上形成MoC。這樣可以制造具有由MoC構(gòu)成的柵電極的p型MIS晶體管。
(實施例3)圖19是根據(jù)該實施例的半導(dǎo)體器件的截面圖。
在該實施例中，在p型硅襯底中分別形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。柵極絕緣膜都是由普通硅熱氧化物膜1形成，硅熱氧化物膜1的厚度優(yōu)選為2nm或更小。在柵極絕緣膜上形成柵電極。在n型MIS晶體管中，柵電極由包括MoB2層4和CrB2層6的疊層結(jié)構(gòu)構(gòu)成。然而在p型MIS晶體管中，柵電極由Mo層5、TaSiN層10以及CrB2層6的疊層結(jié)構(gòu)構(gòu)成。在這兩種MIS晶體管中，柵電極的高度都優(yōu)選為約50nm，以及，TaSiN層10的厚度優(yōu)選為5nm或更小，以最小化這些電極的高度差。
在p型阱中，將由n型重?fù)诫s區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜1。而且，在源極/漏極擴散區(qū)域上形成構(gòu)成接觸電極的硅化鎳(NiSi)層2，從而在p型阱區(qū)域中形成n型MIS晶體管。另一方面，在n型阱區(qū)域中，將由重p型摻雜區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜。而且，以與n型MIS晶體管的情況相同的方式，在源極/漏極擴散區(qū)域上形成NiSi層2，從而在n型雜質(zhì)區(qū)域中形成p型MIS晶體管。
該n型MIS晶體管和p型MIS晶體管互補地作用而構(gòu)成CMIS器件。在該實施例中，在p型MIS晶體管的柵電極中的TaSiN層10用作阻擋層，從而阻止硼從CrB2層6擴散進(jìn)入Mo層5。除了TaSiN之外，該阻擋層還可以通過利用TaN、TiN或TiSiN形成。
圖20和23說明了制造如圖19所示的半導(dǎo)體器件的方法的一個實例。
首先，通過離子注入，在p型硅襯底上形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。通過淺溝槽方法預(yù)先形成元器件隔離。然后，對硅襯底表面進(jìn)行熱氧化，以形成厚度為約2nm的硅熱氧化物膜1。之后，將Mo層5和TaSiN層10先后沉積在整個表面上以形成疊層?？梢酝ㄟ^濺射方法或CVD方法形成這些層，每層的膜厚被設(shè)置為約3nm。隨后，通過利用平版印刷構(gòu)圖疊層，以選擇性地除去n型MIS器件區(qū)域中的TaSiN層10，從而在p型MIS器件區(qū)域中局部地剩下TaSiN層10，如圖20所示。
然后，如圖21所示，通過濺射將厚度為約45nm的CrB2層6沉積在整個表面上，并通過各向異性蝕刻進(jìn)行柵極部分的加工。通過離子注入將砷和硼分別注入半導(dǎo)體襯底中，以形成n型和p型MIS晶體管的源極/漏極區(qū)域的重?fù)诫s區(qū)域。在用于活化雜質(zhì)的熱處理步驟中，硼從CrB2層6擴散進(jìn)入n型MIS器件形成區(qū)域的柵電極中的Mo層5，從而形成如圖22所示的MoB2層4。另一方面，在p型MIS晶體管區(qū)域中，由于TaSiN層10用作阻擋層，因為Mo層5位于柵極絕緣膜1的界面附近的區(qū)域，因此可以保留Mo層5。
為了在柵電極和源極/漏極區(qū)域之間形成隔離，在柵極部分的每個側(cè)壁上形成絕緣側(cè)壁3。然后，通過濺射沉積，在整個表面上形成Ni膜(厚度為20nm)，并且之后在400℃的溫度下進(jìn)行熱處理。然后，只在源極/漏極區(qū)域上選擇性地除去Ni的未反應(yīng)部分，從而以自對準(zhǔn)的方式形成NiSi接觸電極2，從而獲得如圖23所示的結(jié)構(gòu)。
在該實施例中，柵電極的幾乎所有部分都是由CrB2構(gòu)成。由于該CrB2的具體電阻率是MoB2的約一半(CrB221μΩ·cm)，從而可以使n型MIS晶體管的柵電極的電阻率比上述實施例1中的低，從而可以進(jìn)一步提高器件的工作速度。
另外，如果采用MoC作為p型MIS晶體管的柵電極的界面層，只需要如下文修改上述過程。具體是，在沉積TaSiN層10的之前，緊接著補充沉積碳膜的步驟。通過這樣，可以形成包括TaSiN層和碳膜的疊層結(jié)構(gòu)代替TaSiN層10，如圖20所示。當(dāng)隨后進(jìn)行熱處理以活化雜質(zhì)時，在n型MIS器件形成區(qū)域中將Mo轉(zhuǎn)變成MoB2，同時在p型MIS器件形成區(qū)域中將Mo轉(zhuǎn)變成MoC。對于在該情況中沉積的碳膜的厚度，只需要其足以將Mo轉(zhuǎn)變成MoC，可以依賴于Mo的厚度適當(dāng)選擇最優(yōu)厚度。從而，可以制造具有提供有MoC層的柵電極的p型MIS晶體管。
(實施例4)圖24是根據(jù)該實施例的半導(dǎo)體器件的截面圖。
在該實施例中，在p型硅襯底中分別形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。柵極絕緣膜都是由普通硅熱氧化物膜1形成，硅熱氧化物膜1的厚度優(yōu)選為2nm或更小。在柵極絕緣膜上形成柵電極。在n型MIS晶體管中，柵電極由包括MoB2層4、TaSiN層10以及Zr層14的疊層結(jié)構(gòu)構(gòu)成。然而在p型MIS晶體管中，柵電極由包括Mo層5和ZrB2層7的疊層結(jié)構(gòu)構(gòu)成。在這兩種MIS晶體管中，柵電極的高度都優(yōu)選為約50nm，以及，TaSiN層10的厚度優(yōu)選為5nm或更小，以最小化這些電極的高度差。
在p型阱中，將由n型重?fù)诫s區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜1。而且，在源極/漏極擴散區(qū)域上形成構(gòu)成接觸電極的硅化鎳(NiSi)層2，從而在p型阱區(qū)域中形成n型MIS晶體管。另一方面，在n型阱區(qū)域中，將由重p型摻雜區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域形成為在其之間具有柵極絕緣膜。而且，以與n型MIS晶體管的情況相同的方式，在源極/漏極擴散區(qū)域上形成NiSi層，從而在n型雜質(zhì)區(qū)域中形成p型MIS晶體管。
該n型MIS晶體管和p型MIS晶體管互補地作用以構(gòu)成CMIS器件。在該實施例的半導(dǎo)體器件中，只在p型阱區(qū)域中選擇性地形成用作掩模層的TaSiN層10，并且由ZrB2層7代替CrB2層6。在制造該半導(dǎo)體器件中包括的其它過程可以與在圖20至23所示的過程相同。
在下面的實施例中，雖然采用在實施例1中示出的結(jié)構(gòu)作為n型和p型MIS晶體管的柵電極，但是可以采用在實施例2至5中示出的任何結(jié)構(gòu)。
(實施例5)圖25是根據(jù)該實施例的半導(dǎo)體器件的截面圖。
這里所示的半導(dǎo)體器件在結(jié)構(gòu)上與圖1中所示相同，不同的是，采用硅化物疊層結(jié)構(gòu)代替源極區(qū)域和漏極區(qū)域的重?fù)诫s區(qū)域。該結(jié)構(gòu)被稱為Schottky源極/漏極n型MOS晶體管。
對于柵電極部分，除硅化Ni之外，還可以采用各種具有金屬導(dǎo)電性的金屬硅化物。尤其是，因為在Schottky源極/漏極MIS晶體管中，需要采用這樣的源極/漏極電極材料，以對于每種導(dǎo)電類型都表現(xiàn)出低Schottky阻擋，因此，需要適當(dāng)?shù)剡x擇兩種金屬硅化物的組合，以分別對于每種導(dǎo)電類型都表現(xiàn)出低Schottky阻擋。例如，在制造n型MIS晶體管中，可以采用例如硅化Er的稀土金屬硅化物，其對電子的Schottky阻擋較低，而在制造p型MIS晶體管中，可以采用例如硅化Pt的貴金屬硅化物，其對空穴的Schottky阻擋較低。在下面的實施例中，也可以在源極/漏極區(qū)域的結(jié)構(gòu)中采用金屬硅化物代替重?fù)诫s區(qū)域，從而形成Schottky源極/漏極結(jié)構(gòu)。
(實施例6)圖26是根據(jù)該實施例的半導(dǎo)體器件的截面圖。
首先，通過層疊方法形成SOI襯底，然后，通過離子注入，在襯底上分離地形成p型雜質(zhì)區(qū)域(p型阱)和n型雜質(zhì)區(qū)域(n型阱)。對于將要注入的雜質(zhì)濃度，優(yōu)選為1×1017原子·cm-3或更少。另外，對于將要用于有源區(qū)域的單晶硅層的厚度優(yōu)選為5nm或更小。可以通過局部氧化方法或淺溝槽方法形成元器件隔離。元器件隔離可以是平臺類型。在該SOI襯底中，形成n型MIS晶體管和p型MIS晶體管，從而構(gòu)成CMIS器件。
在該實施例中形成的晶體管的結(jié)構(gòu)與圖1所示的實施例相同。柵極絕緣膜都是由普通硅熱氧化物膜1形成，并分別在其上設(shè)置柵電極。在n型MIS晶體管中，柵電極由MoB2層4形成，而在p型MIS晶體管中，柵電極由Mo層5形成。在該實施例中，將溝道部分完全損耗，以構(gòu)成耗盡型SOI-CMIS晶體管。
圖27中的曲線說明了Si單晶的膜厚與要求的功函數(shù)之間的關(guān)系。這里，功函數(shù)用于獲得0.15eV的閾值電壓值，其中在耗盡型SOI-CMIS晶體管中產(chǎn)生45nm厚的技術(shù)中需要該閾值電壓值。當(dāng)單晶硅層的厚度減小到5nm或更少時，由于量子效應(yīng)，反型層的電子將占據(jù)高能級，這將導(dǎo)致單晶硅層變薄。因此，即使在耗盡型器件的情況下，仍需要采用這樣的金屬柵電極，其具有的功函數(shù)與在采用n型/p型體Si襯底的情況中的功函數(shù)的大小相同。
從而，在有源Si單晶層的厚度等于或小于5nm而使量子效應(yīng)更顯著的區(qū)域中，在該實施例中，采用MoB作為n型MIS器件的柵電極，而采用Mo作為p型MIS器件的柵電極，從而可以分別將這些柵電極的功函數(shù)控制為合適的閾值電壓值。尤其是，在p型MIS晶體管的情況中，SOI-Si膜的厚度優(yōu)選為2至3nm，而在n型MIS晶體管的情況下，SOI-Si膜的厚度優(yōu)選為0.5至1nm。雖然在該實施例中采用層疊方法制造SOI結(jié)構(gòu)，但是還可以采用其它方法，如SIMOX(注氧隔離)方法或外延層轉(zhuǎn)移方法。
(實施例7)圖28為根據(jù)該實施例的半導(dǎo)體器件的截面圖。
在p型硅襯底上沉積氧化硅膜。在該氧化硅膜上形成構(gòu)成晶體管的源極/漏極區(qū)域的鰭片(Fin)結(jié)構(gòu)。雖然在圖28中示出的鰭片結(jié)構(gòu)由包括p型Si層11和SiN層9的疊層結(jié)構(gòu)、和包括n型Si層12和SiN層9的疊層結(jié)構(gòu)構(gòu)成，但是，還可以利用Si單層或除SiN以外的絕緣層構(gòu)成鰭片結(jié)構(gòu)。
形成這樣的柵電極以與鰭片結(jié)構(gòu)相交，并且在其接觸界面上形成氧化硅膜1作為柵極絕緣膜。該結(jié)構(gòu)被稱為雙柵極MIS晶體管，其中在其中形成的MIS晶體管，在兩個鰭片部分的側(cè)壁部分上具有溝道部分。當(dāng)在鰭片部分中使用Si單層時，鰭片的頂部也將被轉(zhuǎn)換成溝道區(qū)域，從而形成三柵極MIS晶體管。
在n型MIS晶體管中，柵電極由MoB2層4形成，而在p型MIS晶體管中，柵電極由Mo層5形成。雖然在圖中沒有示出，對于源極/漏極部分，在p型鰭片中形成都由重n型摻雜區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域，在其二者之間具有絕緣膜1，并且，在n型鰭片中形成都由重p型摻雜區(qū)域構(gòu)成的源極區(qū)域和漏極區(qū)域，在其二者之間具有絕緣膜1。在該實施例提出的三維結(jié)構(gòu)的器件中，將非常難于使在正視方向上的雜質(zhì)濃度均勻。因此，可以以與圖25所示的實施例5的情況相同的方式將該器件轉(zhuǎn)換成Schottky源極/漏極結(jié)構(gòu)。
即使以該方法構(gòu)成MIS晶體管時，所述晶體管仍將變成耗盡型器件，如在如圖26所示的實施例6中的SOI-MIS晶體管的情況。如果在溝道部分的鰭片的厚度為5nm或更小，由于量子效應(yīng)，需要采用這樣的金屬柵電極，其具有與采用n型/p型體Si襯底的情況相同的功函數(shù)。而且，由于在三維器件中非常難于實現(xiàn)將雜質(zhì)離子注入多晶Si電極中，因此，在MoB和Mo部分控制閾值電壓值將是非常有效的。
雖然在該實施例中采用鰭片結(jié)構(gòu)的雙柵極MIS晶體管，但是還可以采用其它三維器件，如平面型雙柵極CMIS晶體管、垂直雙柵極CMIS晶體管等。
根據(jù)本發(fā)明，可以提供這樣的CMIS器件，所述器件具有低電阻率、避免柵極損耗、在高溫下性能穩(wěn)定、并提供有具有受控功函數(shù)的柵電極。另外，根據(jù)本發(fā)明，可以提供制造CMIS器件的方法，所述方法可以沒有復(fù)雜步驟地進(jìn)行。
對本領(lǐng)域的技術(shù)人員來說，其它的優(yōu)點和修改將是顯而易見的。因此，本發(fā)明在其更寬范圍內(nèi)并不限于這里示出和說明的具體細(xì)節(jié)和代表性實施例。因此，只要不脫離所附權(quán)利要求書和其等同替換限定的總發(fā)明構(gòu)思的精神或范圍，可以進(jìn)行各種修改。
權(quán)利要求
1.一種半導(dǎo)體器件，包括具有隔離區(qū)域的半導(dǎo)體襯底；p型MIS晶體管，包括形成于所述半導(dǎo)體襯底中或上的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極/柵極絕緣膜的界面上具有第一金屬層；以及n型MIS晶體管，包括形成于所述半導(dǎo)體襯底中或上的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極/柵極絕緣膜的界面上具有所述第一金屬的硼化物層。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中在所述n型MIS晶體管中的所述柵電極具有在所述第一金屬的硼化物層上形成的所述第一金屬層。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一金屬是鉬。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中在所述半導(dǎo)體襯底中形成的所述源極/漏極區(qū)域由重?fù)诫s區(qū)域構(gòu)成。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其中在所述p型MIS晶體管中的所述柵電極和在所述n型MIS晶體管中的所述柵電極的頂部表面上提供有硼化鉻層。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中在所述p型MIS晶體管中的所述柵電極在所述第一金屬層和所述硼化鉻層之間還包括由選自如下的材料形成的阻擋層TaSiN、TaN、TiN以及TiSiN。
7.一種半導(dǎo)體器件，包括具有隔離區(qū)域的半導(dǎo)體襯底；p型MIS晶體管，包括形成于所述半導(dǎo)體襯底中或上的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極/柵極絕緣膜的界面上具有第一金屬的碳化物層；以及n型MIS晶體管，包括形成于所述半導(dǎo)體襯底中或上的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極/柵極絕緣膜的界面上具有所述第一金屬的硼化物層。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中在所述n型MIS晶體管中的所述柵電極具有在所述第一金屬的硼化物層上形成的所述第一金屬層。
9.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述第一金屬是鉬。
10.如權(quán)利要求7所述的半導(dǎo)體器件，其中在所述半導(dǎo)體襯底中形成的所述源極/漏極區(qū)域由重?fù)诫s區(qū)域構(gòu)成。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其中在所述p型MIS晶體管中的所述柵電極和在所述n型MIS晶體管中的所述柵電極的頂部表面上提供有硼化鉻層。
12.如權(quán)利要求11所述的半導(dǎo)體器件，其中在所述p型MIS晶體管中的所述柵電極在所述第一金屬層和所述硼化鉻層之間還包括由選自如下的材料形成的阻擋層TaSiN、TaN、TiN以及TiSiN。
13.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；在所述絕緣膜上形成金屬層；在位于所述p型雜質(zhì)區(qū)域中的所述金屬膜上選擇性地形成硼源膜；熱處理具有所述硼源膜的所述半導(dǎo)體襯底，以將全部所述金屬膜轉(zhuǎn)變成其金屬硼化物膜，從而在所述p型雜質(zhì)區(qū)域中選擇性地形成金屬硼化物膜；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。
14.根據(jù)權(quán)利要求13的方法，還包括，在所述柵電極側(cè)壁上形成所述側(cè)壁絕緣膜之前，通過使用所述柵電極作為掩模將雜質(zhì)注入所述半導(dǎo)體襯底，從而形成重?fù)诫s區(qū)域。
15.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；在所述絕緣膜上形成金屬硼化物層；在位于所述n型雜質(zhì)區(qū)域中的所述金屬硼化物膜上選擇性地形成硼吸收膜；熱處理在其上形成有所述硼吸收膜的所述半導(dǎo)體襯底，以從所述n型雜質(zhì)區(qū)域中的所述金屬硼化物膜擴散硼，從而選擇性地形成與所述絕緣膜接觸的金屬膜；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。
16.根據(jù)權(quán)利要求15的方法，還包括，在所述柵電極側(cè)壁上形成所述側(cè)壁絕緣膜之前，通過使用所述柵電極作為掩模將雜質(zhì)注入所述半導(dǎo)體襯底，從而形成重?fù)诫s區(qū)域。
17.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；在所述絕緣膜上形成金屬層；在位于所述p型雜質(zhì)區(qū)域中的所述金屬膜中選擇性地離子注入硼，以形成金屬硼化物膜；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。
18.根據(jù)權(quán)利要求17的方法，還包括，在所述柵電極側(cè)壁上形成所述側(cè)壁絕緣膜之前，通過使用所述柵電極作為掩模將雜質(zhì)注入所述半導(dǎo)體襯底，從而形成重?fù)诫s區(qū)域。
19.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成絕緣膜，所述半導(dǎo)體襯底具有彼此隔離的p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域；通過位于所述p型雜質(zhì)區(qū)域中的所述絕緣膜上的硼吸收，選擇性地形成硼膜；在所述硼膜和所述絕緣膜上形成金屬膜；熱處理在其上形成有所述金屬膜的所述半導(dǎo)體襯底，以將硼從所述硼膜擴散進(jìn)入所述金屬膜，從而在所述p型雜質(zhì)區(qū)域中選擇性地形成金屬硼化物膜，所述金屬硼化物膜與所述絕緣膜接觸；加工所述金屬硼化物膜，以在所述p型雜質(zhì)區(qū)域中形成n型MIS晶體管的柵電極；加工所述金屬膜，以在所述n型雜質(zhì)區(qū)域中形成p型MIS晶體管的柵電極；以及在所述n型MIS晶體管的柵電極側(cè)壁和所述p型MIS晶體管的柵電極側(cè)壁上形成側(cè)壁絕緣膜。
20.根據(jù)權(quán)利要求19的方法，還包括，在所述柵電極側(cè)壁上形成所述側(cè)壁絕緣膜之前，通過使用所述柵電極作為掩模將雜質(zhì)注入所述半導(dǎo)體襯底，從而形成重?fù)诫s區(qū)域。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件，包括具有隔離區(qū)域的半導(dǎo)體襯底；p型MIS晶體管，包括形成于所述半導(dǎo)體襯底中的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極/柵極絕緣膜的界面上具有第一金屬層；以及n型MIS晶體管，包括形成于所述半導(dǎo)體襯底中的一對源極/漏極區(qū)域，形成于所述半導(dǎo)體襯底上的柵極絕緣膜，和形成于所述柵極絕緣膜上的柵電極，并至少在所述柵電極/柵極絕緣膜的界面上具有所述第一金屬的硼化物層。
文檔編號H01L29/40GK1738050SQ200510090348
公開日2006年2月22日 申請日期2005年8月12日 優(yōu)先權(quán)日2004年8月20日
發(fā)明者土屋義規(guī), 西山彰 申請人:株式會社東芝